（电路与系统专业论文）低功耗mcml电路和电流型cmos电路设计研究.pdf

a b s t r a c t a st h et e c h n o l o g ye n t e r e dt h ee r ao f d e e p - s u b m i c r o n ( d s m ) t e c h n o l o g i e s ，t h e s e c o n do r d e re f f e c t so fc m o sd e v i c ea r eh a v i n gm o r ea n dm o r ei n f l u e n c eo nt h e p e r f o r m a n c eo f t h ec m o s l o g i cc i r c u i t s t h i sd i s s e r t a t i o nc o m p a r e dt h ep e r f o r m a n c e o ff o u rp o p u l a rl o g i cf a m i l i e s a g a i n s tm c m l u n d e rd s m t e c h n o l o g y f r o mt h e c o m p a r i s o n ，w ek n o w t h a tm c m li sm o s ts u i t a b l ef o rw o r k i n gu n d e rl o w v o l t a g e s u p p l ya m o n g t h el o g i cf a m i l i e s t h i sc h a r a c t e ro fm c m lm a k e si tf a v o r a b l ef o r c o n s t r u c t i n gl o wp o w e rc i r c u i t s b e c a u s el o w e r i n gt h es o u r c e v o l t a g ei s t h em o s t e f f e c t i v ew a yt ol o w e rt h ep o w e r t h e n ，t h ed i s s e r t a t i o np r o p o s e dt h em c m l d e s i g n t h e o r yo ns w i t c hl e v e l b a s e d 0 nt h i s t h e o r y , s e v e r a lt e r n a r ym c m lc i r c u i t sa r e d e s i g n e d a ts w i t c hl e v e l t h ec i r c u i t sa r ea l ls i m u l a t e da n dh a v ec o r r e c t l o g i c f u n c t i o n s t h em c m lc i r c u i t s o u t p u tl o ws w i n gs i g n a l ，w h i l ei ti sn e c e s s a r yt o a m p l i f yi t s oa st o i n t e r f a c i n gt h eb i n a r ys i g n a l a nl o w - s w i n g - s i g n a l - a m p l i f y i n g c i r c u i ti s p r o p o s e di nt h i sd i s s e r t a t i o nt or e a l i z et h ei n t e r f a c e f i n a l l y , t h ed e s i g no f l o w v o l t a g et o wp o w e r c u r r e n tm o d ec m o sc k c u i ti sd i s c u s s e d ，t h ed e n g ni sb a s eo n an o v e ls t r u c t u r ew h i c hc o n v e r t ss e r i a is w i s h e st o p a r a l l e l s w i t c h e s a l l o w st h e c i r c u i t st op e r f o r mu n d e rl o w e rs o l u c cv o l t a g ew h i c hm a k e sl o wp o w e rc o n s u m i n g p o s s i b l e ，e x a m p l e sa n ds i m u l a t i o n r e s u l t sa r ea l s og i v e nt o p r o v et h el o wp o w e r c h a r a c t e rc a nb er e a c h e d 致谢 十分感谢我的导师盛法生老师，承蒙他的帮助和鼓励，使我得以不断进步和 提高。在论文的撰写期间，盛法生老师给予了悉心的指导，倾注了大量的时间和 精力，在此表示衷心的感谢。 衷心感谢沈继忠老师，沈继忠老师治学严谨，一丝不苟，不断给我热情帮助、 指点迷津，使我能够始终如一地坚持自己的目标，不断进步。 十分感谢徐新民老师、施红军老师所给予的诸多关照。 深深感谢我的父母所给予的无私奉献。 感谢关心、帮助过我的每一位人。 蒋征科 2 0 0 3 年3 月杭州 i ! ! ! 尘! ! 堡! ! ：垡堡苎 笙! 墨苎! ! 墨 第一章 绪论 本章综述了c m o s 集成电路设计中的功耗问题及其对策，包括功耗分析和 面向低功耗的各种设计方法与技术，并提出将来设计高性能低功耗的数字系统时 面临的技术挑战。同时本章也介绍了一些c m o s 集成电路低功耗设计领域的研 究动态。 1 1 集成电路的功耗问题 集成电路的功耗已经与芯片面积、速度等因素一样，成为当今v l s i 设计者 的重要研究课题。首先，随着个人计算设备( 如：便携式计算机、多媒体声像产 品等) 和无线通讯系统的广泛应用与普及，人们迫切要求用低功耗的集成电路实 现高速的运算和复杂的功能操作。因为，如果不采用低功耗设计技术，即便用目 前最先进的可充电电池，结果不是电池寿命太短就是体积过于笨重。其次，减少 高性能芯片的功耗，还可以节省由于芯片封装和冷却所需的费用，具有明显的经 济效益。功耗的降低，同时也意味着朝将更多的晶体管集成在一个芯片或 m c m ( m u l t i - - c h i p - - m o d u l e ) 上，从而改善系统性能，实现系统集成。不然的话， 由于功耗产生的大量热量，会使电路的工作不可靠( 据认为f l 】室温每增加1 0 摄氏度，器件的故障率约增加一倍) 。 目前，人们对集成电路功耗问题的研究，主要集中在两个方面：( 1 ) 功耗的 分析与计算方法；( 2 ) 面向低功耗的设计技术。在芯片设计的早期阶段对功耗作 出合理的分析和计算，就能在具体制造前对设计做必要的修改，从而缩短设计周 期。功耗分析的另一目的是为研究功耗最小化方法提供基本的理论依据。实践表 明，采用面向低功耗的设计技术，能有效地解决集成电路的功耗问题。但是，值 得指出的是，要对具体电路的功耗作出快速而准确的计算，并不容易；开发一套 有效的低功耗设计技术，同样是一项十分复杂的任务。这些工作基本上要借助于 计算机辅助设计( c a d ) 工具才能完成。本文针对c m o s 工艺，介绍集成电路 功耗的组成与估算、功耗最小化基本方法，并对该领域进一步的研究方向作简单 介绍。 1 2 集成电路的功耗分析 1 2 1 功耗组成及其分析 i ! ! ! 尘! ! 堡! ! ：垡堡苎 笙! 墨苎! ! 墨 第一章 绪论 本章综述了c m o s 集成电路设计中的功耗问题及其对策，包括功耗分析和 面向低功耗的各种设计方法与技术，并提出将来设计高性能低功耗的数字系统时 面临的技术挑战。同时本章也介绍了一些c m o s 集成电路低功耗设计领域的研 究动态。 1 1 集成电路的功耗问题 集成电路的功耗已经与芯片面积、速度等因素一样，成为当今v l s i 设计者 的重要研究课题。首先，随着个人计算设备( 如：便携式计算机、多媒体声像产 品等) 和无线通讯系统的广泛应用与普及，人们迫切要求用低功耗的集成电路实 现高速的运算和复杂的功能操作。因为，如果不采用低功耗设计技术，即便用目 前最先进的可充电电池，结果不是电池寿命太短就是体积过于笨重。其次，减少 高性能芯片的功耗，还可以节省由于芯片封装和冷却所需的费用，具有明显的经 济效益。功耗的降低，同时也意味着朝将更多的晶体管集成在一个芯片或 m c m ( m u l t i - - c h i p - - m o d u l e ) 上，从而改善系统性能，实现系统集成。不然的话， 由于功耗产生的大量热量，会使电路的工作不可靠( 据认为f l 】室温每增加1 0 摄氏度，器件的故障率约增加一倍) 。 目前，人们对集成电路功耗问题的研究，主要集中在两个方面：( 1 ) 功耗的 分析与计算方法；( 2 ) 面向低功耗的设计技术。在芯片设计的早期阶段对功耗作 出合理的分析和计算，就能在具体制造前对设计做必要的修改，从而缩短设计周 期。功耗分析的另一目的是为研究功耗最小化方法提供基本的理论依据。实践表 明，采用面向低功耗的设计技术，能有效地解决集成电路的功耗问题。但是，值 得指出的是，要对具体电路的功耗作出快速而准确的计算，并不容易；开发一套 有效的低功耗设计技术，同样是一项十分复杂的任务。这些工作基本上要借助于 计算机辅助设计( c a d ) 工具才能完成。本文针对c m o s 工艺，介绍集成电路 功耗的组成与估算、功耗最小化基本方法，并对该领域进一步的研究方向作简单 介绍。 1 2 集成电路的功耗分析 1 2 1 功耗组成及其分析 c m o s 电路的功耗由三部分组成：( 1 ) 泄漏电流，其大小主要取决于制造工 艺，包括m o s 管的体区与源、漏扩散区之间形成的寄生二极管的反偏电流和当 栅j j ! 低于阂值电压( v t ) 时形成的亚阈值电流：( 2 ) 短路电流，它是当输出发生 变化期问形成的从电源到地的直流通路而产生的：( 3 ) 负载的充、放电电流，这 是【i l 输出逻辑电乎改变时电容负载的充放电现象形成的。 寄生二极管泄漏电流大小与漏扩散区面积及泄漏电流密度有关，在1 微米工 艺下其典型值为i p a ；亚阈值泄漏电流与v g s ( 栅偏压) 、v t 及沟道宽长比等有 关，当( v g s - v t ) 大于几百毫伏时，其值基本上可忽略不计。但是，随着电源 电压和m o s 管阈值电压的下降，亚阈值电流也会随之增大。 短路电流与输入信号的上升下降时间、工作频率及负载等多个因素有关。 比如，当空载时，短路电流最大；负载增大时，短路电流就会减小。当适当选择 栅的尺寸使得输入和输出的上升下降时间近似相等时，短路电流功耗只占总功 耗的一小部分1 2 j ( 般不超过2 0 ) 。不过，在用很大的门驱动相x j , 的负载这 种极端情况下，短路电流功耗所占比例将大幅度增加。 用适当的器件和电路设计技术，通常可使得c m o s 电路的泄漏电流和短路 电流控制在比较小的范围之内。因此，般认为c m o s 电路的功耗主要来自电 容负载的充放电电流，这部分功耗( 称为动态功耗) 用数学式子可写成： 1 p = c 2 e ( s w ) 厶 ( 1 2 1 ) 上 其中c 为节点电容，为电源电压，e6 w j 称为跳变频率( s w i t c h i n g a c t i v i t y ) ， 它是电路在每1 正* 时间内产生的电平跳变( 平均) 次数，是时钟频率。由 上式可见，在工作频率一定的情况下，必须设法减少电容、电压或跳变频率，才 能达到低功耗的目的。 1 2 2 功耗影响因素分析 由( 1 2 1 ) 式表明，电源电压与功耗成二次平方关系，因此减小电压是降低 功耗的有效措施。但是，减少电源电压也会影响电路的速度口j 。特别是当p o 接 近所时，电路延迟会急剧增加。一股认为，最小也要控制在( 2 3 ) v t 左右。 为了弥补由于电源电压的下降引起的速度损失，一种做法是采用并行结构与管道 结构( p a r a l l e la n dp i p e l i n e da r c h i t e c t u r e ) 4 1 ；另一做法是改变v t ，因为减小v t 可以允许电源电压降低时不会损失速度。v t 究竟能取多少，还取决于噪声容限 能否满足要求以及能否控制住亚阈值电流的增加。换句话说，考虑到噪声容限和 亚闽值电流等因素的限制，v t 实际上不能取得过小。通常情况下，c m o s 电路 的v t 取在0 3 v 左右。 动态功耗与负载电容成线性关系。因此，除了设法在低电压下工作外，减少 电容( 包括门电容及连线电容) 也能使功耗降低。至于电容的估算，尽管有多种 方法可用，但都只有在版图设计完成后才能做到较准确的估算。为了减少电容， 通常的做法是用尽量少的门( 通过逻辑最小化) 和调整管子的尺寸【5 1 来减少有源 区的面积，并使连线尽量短( 通过合理的布局布线) 以减少连线电容。这里要特 别强调互连线( i n t e r c o r m e c t i o n ) 的影响，因为随着集成芯片向高密度高速度的 方向发展，连线电容将成为影响电路时延和功耗的重要因素。从优化功耗的角度， 浙江大学颂十学位论叟 我们希望电容越小越好，然而考虑到其它的约束条件，电容实际上并不能随意地 减少。举例来说，虽然减小晶体管的尺寸可使电容变小，但同时也削弱了晶体管 的驱动能力从而使电路的延迟增加。 除电源电压和电容外，跳变频率也影响着c m o s 电路的动态功耗。电路内 部即使含有大量电容，但如果没有开关动作，也就不消耗功率。跳变频率与电路 输入的信号频率、具体的逻辑函数以及输入信号间的时间控间相关程度等诸多因 素有关，计算起来十分困难。如何快速准确地估算跳变频率，已成为功耗估算的 主要难点之一。 1 3 功耗估算 1 3 1 跳变频率的估算问题 首先，跳变频率的计算要考虑输入信号的不同组合。同一电路，对不同的输 入信号而言，其跳变频率可能大不一样，所以很难用模拟的方法( s i m u l a t o r ) 来 估算。b u r c hr 等人 6 j 在1 9 9 3 年提出用蒙特卡罗( m o n t ec a r l o ) 方法来代替穷举 式的模拟法，使得功耗估算保持在适当的误差范围内，并有一定的可信度。其次， 由于逻辑函数决定了一个门的当前输出值以多大的概率不同于前一输出值，因此 跳变频率的值强烈地取决于布尔函数。例如，一个有k 个输入的n a n d 或n o r 门，在k 较大时其输出端的跳变频率接近1 2 “，而对于k 输入的x o r 门而言， 其跳变频率为1 2 ，可见二者差别很大。此外，采用何种逻辑，也直接影响跳 变频率。例如，动态逻辑的跳变频率总是大于静态逻辑的跳变频率，原因是动态 逻辑中，电路的所有节点在新数据到来之前都预充电到某值( 在n 型动态逻 辑中这个值是l ，在p 型动态逻辑中这个值为o ) 。不过要注意，动态逻辑中的电 容一般要比静态逻辑小。再有，跳变频率还与所用的门延迟模型有关，用零延迟 模型( z e r o - - d e l a ym o d e l ) 尽管计算简单，但由于没有考虑竞争冒险( h a z a r d ) ， 其精确度差：而用实延迟模型( r e a l - - d e l a ym o d e l ) ，情况正好相反( 见图1 ) 。 最后，如果考虑到信号间存在的时间空间相关性，则跳变频率的估算问题就更 为复杂，详见文献【，j ，这里不再详述。 ：莎乙- - 1 _ _ 矽 ( 口) 零延迟模型 图1 3 1门延迟模 ( 6 ) 实延迟模型 1 3 2 功耗估算方法 要进行低功耗设计，就必须有相应有效的功耗估算和优化工具使功耗满足给 定要求。到目前为止，功耗估算的方法基本上可分为基于模拟的方法和随机统计 浙江大学颂十学位论叟 我们希望电容越小越好，然而考虑到其它的约束条件，电容实际上并不能随意地 减少。举例来说，虽然减小晶体管的尺寸可使电容变小，但同时也削弱了晶体管 的驱动能力从而使电路的延迟增加。 除电源电压和电容外，跳变频率也影响着c m o s 电路的动态功耗。电路内 部即使含有大量电容，但如果没有开关动作，也就不消耗功率。跳变频率与电路 输入的信号频率、具体的逻辑函数以及输入信号间的时间控间相关程度等诸多因 素有关，计算起来十分困难。如何快速准确地估算跳变频率，已成为功耗估算的 主要难点之一。 1 3 功耗估算 1 3 1 跳变频率的估算问题 首先，跳变频率的计算要考虑输入信号的不同组合。同一电路，对不同的输 入信号而言，其跳变频率可能大不一样，所以很难用模拟的方法( s i m u l a t o r ) 来 估算。b u r c hr 等人 6 j 在1 9 9 3 年提出用蒙特卡罗( m o n t ec a r l o ) 方法来代替穷举 式的模拟法，使得功耗估算保持在适当的误差范围内，并有一定的可信度。其次， 由于逻辑函数决定了一个门的当前输出值以多大的概率不同于前一输出值，因此 跳变频率的值强烈地取决于布尔函数。例如，一个有k 个输入的n a n d 或n o r 门，在k 较大时其输出端的跳变频率接近1 2 “，而对于k 输入的x o r 门而言， 其跳变频率为1 2 ，可见二者差别很大。此外，采用何种逻辑，也直接影响跳 变频率。例如，动态逻辑的跳变频率总是大于静态逻辑的跳变频率，原因是动态 逻辑中，电路的所有节点在新数据到来之前都预充电到某值( 在n 型动态逻 辑中这个值是l ，在p 型动态逻辑中这个值为o ) 。不过要注意，动态逻辑中的电 容一般要比静态逻辑小。再有，跳变频率还与所用的门延迟模型有关，用零延迟 模型( z e r o - - d e l a ym o d e l ) 尽管计算简单，但由于没有考虑竞争冒险( h a z a r d ) ， 其精确度差：而用实延迟模型( r e a l - - d e l a ym o d e l ) ，情况正好相反( 见图1 ) 。 最后，如果考虑到信号间存在的时间空间相关性，则跳变频率的估算问题就更 为复杂，详见文献【，j ，这里不再详述。 ：莎乙- - 1 _ _ 矽 ( 口) 零延迟模型 图1 3 1门延迟模 ( 6 ) 实延迟模型 1 3 2 功耗估算方法 要进行低功耗设计，就必须有相应有效的功耗估算和优化工具使功耗满足给 定要求。到目前为止，功耗估算的方法基本上可分为基于模拟的方法和随机统计 法两大类。 基于模拟的方法是用组典型的输入矢量来模拟电路。这类方法精度好，能 处理各种器件模型、各种电路设计方式、单相或多相时钟以及三态门等等。但是， 这类方法要求大量的计算时间和存储空间，不适合于大规模的设计场合。另外， 要想生成压缩的测试矢量集来准确计算各电路节点的跳变频率还存在着较大因 难。为此，人们提 乜了m o n t ec a r l o 模拟法来估算功耗。这种方法的思路是：在 电路输入端随机产生输入情号，然后用模拟方法监视电路在某时间间隔t 内的 功耗情况。假设电路在任时间间隔t 内消耗的功率具有均匀的概率分布，那么 就能在给定的估算误差范围和一定的可信度下确定要求的功耗样品个数。设计人 员可以把现有的模拟方法( 电路级，门级或行为级) 用于m o n t ec a r l o 程序的内 循环，从而在速度与计算精度之间取个折衷方案。这种方法在估算电路的总功耗 时收敛速度很快，然而当要估计某一部分电路的信号概率( 或功耗) 时，收敛速 度就慢得多。此外，前面的均匀分布性假设在许多电路中并不成立。总之，这种 方法由于用了较少的样品个数，使得功耗估算的结果不很准确。典型的基于模拟 方法的功耗估算软件有p o w e r m i l l 惮j 、e n t i c e - - a s p e n l 9 1 等。 随机统计法估算功耗的基本思路：先根据模块的版图或逻辑描述，抽取其电 路级或逻辑级模型，然后用随机产生的输人流对它进行模拟，并计算平均功耗。 如文献 1 0 一1 2 1 都是典型的随机统计法。文献【1 2 1 描述了利用信息论中熵( e n t r o p y ) 的概念在算法级与行为级快速准确地估算功耗的办法，这里对它作一简介。在信 息论中，熵是随机变量不确定性的一种度量。已经证明，信号的平均跳变频率的 上界值等于其嫡值的一半。如果已知输入量的统计数据和电路的一些结构或功能 信息，则输入和输出的熵值可用一显式表达式来计算；其次，计算电路中每个信 号的平均熵值，作为该信号平均跳变频率的估值，由此来进一步估算各模块的功 耗。这一方法的主要优点是速度快、功耗估算淮确，而且不需要电路方面的详细 信息，因此在设计的早期阶段就能对功耗作出估算，实用性较强。 1 4 减小动态功耗的主要途径 从前面的动态功耗的表达式看出，在不影响电路性能，即不降低工作频率的 前提下减小ec s w ) 、c 和都可以减小动态功耗。 1 4 1 电压的选择 降低电源电压将使功耗平方律下降，但是对于一定的工艺水平( 具有确定的 阈值电压) ，降低电源电压将使电路性能下降。当电源电压降低到接近p m o s 和 n m o s 晶体管的阈值电压之和时延迟时间急剧增大。而在较大的电压下，电路 速度几乎与电源电压无关，这是由于高电场下载流子速度饱和，驱动电流与电源 电压呈线性关系。由此提出一个针对工艺的临界电压v 。u 叫： 以= 1 1 e l 够( 1 4 1 ) 式中，丘是引起裁流子速度饱和的临界电场。对于低功耗设计，e 可以作为 电源电压的上限，电源电压的下限由噪声容限决定。对于o _ 3 微米工艺，相应的 临界电压是2 4 3 v 。工业上对0 3 5 微米这代产品采用3 3 v 标准电压。相对于5 v 法两大类。 基于模拟的方法是用组典型的输入矢量来模拟电路。这类方法精度好，能 处理各种器件模型、各种电路设计方式、单相或多相时钟以及三态门等等。但是， 这类方法要求大量的计算时间和存储空间，不适合于大规模的设计场合。另外， 要想生成压缩的测试矢量集来准确计算各电路节点的跳变频率还存在着较大因 难。为此，人们提 乜了m o n t ec a r l o 模拟法来估算功耗。这种方法的思路是：在 电路输入端随机产生输入情号，然后用模拟方法监视电路在某时间间隔t 内的 功耗情况。假设电路在任时间间隔t 内消耗的功率具有均匀的概率分布，那么 就能在给定的估算误差范围和一定的可信度下确定要求的功耗样品个数。设计人 员可以把现有的模拟方法( 电路级，门级或行为级) 用于m o n t ec a r l o 程序的内 循环，从而在速度与计算精度之间取个折衷方案。这种方法在估算电路的总功耗 时收敛速度很快，然而当要估计某一部分电路的信号概率( 或功耗) 时，收敛速 度就慢得多。此外，前面的均匀分布性假设在许多电路中并不成立。总之，这种 方法由于用了较少的样品个数，使得功耗估算的结果不很准确。典型的基于模拟 方法的功耗估算软件有p o w e r m i l l 惮j 、e n t i c e - - a s p e n l 9 1 等。 随机统计法估算功耗的基本思路：先根据模块的版图或逻辑描述，抽取其电 路级或逻辑级模型，然后用随机产生的输人流对它进行模拟，并计算平均功耗。 如文献 1 0 一1 2 1 都是典型的随机统计法。文献【1 2 1 描述了利用信息论中熵( e n t r o p y ) 的概念在算法级与行为级快速准确地估算功耗的办法，这里对它作一简介。在信 息论中，熵是随机变量不确定性的一种度量。已经证明，信号的平均跳变频率的 上界值等于其嫡值的一半。如果已知输入量的统计数据和电路的一些结构或功能 信息，则输入和输出的熵值可用一显式表达式来计算；其次，计算电路中每个信 号的平均熵值，作为该信号平均跳变频率的估值，由此来进一步估算各模块的功 耗。这一方法的主要优点是速度快、功耗估算淮确，而且不需要电路方面的详细 信息，因此在设计的早期阶段就能对功耗作出估算，实用性较强。 1 4 减小动态功耗的主要途径 从前面的动态功耗的表达式看出，在不影响电路性能，即不降低工作频率的 前提下减小ec s w ) 、c 和都可以减小动态功耗。 1 4 1 电压的选择 降低电源电压将使功耗平方律下降，但是对于一定的工艺水平( 具有确定的 阈值电压) ，降低电源电压将使电路性能下降。当电源电压降低到接近p m o s 和 n m o s 晶体管的阈值电压之和时延迟时间急剧增大。而在较大的电压下，电路 速度几乎与电源电压无关，这是由于高电场下载流子速度饱和，驱动电流与电源 电压呈线性关系。由此提出一个针对工艺的临界电压v 。u 叫： 以= 1 1 e l 够( 1 4 1 ) 式中，丘是引起裁流子速度饱和的临界电场。对于低功耗设计，e 可以作为 电源电压的上限，电源电压的下限由噪声容限决定。对于o _ 3 微米工艺，相应的 临界电压是2 4 3 v 。工业上对0 3 5 微米这代产品采用3 3 v 标准电压。相对于5 v ! ! 兰尘兰塑土兰! ! 堡壅 笙! 墨苎! ! 墨 电源电压，在速度上没有明显损失，而功耗却减小了6 0 0 。 为了在不影响电路性能的情况下采用更低的电压，必须使器件的闽值电压和 电源电压均按比例下降，图1 是针对1 6 位加法器在保持2 0 m h z 工作频率的条件 下得到的能量与闽值电压的关系l ”i 。 图1 4 1 开关能耗与阈值电压的关系 当阈值电压和电源电压一起减小时电路消耗的能量也减小。但是，当阈值 电压减小到定程度能量又随阈值电压的减小而增加，这是由于亚阈值电流增 大使功耗增加，为提高速度，希望在保证器件可靠性的前提下采用尽可能高的电 压，为降低功耗又希望选择尽可能低的电压。要解决这个矛盾，可以在个芯 片内采用多种电压，对影响速度的关键电路选择较高的电压，对大部分非关键电 路则选用较低的电压。 无论从可靠性考虑，还是从降低功耗考虑，在器件按比例缩小过程中，电源 电压必须逐渐减小。表1 4 1 列出了电源电压与器件尺寸一起按比例缩小的规则 以及对未来发展的预测”。 表1 4 1 器件尺寸和电压按比例缩小 年代 1 9 9 71 9 9 92 0 0 l 2 0 0 32 0 0 6 2 0 0 9 集成度( d r a m )6 4 m2 5 6 m1 g4 g1 6 g6 4 g 特征尺寸h i l l o 2 50 1 8o 1 5o 1 30 1 0 0 0 7 电源电压v 2 51 81 51 51 2 0 9 1 4 2减小负载电容的途径 改进电路结构，减少所需m o s 管数目是减小负载电容、降低功耗的重要途 径。采用适当的逻辑形式可以很大程度上减少负载电容，例如采用互补传播晶体 管逻辑( c p l ) ，只用n m o s 传输管构成逻辑功能，用c m o s 反相器作驱动输出， 用这种逻辑形式实现函数功能时所使用的晶体管数目，在多数情况下要比常规 c m o s 电路少，特别是在设计基于异或和多选器的逻辑函数时更是如此，这不仅 使线路简化。而且提高了逻辑设计的灵活性。用传统静态c m o s 电路实现一位 全加器需要4 0 个晶体管。而用c p l 电路只要2 8 个晶体管f 1 6 - 1 9 ，使电路的功耗 减小、速度提高。 随着器件按比例缩小，m o s 管的栅电容基本按比例缩小但是连线寄生电 容不能按比例缩小。一方面，随着集成度提高，芯片面积增大，使芯片上的连线 加长；另一方面随着特征尺寸减小，连线间距减小，使线间耦合电容增大。深 亚微米v l s i 的设计已经从面向功能的设讨转为面向连线的设计，无论从设计上 还是从工艺上尽量减小连线寄生电容，对降低电路功耗、提高电路速度，都是至 关重要的。采用低介电常数的线间介质是减小连线寄生电容的有效方法，目前已 经可以用多孔二氧化硅技术使介电常数减小到2 。然而，和一般二氧化硅( s - - - - 3 9 1 相比，即使介电常数减小到i ，最多只有4 倍的改进，因此，还要通过优化电路 布局布线设计来减小连线长度。三维立体集成有利于减少连线，将是未来的一个 发展方向。用光互连或射频互连代替金属连线也是值得重视的发展方向。 s o ic m o s 由于有隐埋s i 0 2 隔离，寄生电容极大减小，使s o ic m o s 电路 比体硅c m o s 电路有更高的速度和更低的功耗 2 0 - 2 4 。因1 4 2 所示是s o i 和体硅 c m o s 电路的性能的比较【2 ”。另外，s o lc m o s 器件有较小的亚阈值斜率，因 而有利于减小静态功耗。s o lc m o s 将是未来低电压低功耗v l s i 的主导技术之 一 o v 耀 4 m 较 忙 图1 4 ，2s o ic m o s 和体硅c m o s 性能比较 1 4 3 减小开关活动几率 对于c m o s 逻辑门，只有当输出节点出现0 到1 的逻辑转换时才从电源吸 收能量。若每个周期有一次开关转换，则开关活动因子e ( s w ) = l 。在大部分 情况下输出节点的开关活动因子e ( s w ) l 。 例如一个1 6 位的加法器，若输入b 的每一位都是0 ，而输入a 及最低位进位c n 的每一位都从0 变为l ，则按逻辑功能每一位的输出s 都应为0 。但是由于高位 的求和运算要等待低位的进位信号，使很多位都出现了从0 到1 又从1 到0 的假 转换，从而引起动态功耗。 在设计电路时必须同时考虑静态和动态开关活动。选择合适的电路类型及逻 辑结构对降低功耗是非常重要的。 1 4 4减小由泄漏电流引起的功耗 深亚微米器件中存在多种泄漏电流，其中影响最大的是亚闽值电流b 。当 器件尺寸减小到亚o 1 微米范围，电源电压将下降到l v 左右，为了保持电路性 能不退化、阂值电压也必须随之减小。由于亚闽值斜率不能按比例缩小，阈值电 压的减小使亚阈值电流成指数增加。减小亚阈值电流是深亚微米电路设计的一个 重要考虑。用可开关的源极电阻可有效抑制亚闺值电流，图1 4 3 所示是有可开 关源极电阻的c m o s 反相器i z ”。当n m o s 晶体管导通时，开关s s 接通，电路 正常工作，当n m o s 晶体管截止时，开关s s 断开，截止态的亚闽值电流流过电 阻r 3 ，在r 3 上产生压降，电压v r s 使n m o s 晶体管栅源反偏，另外也使 n m o s 晶体管有一个负衬底偏压，源电阻自反偏置的两个作用使截止态的亚阈 值f = 乜流大大减小。 羔坠兰塑! ：兰竺i ! 兰 塑! 墨苎! ! 鉴 图1 4 3 有可开关源阻抗的电路 采用动态闽值或多阈值技术 2 s - 2 9 是减小静态功耗的有效措施。通过改变 m o s 晶体管的衬底偏压使m o s 晶体管在工作时有较小闽值电压而在维持状态 时阈值电压增大，从而减小亚阈值电流引起的功耗。通过改变衬底偏压，动态闽 值电路的导通电流可提高提高约两倍，而截止态电流可降低4 个量级【2 8 】。 第：二章 工艺改进对各种c m o s 数字电路的影响 这一章主要将m c m l 电路同其它几种常用逻辑电路的结构进行了分析对 比，讨论c m o s 工艺进入深皿微米以后，其二阶效应对各种逻辑电路各方面性 能的影响。 2 1介绍 自从1 9 5 8 年第一块集成电路发明以来，集成电路的尺寸大小、电源电压、 闽值电压、氧化层厚度等一系列参数都在过去4 0 多年时间里随着工艺的改进在 急剧地下降1 2 9 - 3 0 l 。工艺的改进很好地刺激了微电子产业的发展。但是随着工艺的 继续改进，许多现象例如：短沟道效应、热载流子效应以及亚闽值漏电流等二阶 效应会对c m o s 逻辑电路产生越来越重要的影响。在使用同一种工艺，实现同 一种电路功能的情况下，甩不同的逻辑形式实现的电路其性能、复杂度等往往相 差很大。因此，针对一种特定的应用情况选择一种合适的逻辑电路形式是一项十 分重要并具有挑战性的工作，设计者必须通过大量的模拟来判断孰优孰劣。 通过选择合适的逻辑电路来实现个组合电路这一方法在提高电路工作速 度和节省电路功耗上还有很多工作可以做，这是因为对电路功耗和速度等性能参 数起决定作用的往往是所选用电路的逻辑形式 3 1 - 3 2 1 。在c m o s 电路中，电路的 功耗出电源电压，工作频率，节点开关活动性和器件的尺寸等各方面决定。而速 度则由电路中串连的器件数目，电源电压，器件尺寸以及连线的互连电容等决定。 电路在特定工作电压和特定工艺下工作的鲁棒性、电路与其他电路的兼容性、参 数不匹配对电路的影响等等都与所选用的电路形式有密切的关系。在选用不同的 工艺时，电路的这些特性也会发生变化。例如，在工艺方案a 下，采用电路形式 a 比b 性能要好，而在另一种工艺方案b 下，也许电路形式b 要比a 性能要好。 为了显示m c m l 在某些方面的优点，我们特别挑选了一些十分常用的逻辑 电路形式来进行比较：常规c m o s 电路、c p l 电路、d c v s 电路、多米诺电路。 下面首先介绍这些逻辑电路形式，然后分析工艺改进对这些电路的功耗、延时、 稳定性等各方面的影响。 2 2各种逻辑电路 2 2 1常规c m o s 电路 常规c m o s 电路中的逻辑门电路由n m o s 块和p m o s 块构成，n m o s 块实 现“积之和”函数功能，通过开通一条接地的通路来产生逻辑值“0 ”。p m o s 块 ! 坚丛兰塑! ：兰丝堡苎 堡! ! 墨! ! ! ! 墨 a b c l k ( c ) d o m i n o o u t i n v c l k o u t a b ( d ) d c v s 图2 2 1 各种全摆幅逻辑电路的与或非门电路 o u t 1 n b a ( a ) 反相器缓冲( b ) 与或非电路 图2 2 2m c m l 的两个基本电路 2 3工艺改进对各种逻辑电路的影响 c a o u t b 2 3 1 速度饱和与活动性下降 在某种逻辑形式的门电路实现逻辑功能的时候，它的输出极实际上是在进行 a h 一个冲放电的过程，当冲放电完成以后，输出逻辑就被确定下来了。当输入信号 发生变化时，输出极也会根据输入进行充电或放电。电路中包含有n m o s 逻辑 块的逻辑电路实际上都是这样，例如个静态c m o s 反相器就是一个例子， c m o s 反相器的延时是使输出极进行完全的冲放电所需要的时间。对于全摆辐逻 辑电路来说，n m o s 块中的n m o s 在对输出极放电的时候会经历所有的工作过 程：截止、线性、饱和。在一开始输入信号为“0 ”的情况下，n m o s 管处于截 止状态，当输入信号逐渐增大的时候，n m o s 会在两个区域工作：饱和区和线 性区。n m o s 管一开始会工作在饱和区，这时的i d s 比较大( 1 i d s o c ( v g s v r h ) 。 a 为速度饱和指数1 4 ”，对长沟道器件来说a = 2 ，对于短沟道器件q 约为1 3 ) ， 对输出端进行快速地放电。我们都知道，对于一个典型的n m o s 管来说，当v g s 值固定时，其饱和区的i d s v o s 特性曲线基本上是一条直线，随v d s 增大，i d s 的值没有变化。当输出极的电压降低到v d d - - v t h 。时，n m o s 管从饱和区进入 线性区。在相同的v o s 下，工作在饱和区时的i d s 要比工作在线性区时n m o s 管 的i d s 大得多。进入线性区后，放电电流变小，放电速度变慢。 对于n m o s 管来说，工作时从截止区进入饱和区是一个很慢的过程，因为 进入饱和区形成反型层，在漏极和源极之间形成导电沟道需要聚集大量的电子。 这也是为什么m c m l 逻辑电路要比其他电路形式要快的原因，( 图2 中) 晶体管 q 2 和q 3 都不会彻底地截止，这两个晶体管只在饱和区和线性区之间不停变化， 这两个工作区的转变时间非常小，大大加快了晶体管的开关速度。 但是在集成电路工艺发展进入深亚微米( d s m ) 以后，m c m l 逻辑电路相 对于其他逻辑电路的优点会有一定程度上地减少，这是由于进入深亚微米以后， 短沟道效应凸现，器件的特性和长沟道器件相比有很大变化，饱和电流与v o s 的关系变成线性关系，即a 一1 。深亚微米工艺下，在沟道长度变小以后，不但 载流子的速度趋向饱和，晶体管中电子的活动性也开始下降。图2 3 ，1 ( a ) f b ) 分别是电子的速度饱和与活动性下降的示意图。 i ； 毒 、 ( a ) 速度饱和( b ) 活动性下降 图2 3 1深亚微米下器件载流子的速度饱和与活性下降 相对于p m o s 管来说，n m o s 能在更低的电场下达到速度饱和。这也说明 在进入深亚微米以后，比下降得要快 4 6 】，下降到定程度后，最终会使 p m o s 和n m o s 晶体管具有差不多的活动性和开关速度。这对常规c m o s 电路 尤为重要，主要有以下两方面的原因：首先，由于c m o s 电路中p m o s 晶体管 浙江人学顿i 学位沦史 的低活动性使整个电路的性能大受影n 盹这在前面的分析中已经提到过，在工艺 不断改进到深亚微米以后，p m o s 管的这些不利影响将随着接近而逐渐减 小。这不但减少了c m o s 电路的延时，同时也减少了电路的功耗和面积。其次， 在c m o s 电路中最佳的噪声容限是在当。= 时取得的。在斗。= 时，c m o s 反糕i 器的翻转电压v s p = v d d 2 ，对噪音有最佳的抑制作用。 2 3 2 热载流子效应( h c e ) 在改进工艺，特征线宽不断变小时热载流子效应1 4 6 1 也会对整个电路的电气特 性产生重要的影响。由于电源电压不可能和特征线宽样有大幅度的缩小，电源 电压变小的速度远远跟不上特征线宽下降的速度，因此在线宽变小，栅氧化层厚 度也随之变薄的情况下，沟道区靠近靠近漏端附近的最大电场增加，随着载流子 从源向漏移动，它们在漏端高电场区将得到足够的动能，引起碰撞电离，一些载 流子甚至能克服s i - s i 0 2 界面势垒进入氧化层，这些高能载流予不再保持其在晶 格中的热平衡状态，并且具有高于热能( k t ) 的能量，因此称它们为热载流子。 当发生碰撞时，热载流子将通过电离产生次级电子一空穴对，其中电子形成 了从漏到源的电流，碰撞产生的次级空穴将漂移到衬底区形成衬底电流i b 。在i b 较小时一般不会明显底破坏效应，但当m o s f e t 中的衬底电流或许多m o s f e t 的总衬底电流( 例如在r a m 芯片中) 较大时，衬底电流可能使芯片上的衬底偏 压达到饱和1 2 0 。j ，弓1 起电路失效。当较大的衬底电流通过衬底时会在衬底时会在 衬底上产生电压降，由于m o s f e t 的源通常接地，则该电压降使源一衬结正偏 ”“，它与漏p n 结耦合，形成一个与m o s f e t 并联的寄生双极晶体管。这种复合 结构是大多数短沟m o s f e t 导致漏源击穿的原因h 6 1 ，并且还会引起i - - v 曲线的 回滞现象。在c m 0 s 电路中，则会导致闩锁效应。 热载流子注入到栅氧化层中还会引起其它的一些效应，这些效应会使器件的 性能退化。退化区主要位于漏区附近，但随应力时间的增加退化区逐渐向源区伸 展【4 “。器件性能的退化主要表现在闽值电压v t l l 漂移、跨导g m 降低、亚闽斜率 降低等，这些退化将影响电路的性能，对v l s im o s 集成电路的可靠性产生严 重影响。 在深亚微米工艺下，n m o s 的热载流子效应比p m o s 要严重，这是由于在 给定的沟道电场下，空穴的碰撞电离率比电子约低2 3 个数量级造成的，同时 空穴的势垒高度也比电子的要高，但当器件尺寸进入亚0 5 微米水平时，p m o s 器件的热载流子效应也开始引起可靠性问题。 进入栅氧化层中的电荷使晶体管的阈值电压v m 产生波动，对n m o s 来说阈 值电压会增大，而对p m o s ，阈值电压会变小。热载流子效应对m c m l 逻辑电 路会有比较大的影响，因为m c m l 中管子之间要求十分匹配，才能正常工作， 而热载流子效应会使阈值产生波动。热载流予效应也是促使在电路设计中采用低 工作电压的原因之一。 由于热载流子效应可使v m 。增加，那些对v t i l 变化不敏感的逻辑电路形式将 会显得越来越重要，对多米诺和d c v s 逻辑电路来说，v 岫增大意味着电路的延 时会发生一些变化，以及更好的噪声容限。而对m c m l 逻辑电路来说，v 。h 。波 动过大使电路的放电电流变小，进而使电路的输出摆辐变小，过小的输出摆辐可 以引起下级m c m l 电路的误操作，使电路失去正确的逻辑功能。热载流子效应 也会降低c p l 逻辑电路的性能，闽值升高之后，导通电流变小，开关速度变慢。 同时发生的短路电流，也对c p l 的功耗产生不利影响。 2 3 3 漏电流 当m o s 管v g 。c v t h 时，虽然i d 。很小但却不是0 ，在v g ；接近v i h 时，这个电 流的数量级约为1 0 a 到1 0 一a ，而在v 。；低于v c h 时，该电流按指数规俸下降。 事实上，当v 。；接近v m 时，器件的特性从平方率转为指数率，此时的电流通常 称为亚阈区漏电流，该电流通常发