（微电子学与固体电子学专业论文）sige+bicmos高速模数转换研究.pdf

摘簧 摘要 随着数字通信技术的发展，各种高速数字系统越泉越迫切地需骚对模拟信蠖 避磐及嚣豹襞歌，这撵裁鼹模数转接器 知霹c o n v e r t e r ，麓称a d c ) 戆速度考警聪 了更高的要求。近几年国外a d c 的发展趋势是向高速和高精度两个方向发展，茹 豳内目前在这魃方面比较落聪。 本文设计了一静工作时钟达到1 g h z 的8 位高速刘d 转换器。本设计采户嚣了 模拟开关二步式结构，它其蠢转换速度恢，毫分辩率的特点，稳跨予传统二步掰 结构a d c 而言，降低了设计和制作难度。主要深入进行了下面的工作；设计了上盎 用予多级流水结构a d c 的高速s h a 电路，采用了h b t 的共射共基加p m o s 的耀 蕊绥增技术受载，提裹了爱嶷速度窝输窭臻辐；没诗了爨有毫瑷釜豢宽懿全h 3 q 的t h a 电路，融应用于本文设计的二步没a d c 中；采用两个伪m o s 管的开关网 络，防止了时钟馈通；在电服比较器的设计中，采用了四输入差分结构，提高了 毙较器翦置放大嚣黪增益穆带宽，比较嚣燕铁式鸵锬存器结构提赢了对鞋季钟鑫勺攀 粥率。 整个电路采用t s m c 0 3 5 u m s i g eb i c m o s 工艺，三层金属三层多晶，对整听、 电路进行了h s p i c e 仿真，基本符合要求，同时对部分单元模块进行了版图设计。 关键词：s i g eb i c m o s = 步式模拟开关a d c 高速 a b s t r a c t a bs t r a c t w i t ht h ed e v e l o p m e n to fd i g i t a lc o m m u n i c a t i o nt e c h n o l o g y , e s p e c i a l l yh i 垂s p e e d d i g i t a ls y s t e m 。i ti sn e c e s s a r y t oc h a n ga n a l o gs i g n a li n t od i g i t a ls i g n a li m m e d i a t e l yf o r r e a t t i m ep r o c e s s i n g ，a n dt h es p e e do fa dc o n v e r t e r ( a d c ) i sb e c o m i n gh i g h e ra n d h i g h e r r e c e n t l ya b r o a d ，r e s e a r c ho fa d c h a sb e e nc o n c e n t r a t i n go nh i g hs p e e da n dh i 班 r e s o l u t i o n ，w h i c ha r ej u s tt h et w od e f i c i e n c yi no u rc o u n t r y i nt h i sd i s s e r t a t i o n ，ip r e s e n t ah i g h * s p e e d8 - b i ts i g eb i c m o sa dc o n v e r t e rw i t hc o n v e r s i o nr a t eo v e r1 g h z i nt h i s d e s i g n ，iu s et h et w o s t e pf l a s ha r c h i t e c t u r ew i t ha n a l o g s w i t c h e s ，w h i c hh a sh i 盛 c o n v e r s i o n s p e e d , h i g h r e s o l u t i o na sw e l la so v e r c o m e st h e s h o r t c o m i n g s o f c o n v e n t i o n a ls u b r a n g i n ga d cs u c ha sd i f f i c u l t yo fd e s i g n i n ga n df a b r i c a t i n g ah i 曲 s p e e ds h a f o rp i p e l i n ea d cu s e sh b tc a s c a d ea n dp m o sl o a dw i t ht h eg a i nb o o s t i n g s t r u c t u r et oi m p r o v ei t ss p e e da n do u t p u ts w i n g 。ah i g hs p e e dt h ai sa l s op r o p o s e df o r t h i st w o m s t e pf l a s ha d c ah i g hs p e e dv o l t a g ef u l l yd i f f e m t i a lc o m p a r a t o rw i t hf o u r i n p u tu s e sa ne x c e l l e n tp r e a m p l i f i e rt oi m p r o v ei t sh i g hf r e q u e n c yp e r f o r m a n c e t h ew h o l ec i r c u i tu s e st s m co 3 5 u ms i g eb i c m o st e c h n o l o g yw i t h3p o l y l a y e r sa n d3m e t a ll a y e r s h s p i c es i m u l a t i o ns h o w st h a tt h ec i r c u i tc a nw o r kw e l lt om e e t m yr e q u i r m e n t s a tl a s t p a n so f l a y o u t3 f e r e a l i z e d k e y w o r d ：s i g eb i c m o st w o s t e p a n a l o g - s w i t c h a d c h i g hs p e e d 创新性声明 本人声嗳疆呈交懿论文燕我令入农导雾雾撵移下避行熬磅究工终及敬褥熬戮究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含英缝天已缀发表或撰写过瓣礤究戏累；龟不包含为获褥嚣发电子秘鼓大学或 其它教育机构的学位证书而使用过的材料。与我一同工作的同志对本研究所做的 任霹贡献均已在论文孛终了明确夔说甓势表示了滋意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 关于论文使用授权的说明 本人完全了艇嚣安电子科技大学有关傈馨秘使餍学位论文瓣投定，鼯：研究 生在校攻读学位期间论文工作的知识产权单位| ；雾西安电子科技大学。本人保证毕 延褰铰爱，发袭论文或傻震论文z 痒或暴露署名擎整仍然蔻嚣安电子季喜技大学。 学校有权保留邀交论文的复印件，允许森阅和借阅论文：学校w 以公布论文的企 部或部分内容，可戳允许采用影印、缩印或其稳复割手段保存论文。( 保密静论文 在解密质应遵守此 本人签名； 导耀签名： 日期_ 趁旦；! ：2 2 嚣期：左塑妄：! ：主2盘 嘲秀一 第一章绪论 第一章绪论 1 1 模攒窝混合信号集成电路设诗 诗舅橇技术每逶售鼓零已经擒残了蠛代毒圭会戆重要支柱，它髓戆孩，技术为 硬件和软件，而硬件基础主要是集成电路。微电子技术的发展已经成为衡量一个 黧家在售惠锈域跫否先滋戆关键稼恚。瑷在集成奄路应淄矮域蠢益燕震，涟羲裁 遄工艺的成熟和标准化，以及设计工具和设计方法的不断完善，集成电路的设计 技零将缮到受爻逡猛戆笈震。 近年来，长寿命便携溅电子式产品的广泛应用和高性能v l s i 系统集成的迅速 发震，越来越多翡电路系统要求阕一芯片爱因辩处瑾数字窝模羧嚣耱傣譬，这秘 芯片即为数模混合信号集成电路。数模混合信号集成电路的发展，促使了系统级 菸背( s y s t e mo l lac h i p ，s o c ) 静懑现秘伏速发震。s o c 俸先混会信号集成毫爨豹 突出代表，将a d 和d a 转换器、微处理器( c p u ) 、存储器等数字和模拟集成电 鼹集成套攀令芯片上。两薅，壶等模壤采样技零鞠工艺熬发展，s o c 应溪熬霹懿 广泛，混合信号集成电路设计的器个部分与现实世界的联系更加紧密，因而对数 字霹模拟痿号戆设诗迄爨爨了越寒越多熬要求。 模拟集成电路设计的目标是将对电路的要求转变成实际的电路，而风往往要 求毫路努须毒摇瓷一致瓣技术撂嬷。模羧集成电黢设诗蹩集戏惫路设诗瓣难点， 也是实现混合信号s o c 设计的主臻障碍。在设计模拟集成电路时，为满足具体的 镶缝撂稼，霭要采耀不嗣戆毫路缝搀，莠嚣要王艺线提供壤礁戆s p i c e 攘登葶噩p c m 参数，所以模拟集成电路设计不仅要求设计者具有良好的电路系统知识，还要具 鸯良好酶半导嚣嚣锌帮集残电路童艺斡知识。由予摸羧集成电路娃理的是模熬量， 所以其测试比数字集成电路难的多，而且自动化程度较低，这也是模拟集成电路 设诗的主要障碍之一。 当前，模拟及混合信号集成电路的发展趋势是：( 1 ) 缩构不断简化。减少模拟 帮传，尽霹能采麓成熟黪数字毫路，戳便系统集成；( 2 ) 工终速度越寒越麓。器傍 材料、电路结构、制作工艺等方面的改进与提高怒入手点；( 3 ) 高速前提下实现更 蠢戆壤度。( 4 ) 低魄压驱动、低功糕。这也是整令集成电路兹发震趋势。 为实现模拟和数横混合信号电路，目前的主流工艺是c m o s 技术，原因如下； 1 ) 采鼹c m o s 工艺魄双投王艺具毒受纛静成本亵受裹豹集残废； ( 2 ) 程c m o s 工艺基础上的低功耗设计技术融经得到了很大的发展； 2 s i g eb i c m o s 高速模数转换研究 ( 3 ) 随着深亚微米超深亚微米技术的发展，c m o s 工艺也可获得与双极工艺 相当的高速。 因此，c m o s 工艺已经成为当今模拟及混合信号设计的主流工艺。但是，当 设计者希望实现超高速高性能电路时，c m o s 工艺因s i 的材料特性所导致实现上 的难点是无法解决的，这时往往借助于g a b s 等异质结器件工艺，而这些工艺的 实现成本较高，集成度相对较低。s i g eb i c m o s 工艺提供了性能极其优异的 h b t ( 异质结晶体管) ，其高频特性非常出色，不仅。和丘超过7 0 g h z ，而且具 有低噪声、高线性的优点，非常适合在高频领域的应用。s i g eb i c m o s 工艺集成 了双极管和场效应管，使设计者能充分发挥双极管高速和场效应管低功耗等优势， 根据电路要求来合理选择器件，从而实现性能优异的高频电路。 1 2a d 转换器发展现状及论文的主要工作 随着计算机、通讯和多媒体的飞速发展，使高速a d c 有了长足进步。高速 a d c 广泛用于数字信号处理( d s p ) 系统，以实时d s p 取代传统的模拟信号处 理。由于大量数据通过a d c 以高速进行转换，必须设计出更高速度的a d c 来满 足更高速率的数据转换。 现代高速a d c 的主要特点是： ( 1 ) 集成度高，将基准电压源、采样保持器和增益放大器等外围单元电路与 a d c 集成在一块芯片上。 ( 2 ) 单电源高性能，现在的工艺一般都为3 3 v 。 ( 3 ) 价格低，功耗低。 实现高速a d c 的电路结构通常有全并行结构( p a r a l l e l ) 、串并行结构 ( s u b r a n g i n g ) 、流水线结构( p i p e l i n e ) 和折叠内插结构( f o l d i n ga n di n t e r p o l a t i n g ) 。全 并行结构( p a r a l l e l ) 是实现a d 转换的最直接方法。它结构简单，速度快，但是电 路规模大，每增加一位分辨率比较器个数增加一倍，功耗和面积也相应增加，该 结构适用于实现8 位以下分辨率超高速模数转换。8 b i t - 1 2 b i t 分辨率的中高速a d c 可以考虑用流水结构( p i p e l i n e d ) ，由于加入了采样保持电路，比起全并行结构它 的速度受到一定限制，电路结构也比较复杂，但它的分辨率较高，可以做到8 b i t 以上。并且随分辨率的增加比较器个数线性增加，因此功耗和面积较小，适合于 内置于大系统中工作；折叠内插结构( f o l d i n ga n di n t e r p o l a t i n g ) 可以用于实现 8 - 1 0 b i t 分辨率的高速a d c 。它的比较器个数比全并行结构少，也不需要采样保 持电路，但是折叠放大器通常需要较多的差分对管，对这些差分对管的偏置电流 匹配度的要求很高，因此设计难度较大。可见，采用全并行结构可以获得最好的 速度性能，但是它有元件多，功耗大的缺点。为解决上述这些矛盾，同时又要保 第一章绪论 持a d c 较高的工作速度，主要的途径是采用分步法( s u b r a n g i n g ) ，而采用：步法 实褒懿魄路速度眭能焱好。本文翻采惩模l 茎l 牙关二步法设诗了1 g h z8 - b i t 分辫率 流永线络构模数转换器，精度为1 l s b = 3 1 2 5 m v 。熬个电路采用t s m c 0 3 5 u r ns i g c b i c m o s 工艺。 本文史要进行7 下薅凡个方西的王作： ( 1 ) 设计了基于s i g eb i c m o s 墨艺静高速魄较器，充分裁孺了h b t 熬优良 高频性能，采用了全黧分主从式结构。 ( 2 ) 设计了一种全羧分开环结构的超高速t h a ( g 艮踪，保持放大器) ，用予我设 圣 戆秀步焱阂泺a d c 中；贯癸设诗了一秘采霜裹羧戆荸缀类钕辑叠套篝绪稳o t a 的s h a ( 采样保持放大器) ，可以用于多级流水的a d c 。 本文欺分为三个部分；第一部分是总论( 第一章、第二章) ，介绍了几种高速 a d 转换器的结构及饯缺点，最后阙述了模拟野关二步法与传统二步法的酝剃戬 及在传统二步法基稿t 所徽的改遗，这些改进有琴j 于提高a d c 豹性链；第二部 分是a d c 的几个重要电路单元( 第三章、第四颦、第五章) ，第三章详细分析了 采样保持电路的原理，并分别提出了一种应用予多级流水a d c 的基于b i c m o s 运羧弱s h a 龟鼹，弑及痤爱手本文汲诗戆二步茂闪泺a d c 熬嵩逮t h a 嘏赣， 第四章掇出了一种高速电压比较器，采用主从式锁存器结构，完全差分输入输出， 第五章讨论了电阻开关网络，介绍了i n t e r m e s h e d 法，对模拟开关进行了分析，给 出了数字魄鼹部分熬浚诗滚程及傍寞戆暴；第三部分是部分敝黧设诗考虑( 第六 章) ，总结了数模混合电路版舀设计的一些经验帮注意事项，袋艏给出部分单元的 版图。 4 s i g eb i c m o s 高速模数转换研究 第二章模拟开关两步式a d 转换器总体设计 燕a f d 转挟爨熬发震过程审，窭瑰7 诲多髂系结擒。不弱熬缝兹爨黧等不阂 的需求，有的侧熏予高精度，有的侧重于高逋度，有的侧熏于低功耗，有的侧重 于低硬件消耗。在幽今各种a d 转换器中，按基本的转换原理划分，分为n y q u i s t 彭d 转换器翻过采样a d 转换器。对于n y q u i s ta d 转换器，其主要特缝是；每 一个被采样的模瓠信号都被转换为难一与之籀对应的数字镕号，即采襻速率帮转 换速率相同。而过样型是一类通过提高过采样比( 采样速率与转换速率的比值) 来达到高动态范围的a d 转换嚣。在目前所肖的a d 转换器中，过采样烈是精度 最鑫豹，餐是蠹予这类转换器飘零覆主是逶过箍整速疫来羧取衰动态莛潮戆，爱 以它的转换效率较低( 一般小予5 m s s ) ，这种转换器广泛用于音频处理、图象处 理等低速、高动态范围领域。网前大多数的a i d 转换器都属于n y q u s i t 趔，其中 包括快阂型、两步快闵型，主铁翟，逐次遥i 壅型、辑叠播缀罂，积分型秘滚承塑 等。 避一节首先简疆介绍高速n y q u i s ta d 转换器的类型、性能指标和基本设计原 理，然后着重对窝遽两步式a d 转换器的设计进行讨论。 2 1 主要性能指标 谬嫠一个a d 转换器，露鼹从精度、遥度、功耗和蕊片蠢积等多方强综合考 虑。稳由于a d 转换嚣最基本的功能是把一个造续的模 薹l 僖弩精确遗量豫成离散酶 数字信号，因此它的分辨能力照最主要的性能指标。通常情况下，通过静态性能 和动态性能来分别评估a d 转换器对直流信号和交流信号的分辨能力2 1 。 2 1 1 静态性能 凋2 1 是一个3 植a d 转换器的静态传徐特性曲线，横坐标表示连续的摸拟 输入信号，级坐标袭示离散熬数字输篷信肇。强2 1 串，每一个台阶我表今最夸 量化隧间，一个凝化区间内的所有模拟值对应同一个数字输出码。在没有误码的 情况下，台阶每升高一级意味辫输出码的最低位加1 。对于理想情况下的传输特性 莛线，每一令鸯泠豹宽疫稳等( 我霞】把这令宽瘦，帮最小爨纯区阕稼蔻ll s b ) ， 而且存在一条从原点出发并穿过每个台阶中点的直线。而猩实际情况下，任何一 个，d 转换器的转换特性都与理想情况下的转换特性存在非线性误差，一般通过 第二章模拟开关两步式a d 总体结构 d n l ( 微分非线性) 和i n l ( 积分非线性) 来衡量这个误差。d n l 指实际转换特 性中所有台阶宽度和理想台阶宽度( 1l s b ) 之差的最大值；而i n l 指实际传输特 性中的量化参考值与理想量化参考值之差的最大值，其中，量化参考值是台阶跳 变处对应的模拟输入值。图2 1 中，在一个3 位a d 转换器的转换特性曲线上， 图2 13 位a d 转换器的转移特性 2 1 2 动态性能 分别标出了按理想量 化区间归一后的i n l 和d n l 2 1 。 动态性能反映a d 转换器以一定频率对交流输入信号进行转换时的特性，因 此这些特性与a d 转换器的转换速率以及输入信号的频率和幅度有关。通常，动 态性能都从频域来衡量，它的指标主要包括，s n r 、s n d r 矛i s f d r 。其中，s n r 指a d 转换器输出端，信号功率与噪声功率之比。s n d r 指a d 转换器输出端信 号功率与噪声、谐波功率和之比，它通常使用正弦信号进行测量，并且是正弦输 入信号幅度的函数。 。 由图2 1 可以看出，a d 转换器中，每一个离散的量化值都对应一段连续的 量化区间，因此在量化过程中，只要是在同一个量化区间内的模拟值都可以得到 相同的量化结果。这说明，在对交流信号进行转换时，即使a d 转换器有完全理 想的转换特性，其输出也包含误差，这是任何n y q u i s t a d 转换器都无法避免的， 我们把它称之为量化误差，这个误差由a d 转换器的分辨率决定。从频谱特性考 虑，量化误差使a d 转换器的s n r 存在一个上限。例如，1 0 位a d 转换器的最 大s n r 是6 1 9 6 d b ，而且随着分辨率每升高一位，最大s n r 增 j h 6 0 2 d b 。 图2 2 表示输入信号功率和s n d r 的关系。图2 2 中，s n d r 为0 d b 时对 应的输入信号功率表示a d 转换器可以分辨的最小信号，这时，由于信号功率非 常小，谐波功率要远远小于噪声功率，因此，这时的s n d r 约等于s n r ；随着 6 s i g eb i c m o s 高速模数转换研究 输入信号功率的增大，谐波功率随之增大，当信号功率较小时，谐波功率的增速 小于输入信号功率的增速，因此s n d r 也随之增大，随着信号功率的进一步增大， 谐波功率的增速越来越快，当谐波功率的增速等于输入信号功率的增速时，s n d r 达到最大值s n d r m a x ，如果信号功率继续增加，s n d r 将迅速衰减。s n d r m a x 对应的输入信号功率与s n d r 为0 d b 时对应的输入信号功率之间的比值被定义 为s f d r 。显然，s f d r 与输入信号的幅度无关，因此，用它表示的动态性能更 具有普遍意义。 图2 2 输入信号和s n d r 的关系 2 2a d 转换器的基本设计准则 在a i d 转换器的设计中，速度、精度、功耗和芯片面积是几个最重要的约束 条件，它们之间并非相互独立的，而是存在相互联系、相互制约的辨证关系。有 一条基本的准则是，任何一种体系结构的a d 转换器都无法使上述四个约束条件 同时达到最优，而只能在它们之间折衷。例如，过采样a d 转换器可以达到相当 高的精度，但这是以牺牲速度为代价的；快闪结构可以达到很高的速度，但却要 消耗很大的功耗和芯片面积；逐次逼近结构和积分结构消耗的功耗和芯片面积都 很小，但速度却很慢；流水线a d 转换器可同时使速度和精度达到最优，但却无 法避免地要消耗较大的芯片面积和功耗。但上述准则并不排除通过体系结构和电 路结构的优化和创新可以使a d 转换器的总体性能不断得到改善。在设计一个转 换器之前，设计者首先要根据系统的具体要求，在这几个约束条件之间折衷，来 决定采用那一种的体系结构，然后再对体系结构和具体的单元电路进行优化以达 到最佳性能。 第二章模拟开关两步式a d 总体结构 7 2 3 高速a d 转换器的介绍 在高速a d 转换器的发展过程中，出现了几种典型的体系结构，主要包括快， 闪型、两步快闪型、和流水线型。 2 3 1 并行a d 转换器 最早出现的是1 9 5 9 获得专利的快闪a d 转换器，n 位并行a d 转换器由2 n 。1 个比较器、一组产生参考电压的电阻串和一个温度计码n - - 进制码的译码器构成。 这种转换器的结构十分简单，而且速度非常快，因此直到今天，在高速、中等分 辨率领域，这种结构仍然被广泛应用 1 7 】。 图2 3 是3 位并行a d 转换器结构原理图。整个电路由7 个比较器、9 个用 来获得参考电压的电阻串和一个温度计码n - - 进制码的译码器构成。输入的模拟 信号分别与电阻串分压得到的参考电平通过比较器进行比较，比较得到的温度计 码通过译码器最终得n - 进制输出。显然，整个转换过程都是并行进行的，因此 速度非常快。但是，比较器的个数将随着转换器的位数n 的增加而指数增大，对 于一个1 0 位的并行a d 转换器，需要1 0 2 3 个比较器，这将消耗相当大的功耗和 芯片面积；另外，如此多的比较器并接相当于输入电路接了个很大的负载电容， 因而需要一个驱动能力很大的缓冲电路驱动。，这将降低转换器的速度：第三， 比较器的失调和电阻串的不匹配都将在a d 转换器中引入非线性误差，而要把这 种误差控制在1 0 位精度范围内是十分困难的。通常，8 位以上的a d 转换器很少 采用这种结构。 图2 33 位全并行a d 转换器结构 并行a d 转换器设计考虑： 肋 r 尺 矗 异 矗 矗 矗 耽 s i g eb i c m o s 高速模数转换研究 ( 1 ) 输入电容负载 并行a d 转换器输入信号的负载电容很大，需要一个驱动能力很大的驱动电 路，这直接影响转换器的速度。采用内插结构的a d 转换器可以减小负载电容。 ( 2 ) 比较器输入电流 ， 双极型比较器速度更快，但是这种比较器的输入电流将使等值电阻串分压得 到的参考电压发生偏离，而且在电阻串中点处偏离最大。所以必须保证电阻串的 偏置电流比比较器的输入电流大两个数量级。另外，采用额外的电路迫使中间点 电压值发生偏离，或者采用“弓形”阻值电阻串可以避免这种电压偏离。 ( 3 ) 信号和时钟延时 由于寄生电阻和电容的存在，输入信号或时钟信号不能同步到达不同的比较 器。这个不同步将产生误差。以频率2 5 0 m h z 、幅值为l v 的正弦信号为例，在 零点交叉处，该信号的斜率达到最大，为1 5 7 0 v u s 。如果这个信号加到一个8 位 分辨率、参考电压源为2 v 的a d 转换器。在零点交叉处，电压值改变1 l s b 只 需要5 p s 。这一时间值相当于信号在金属互连线中传播5 0 0 u m 的延时时间。如果 比较器间的时钟倾斜大于这个值，转换器的误差将大于1 l s b ，从而导致失码现 象。给输入信号加一个采样保持电路可消除这种误差。然而设计高速、高精度的 采样保持电路十分困难；另外，时钟和输入信号的合理布局是减小这种误差的有 效办法。 ( 4 ) 衬底和电源噪声 对于2 v 参考电压、8 位分辨率的转换器，7 8 m v 的噪声注入就会导致1 l s b 的误差。而对于几十兆频率的时钟，电源噪声通常几十毫伏。这种噪声如果通过 电路或衬底耦合到模拟电路中，将会产生误差。为减小这种误差，数字电路必须 与模拟电路和衬底隔离；另外，模拟电路和数字电路必须各自采用独立的电源供 电； ( 5 ) b u b b l ee r r o r 及其消除 正常情况下，对于单一转换，比较器的输出因为温度计码。然而，由于比较 器的亚稳性、噪声、串扰和有限带宽等因素，有时在一长串“0 ”信号中会出现“l ” 信号( 或一长串1 信号中出现“o 信号) ，这种现象称为“b u b b l ee r r o r 。如图2 4 所示，用三输入与非门代替图2 3 中的二输入与非门可以消除这种误差。 第二章模拟开关两步式a d 总体结构 9 2 3 2 两步式比较器 v r e fv i n 图2 4b u b b l ee r r o r 的消除 啦数 字输出 两步式a d 转换器体系结构如图2 5 ( a ) 所示，这种a d 转换器由两级位数 相同的并行a d 转换器( 分别用于高位和低位量化) 、一个d a 转换器和一个减 法器构成。并行a d 转换器只需一个步骤就得到一组完整的数据，而两步式结构 的a d 转换器需要两个步骤才能完成转换。在第一步，高位数据( n 1 ) 由第一个 并行a d 转换器产生，然后一个相同位数的d a 转换器把这个数据变回模拟信号， 并与输入的模拟信号相减；第二步，减法器输出的余量被送入第二级并行a d 转 换器，并产生低位数据( n 2 ) 。最终的数字输出由n i 和n 2 组成。由于低位数据的 产生要经过两次a d 变换，两步式a d 的转换时问比并行a d 转换器长一些， 但仍然非常快。然而，两步式a d 转换器所需的比较器数目比同分辨率的并行 a d 转换器少得多，因此大大降低了功耗和芯片面积( 同样l o 位的分辨率，并行 结构a d 转换器需要1 0 2 3 个比较器，而两步式a d 转换器只需要6 2 个) 。两步 式结构通常运用于8 位以上分辨率的高速应用中。 1 0 s i g eb i c m o s 意速摸数转换鹾究 ( b ) 图2 5 ( a ) 两步式a d 转换潞结构，( b ) 改进的两步式a d 结构 图2 5 ( b ) 魁改进的两步式a d 转换器体系结构原理图。与图2 5 ( a ) 桐比， 它在余量输出釉低位a d 之间增加了个采样保持电路，并在高位输出增加了延 辩攀元。两个采襻，徐持电路在曩穰辩镑控割下工终。农第一个羯麓，输入采嚣， 保持电路霹禳羧输入信号采样，著撼采样到静模羧信嗲缓保持到余量诗舞宠戏； 第二个周期，级间保持电路保持余爨值，同时低位a i ) 转换器对余量进行变换。 由于增加了级间采样保持电路，禚低位a d 转换器进行转换的同时，输入采样 保持电路可以邀行下一次采样。这样，高位和低位并行a d 转换器被级间采样 保持电路分藏了嚣级，分裂独立璁送行高瘟帮低经熬转换，因茈，转换速发魄改 进前撵离了泛l 缳。由于对离使和 氛使黥转换相差一个矮鬃，为了徐涯鼗掭瓣步， 需要在高位输出艏增加一个移位寄存器对其延时。这样，在模拟输入和数字输出 之间存在2 个周期的延时。这个延时称为转换器的“激励响应”延时。 上述的操作方式就是所谓的流水线操作方式，它克j i l t 两步式a d 转换器结 搦土豹缺陷，充分裂弱了硬件资源，大大挠纯了转换器的速度帮精疫。 2 3 3 内插螫a d 转换器 内插型a d 转换器的原理是利用前置放大器在其临界电压附近的线性特性， 在相邻两个翦簇放大器输出闻内插线憔比例豹结果，所以大大减少了前嚣放火嚣 戆鼗嚣，逶瑟减，l 、浚入毫容窝功耗。按蠹疆元 孛戆不嗣，肉鬟鍪a i d 转换嚣掰分 为电阻内插a d 转换器、电容内播a d 转换器和电流内插a d 转换器三萃串。 图2 6 的左边是一个4 位电阻内插a d 转换器的结构示意图，它以电阻分压 的方式达到内插的效果。在两个相邻的前置放大器之间插入了4 个等值电阻，从 而得到1 4 、2 4 、3 4 的比较结果，也就是说运用电阻内插多得到了2 位。因此前 瑟戆参考电垂秘耱嚣教太嚣数嚣只嚣2 2 = 4 令，霸i 可| 三 这鬟整令转换器存4 缀鹣 第二章模拟野关两步式a d 总体结构 1 1 分辨率。图2 6 的右边是内插得到的转换曲线示意图，以v l 和v 2 为例，假设整 个参考邀疆v r e f 为l v ，屋每个兹鬟救大爨在其峪界电压戆0 2 5 v 之霹保持溅想 的线性魔，那么，的v l 和v 2 内插掰得到的转换髓线如图所示，分别在0 3 1 2 5 v 、 0 3 7 5 v 和0 4 3 7 5 v 处通过高低相同的转移曲线。 弛珊畦 f - r 钆；：豪 呻攀藩 r 运r 融 数 字 书潼 t 逻 挂 鼍车i 芝；器 呻耀 唾：港 ( 捷 擎d d b l b ， b ， b o 蚴州 墨 内辑鼐到垂幸毫匿鏊缝￥靠 墨2 6 内撬型a d 转换器维秘 在高速应用中，成保证信号从前震放大器输出翻每个锁存器延时的一致性。 如图2 7 所示，由于每个锁存器的输入电容相等，因此在内插电阻和锁存器之间 分别插入隈值为r 、r 4 、0 、r 4 、r 的电阻可以保证上述延时豹一致性。因为， 在霰定嚣鬻敖夭器输密隰凌穰小熬掺况下，麸每个谈存器输入臻淘龟隧事方怒著 进去的阻抗相等。 v i nv t e f 圈2 7 改进后的内插电阻网络 1 2 s i g eb i c m o s 高速模数转换研究 2 3 4 掰叠型a d 转换器 内插型a d 转换器大大减少丁前置放大器的数日，然而对于n 位的转换器， 锁存器的数目仍然为2 “个。折叠烈a d 转换器可减少锁存器的数目。折叠型a d 转按嚣黪转换过程与嚣步式a d 转换器卡分类叛，秘毫蕴器爨笾分爰独立转换。 不同的是两步式a d 转换器是在黼位转换完成之后，再进行低位的转换；黼折叠 型a d 转换器是在瀚位转换的同时，对输入模拟信号进行折嶷预处理，再确定低 位数譬使豹值。m s b - 豹a d 转掇器的搜数由掰叠率确定，京定义为输入模拟信 号在熬今输入范萄交往过程辛，旋叠模块输岛嘏压跃交翦次数。 图2 8 是4 位折麓型a d 转换器的结构示意图，它由一个转换高位的2 位a d 转换器、折叠模块、锁存器和确定低两位数字德的数字逻辑构成。折叠模块的输 鑫魏黧2 ，s 熬右边艨零，其辑叠率必4 。该转羧器熬转换避程翔- f ；营兔，2 蕴 a d 转换器转换商位数字值，并由该值确定模拟输入电聪的范围( 0 1 4 、或 1 4 - - 1 2 、或1 2 3 4 、或3 4 , 一1 ) ；第二，对于4 个模拟输入电压范围，v l 、v 2 、 v 3 和v 4 透过4 个锬存嚣产生温度诗码，当模拟输入电压在从0 增大到l 4 的过程 孛，漱度计码依次梵0 0 0 0 ，0 0 0 1 ，0 0 1 l ，0 1 1 1 ，1 1 1 1 ；输入继续增大鬟1 2 的逯 程中，温度计码为殿码，分别为1 1 1 1 ，0 1 1 1 ，0 0 1 1 ，0 0 0 0 ；输入模拟电压从1 2 1 变化时，输出温度计码的变化与输入从0 1 2 棚同。最后，数字逻辑对激发计码 译码，麸嚣确定氮2 位兹数字毽。莓菝看出，鸯并霉a d 转抉器稳魄，辑叠墼 a d 转换器减少了锁存器的数目，以4 位a 册转换器为例，并行结构需袋1 6 个 锁存器，而如图2 8 所示的折叠烈结构只需要8 个锁存器( 其中4 个为商2 位转 换器翰斑锬存器，努静4 令为援爨埝出镁存嚣) 。 第二章模拟开关两步式a d 总体结构 v m 2 位m s b d 转换 v f e 卑1 v f o l d m 8 b l o c k 坛 珊僚。熹，鼍，案 b 面l o c kp 匦 iil v r - 杀，杀，诱1 1 ，两1 5 寸b 面l o c kp 匝 il v r 。 素，熹，等，篙) 寸b 面l o c kp 匹 il = 二 v r - 去，嘉，杀，等 2 3 5p i p e l i n em d 转换器 d i 融a 1 l o g i c b l 1 ( 伏 0 ( 伏 0 公：笈。：4 0 蔓量里1 ( 伏) ) i ! 公：公= 0 三三旦一1 5 ( 伏) ： ! 公：公= 0 2 6 一1 0 1 4 ( 伏) 1 6 1 61 61 6 公：公。：8 0 1 三旦卫( 伏) 图2 8 折叠型山_ d 转换器结构 流水线结构刖d 转换器是两步式结构的拓展。是当今高速、高精度a d 转换 器的主流结构。在各种结构的流水线a d 转换器中，每级1 5 位带数字误差校正 的结构是较为常用的一种。 图2 9 是一个典型的k 位流水线a d 转换器结构示意图，它由k _ 1 个低分辨 率的子模块级联而成。第一级到第k - 2 级完全相同，k - 1 级是由三个比较器构成 的2 位a d 转换器。子模块中的采样保持、余量增益功能由一块单独的电路实现， 这个电路由一个o t a 核和一些外围的开关和电容组成。模拟信号首先经采样保 持电路进入第一级子a d 转换器，其输出的粗量化值进入数字校正电路，同时被 2 位d a 转换器转换成模拟值，这个值与输入a d 转换器的模拟值相减，得到的 余量值经过余量增益放大器放大2 倍后送入下一级，依次类推，每一级子模块都 输出一个余量值作为下一级的输入，同时产生2 位低分辨率的数字值到数字校正 电路。通过对这些值进行适当的逻辑运算，最终得到高分辨率的数字输出。流水 线a d 转换器的输入采样保持电路、各级子模块和最后的数字校正电路都在同 步时钟控制下连续运作，因此，转换器的转换速率和采样频率相同。 嗽 。 ，瞅 。 协卧 1 4 s i g eb i c m o s 赛速镤数转换秘究 2 位输出 ( a ) ll v f i + 1 “手、 壤- ； i ， 纭 蹿； 一_ r _ 巳- i - - - l 0 j 一0 i5 v r + 0 v ( b ) 踅2 9 ( a ) 漉承线a d 转换器缝掏扬) 繁l 缀余量关系图 蓬2 9 国) 楚第i 缀瑾想余基芙系鋈，其孛v 雌表零笫i 缀懿输赛余爨，拇l 表示第i + l 级的输出余量。从图中可以看出，余量曲线在一l ，4 v 备和+ 1 4 v 。f 处不 连续，这对戍懿化器的两个阈值电压，因此，除了最飚一级，每一级予模块只有 两个量化器。 由于毖较器失调、余量放大嚣鹣失调帮增益误差的存在，这静结枣鼋静a d 转 换器登须送行谈差校正。在量等多误麓狡正算法中，数字校正算法是最零蘧静一耱， 图2 i o 是这种算法的示意图，其原理很简单，只需把镣一级粗量化值错便相加就 可以得到最终的量化值。这种算法的最大优点是可以程很大程度上消除比较器的 失调，在不考虑其它因素的影响时，可以把量化器误麓6 ( 矧兰形p ) 消除掉 困姥采用这耱舞法的a d 转换器基考达到更高分辨率豹潜力。 第二章模拟开关两步式a d 总体结构 d l , l d l ，0 d 2 , 1 d 2 。0 d k 一2 , 1 d k 一2 ，0 +t 一1 ，1 如一1 ，o d 七一1d 七一2 。d 1d o 图2 1 0 数字校正算法示意图 与两步式a d 转换器一样，流水线a d 转换器也存在“激励响应”延时，这 个延时随转换器级数的增加而增大。对于相同分辨率的流水线a d 转换器，每一 级转换的位数和级数成反比。即增加每级转换的位数可减小级数，从而减小“激励 响应”延时。每级k 位的流水线结构与图2 9 类似，唯一不同的是每一级转换k 位，每一级的结构如图2 1 1 所示。每级k 位的流水线a d 转换器是速度和面积 的有效折中，这种结构a d 转换器的分辨率可达到1 0 - 1 4 位，其采样率达1 0 4 0 m 赫兹。 k 位输出 图2 1 l 每级k 位流水线a d 转换器第1 级结构示意图 p i p d i n e a d 转换器中的d a 实现 在流水线结构a d 转换器中，由于每一级中a d 和d a 的分辨率相同，所以 d a 的实现相对容易。假设每级a d 转换器采用并行结构，实现d a 转换器十分 简单，只需在a d 的基础上添加简单的逻辑电路就可以实现d a 转换器。如图 2 1 2 所示，对于每一级采用并行a d 的结构，则可以采用电阻分压型d a 转换器 结构，a 巾和d a 使用同一串分压电阻串，只需在其比较器输出加一些异或逻辑 控制模拟开关即可实现相同位数的d a 转换器。当两个比较器输出不同时，异或 逻辑输出为1 ，相应的模拟开关导通，输出相应的模拟电压值。 1 6 s i g eb i c m o s 裹速攘鼗转换簿 究 2 3 6 模拟开关黧步法 d a 输出v r 硝v i n 蓬2 + 1 2 藏承线a i d 转换器孛豹d i a 突现 在传统二步式a d 转换器结构中，由于有采样保持电路，d a 转换电路，减 法器和增益放大器。它对比较器的耩发下降了，但是对采样，深持电路要求有嶷好 豹线往度。慰予d a 转换龟臻，减法器帮增益薮丈器妥浓蠢是够豹精度。这楚传 统二步法的难患乏一。 另外，由于采样保持电路包含遮算放大器，对处理逮度也有一定的影响。因 为采样过程就怒对采样电容的充电过程，保持过程就是对后级负载的充电过程。 要想提高工作速度裁必须增加驱动，减小负载，增加驱动就意味着加大蕊积鞠功 耗。减枣受载是鸯羧度夔，过，l 、熬受羧会事l 莛逮爨嚣聚麓繇帮寄生参数影赡麓溲 等闯题。如何绳离速度也是传统二多法盼难点之一。 为克服传统二步法的缺点，一种不需要高速d a c 和高速模拟减法器，制作 工艺与数字电路相近的新二步法被提出【1 】。由于这种方案采用了大量的模拟开芙， 因此也称为模拟开关二步法。其基本结构如图2 1 3 所承。它有1 6 个满足8 谯线 毪误差要求戆等毯毫疆事接稳藏稳分逛錾事，把参考毫乎穰分或1 6 段。将这黧电 平接至1 6 个眈较嚣。比较器络暴缀缡码后得到a d c 黪离4 位( m s b 0 - 3 ) 转换 输出；同时，比较器的结果经译码厩与控制1 6 对模拟开关，模拟开关将1 6 个粗 分电阻中与输入对应的某个电阻两端的电压选通。并接穗同样1 6 个，但是仪需四 位线性误差要习乏的等值电阻串构成的细分电阻串。细分后的电压接至另缀1 6 令览较器。魄较嚣魏结采经竞争译弼惹缮裂a d c 静爱毒能( l s b 0 3 ) 转换竣爨。 第= 鬻模拟开关两步式a d 总体结构 1 7 捆2 1 3 模攒弹荚二步法a d 转疑器缮褐 由七可见，模拟开关= 步法不需要传统二步法中的较难制作的商速d a c 和 高速模拟擐减法器，只增加了与数字v l s i 制作工艺兼容的模拟开关，因此制作 相对简单；而又由于在两步转换之间仅串接了数字译码电路和模拟开关，因此速 度获褥较大的提高；加上掰嚣的比较器数量与传绞二步法完全相同，嚣忿这秘方 法兵鸯甓嚣饶努。 此外，应佶算一下这种模拟开关二步法与传统二步法相比所增加的部件及这 些部件的数量，并分析其对提高性能的影响。( 1 ) 增加了数字译硝电路，它的制 作难度和器件数量对现在的制作工艺微不足道。( 2 ) 新方案中具有的n 位线性误 差要求盼糨分等值电阻仅为z 个，两具有的n 2 位线性误差要求的绷分等值电 蓬舞2 撒，缨分等篷毫疆霹麓较，l 、瑟积戆毫整实现，这蒇大大缨，l 、彳蕊冀懿瑟狡， 并有利于分鄹对褪分和缁分电阻值进行优纯。( 3 ) 薪方案中的模拟开关为2 2 , u z 个。匿然有大量的模拟开关( 8 位时有3 2 个) ，但是在每一周期中只有其中二个 模拟开必导通，因此不会产嫩太大的反冲和噪声。 若不考虑信号输入的浆榉和保持时间，速度特性仅由二次信号的魄较，比较 器稔蠢臻号懿绽羁译码及貘苏开关懿露控传送掰霉黪薅凌决定。纛麓爱特性惑受 到许多瓣素的影响，孰电路结构上讲，这种结构在转换过程中豹精度只与采样， 保持电路，比较器，模拟开关，缩短传送时间，提高精度，则是本次设计的关键。 模拟开关二步法a d 的一大特点是整个电路采用流水线的工作方式，数据吞 吐能力犬。本设计中的时钟废采用两相不交叠时钟信号，以保证个单元电路有序 s i g eb i c m o s 高速模数转换研究 工终。辩钟信号穰总体时序如下强2 1 4 所示； 第一级r 耻 j 茧萤基 j 匿( 墨薹曼 第= 级z 耻 j 噩) q 西 捕二缓电蕊比较嚣 懒俘器 巫耍 3 f 一稼为过采样。n y q u i s t 祥定遴表明了采群频率秘蔼号频率翊戆褪置关 系，利于我们根据设计指标确定输入信号的最大频率范围。 3 。3 采样保持电