（微电子学与固体电子学专业论文）成像式ccd尺寸检测soc的前端设计.pdf

摘要 本文在对目前国内外c c d 尺寸检测系统的研究现状进行认真分析总结的基础上， 提出了一种结合s o c 技术的成像式尺寸检测系统。采用了全新的测量方法一成像法( 非 投影，无需光源，无需接近) ，即直接对图像进行分析。 本文首先对s o c 技术及n i o si i 软核处理器进行了阐述。其次，在研究了n i o si i 软核处理器的结构、性能和总线规范的基础上，针对c c d 尺寸检测系统设计需求，提 出基于s o c 技术的c c d 尺寸检测系统设计思想，设计了基于n i o si i 的图像采集与处 理系统，并论证了系统的可行性。最后，运用v e r i l o gh d l 对各个模块电路进行了行 为级描述，完成了行为级验证、逻辑综合及门级验证，进行了系统级的硬件仿真， 对测试结果进行了分析，完成了s o c 前端设计的工作。 关键词：s o cnio si ic c d 尺寸检测 a b s t r a c t ，n l i sa r t i c l ei sb a s e do ns e r i o u sa n a l y s i so ft h ec u r r e n ts t a t u so fc c ds i z ed e t e c t i o n s y s t e ma th o m ea n da b r o a d ，m a k i n gai m a g i n gs i z ed e t e c t i o ns y s t e mc o m b i n e dw i t hs o c t e c h n o l o g y i ta d o p t san e w m e t h o do fm e a s u r i n g 一一i m a g i n gm e t h o d ( n o n - p r o j e c t i o n ，n ol i g h t ， n on e e dt oc l o s e ) ，d i r e c t l yo nt h ei m a g ea n a l y s i s a tf i r s t ，s o ct e c h n o l o g ya n dn i o si is o f t c o r ep r o c e s s o ra r ed e s c r i b e di nt h ea r t i c l e s e c o n d l y , f o rc c d s i z ed e t e c t i o ns y s t e md e s i g nr e q u i r e m e n t s ，a n do nt h eb a s i so fs t u d y i n g t h en i o si is o f t c o r ep r o c e s s o rs t r u c t u r e 、p e r f o r m a n c ea n d b u ss p e c i f i c a t i o n i tm a k e sac c d s i z ed e t e c t i o ns y s t e md e s i g nb a s e do ns o ct e c h n o l o g y d e s i g n sai m a g ea c q u i s i t i o na n d p r o c e s s i n gs y s t e mb a s e do nt h en i o si i a n dd e m o n s t r a t e st h ef e a s i b i l i t yo ft h es y s t e m a t l a s t ，i tc a r r i e so u tv a r i o u sc i r c u i t 1 e v e lm o d u l e sb yv e r i l o gh d lb e h a v i o r a ld e s c r i p t i o n c o m p l e t e s t h eb e h a v i o r a l v e r i f i c a t i o n 。l o g i cs y n t h e s i s a n dg a t e 1 e v e lv e r i f i c a t i o n 。 a c c o m p l i s h e sas y s t e m 1 e v e lh a r d w a r es i m u l a t i o n ，a n a l y z e st h et e s tr e s u l t s ，a n dc o m p l e t e s t h ef r o n t e n ds o cd e s i g n k e yw o r d s ：s o c n i o si ic c ds i z ed e t e c t i o n i i 长春理工大学硕士学位论文原创性声明 本人郑重声明：所呈交的硕士学位论文，成像式c c d 尺寸检测s o c 的前 端设计是本人在指导教师的指导下，独立进行研究工作所取得的成果。除文中 已经注明引用的内容外，本论文不包含任何其他个人或集体己经发表或撰写过的 作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标 明。本人完全意识到本声明的法律结果由本人承担。 作者签名：年三月型同 长春理工大学学位论文版权使用授权书 本学位论文作者及指导教师完全了解“长春理工大学硕士、博士学位论文版 权使用规定 ，同意长春理工大学保留并向中国科学信息研究所、中国优秀博硕 士学位论文全文数据库和c n k i 系列数据库及其它国家有关部门或机构送交学 位论文的复印件和电子版，允许论文被查阅和借阅。本人授权长春理工大学可以 将本学位论文的全部或部分内容编入有关数据库进行检索，也可采用影印、缩印 或扫描等复制手段保存和汇编学位论文。 作者签名：年月丑同 指导新签轹殛游上月丑日 第一章绪论 1 。1 课题来源及研究的目的和意义 1 课题来源 当今，在微电子及其应用领域正在发生一场前所未有的革命性变革，这场变革是 由片上系统( s o c - - s y s t e mo nac h i p ) 技术研究应用和发展引起的n 1 。片上系统( s o c ) 技术是以超深亚微米( v e r yd e e ps u b m i c r o n ，简称v d s m ) 工艺和知识产权( i n t e l l e c t u a l p r o p e r t y ，简称i p ) 核复用( r e u s e ) 技术为支撑。s o c 技术是当今国际超大规模集成 电路的发展趋势口1 ，也是二十一世纪集成电路技术的主流，并为集成电路产业提供了前 所未有的广阔市场和难得的发展机遇。s o c 可以大幅度提升系统的整体性能，并较好的 解决板极系统的噪声干扰和由连线延时所带来的速度问题，有着板级系统无法比拟的 优势。 物体几何尺寸的精密测量在检测技术中是一个应用十分普遍且有实际应用价值的 问题。利用c c d 测量具有无接触、准确度高、便于计算机处理、易于和自动控制设备 连接等一系列优点口3 。具有重要的实际应用意义。但目前的c c d 检测系统普遍具有对工 作环境要求比较高，功耗大，便携性、稳定性差等特点。 通过s o c 技术可以很好的改进传统c c d 检测系统的缺点，使整个系统芯片化，集 成化，有效的减小体积，降低功耗，提高系统的稳定性及运行速度。 2 研究的目的和意义 随着半导体技术的进步和市场需求的不断推动，人们已经可以把越来越多的线路 或功能模块同时设计在一颗芯片上，构成一块s o c 。芯片级的系统集成有体积小和功耗 低，可靠性、稳定性和抗干扰性强，信号的传输延时少，系统可以运行在更高的时钟 频率上等一系列的优点。s o c 技术应用研究和发展将对经济建设、社会发展，国家安全 和经济社会信息化有着重大意义，同时也为微电子应用产品研究开发、生产提供了新 型的优秀的技术方法和工具。 本文就是要设计一种将传统c c d 尺寸检测系统利用s o c 技术将其芯片化，以降低 功耗、减小尺寸，提高稳定性及便携性。本系统可以针对不同的环境、不同被测物进 行非接触测量，它较传统的测量技术具有无可比拟的优势。 1 非接触性，就是在进行检测时并不与被测物直接接触，可以避免因接触而引起 的物体变形、干扰、工作中断等不利影响，并可以在人本身难以接近的恶劣环境如高 温、有毒的地方进行工作。 2 实时性，由于数据采集与处理都由实时系统来完成，数据传输也是自动进行的， 并且采集和处理的速度非常快，因此，可以实时的获取现场结果， 被测目标的现状并对出现的问题及时进行处理非常有意义。 3 自动化程度高 4 可靠性高，人工检测是不稳定的，它与操作者的精神状态、 而c c d 检测对环境适应性强，检测结果可以迅速反馈。 这对于真实的反映 工作经验等有关， 5 高精度，c c d 检测消除了手t n 量带来的偶然误差，提高了测量精度。 6 低功耗，体积小，抗干扰性强等。 1 2 国内外研究现状及主要研究内容 1 c o d 检测技术的研究现状 国外从上个世纪7 0 年代开始，就开展了基于c c d 技术的图像检测技术h 5 1 及其工 业应用研究。由于视觉信息在人类活动所涉及的各种信息中所站比重很大，近年来， 图像检测技术在工业在线检测的各个领域十分活跃，其独特的空间特性和结构特性， 非其它检测方法所能代替。应用c c d 传感器的各种非接触尺寸检测方法陋1 ，较之传统的 机械式、光学式、电磁式测量方法，在实现尺寸检测的智能化和自动化方面具有很大 的优越性。特别是线阵c c d 因其具有自扫描的特性，能够将空间域分布的光学图像变 换成按时间域分布的离散电压信号，继而通过计算机系统对其进行各种处理，以实现 高精度、高分辨率的检测。因此近几年来，光电检测技术在国内外工业检测领域得到 广泛的应用。 现在己有各种各样的c c d 尺寸测量仪、c c d 自动控制设备口1 。其光学处理部分大多 采用投影法、激光扫描法等等。投影法( 如图1 。1 ) 陋1 是将光源经透镜系统变为平行光， 被测物放在平行光中，再经一透镜投影于c c d 靶面上。测量阴影的长度即可得出被测 物长度。这种方法的优点是，被测物放置比较方便。 甲 抒 龙 l 待涮伴2 矗馁诱镶 3 光嘲4 缝眸泐 图1 1 投影法 激光扫描法( 如图1 2 ) 四1 是用一束激光束水平扫描被测物，在c c d 靶面上测量两 次光斑被挡住一半之间的像元数，即可得出被测物的尺寸。此法特点是，因激光束的 高度平行性，被测物与激光源之间及被测物与c c d 靶面之间可以相距比较远。 图1 2 激光扫描法 在国外，日本东京光电子工业股份公司研制了激光扫描非接触式尺寸测量装置。 该装置以一激光器为光源，通过直流电机带动一块平面镜，光束照在这块平面镜上形 成扫描光线，扫描光线经过透镜组变成平行扫描光线，被测物置于平行扫描线中，在 被测物之后是透镜组，将光线聚焦于一点，在该点放置光点接收器。这样，就可以通 过测量光线被物体所挡住的时间，乘以光线扫描速度就得到了被测物在扫描方向上的 一维尺寸。 浙江大学国家光学仪器工程技术研究中心研制的线径测量仪。用于卷烟生产中控 制烟支直径、波管生产中控制波管直径、线材的拉伸中控制线径的粗细、轧制圆钢板 和元钢生产中对径向尺寸进行实时在线非接触检测，通过反馈控制系统以确保合格的 产品质量。其通过光电成像技术，利用物体被测物在成像传感器上的投影进行物体径 向宽度的测量，并结合计算机传输技术，将被测物体的影像直接显示在计算机终端上， 实现图像的实时传感、线径测量及实时显示等。 南京大学的微机测径实验仪，利用线阵光电传感器具有灵敏度高、性能稳定、抗 干扰能力强、便于计算机处理等特点，在工业生产中广泛应用于各类产品的尺寸检测 控制，如管线、轧制材料、光电缆、机械零件等。 由于线阵c c d 线阵的高精度、高分辨率和相对低成本的优势，国内外在高精度光 电图像检测与处理系统中均采用线阵。因此研发基于线阵技术的高速、高精度的光电 图像二维多尺寸自动检测系统，实现其在工况监测、成品检测和产品质量控制的应用 具有重大的理论意义与实用价值。 2 s o c 技术的研究现状 s o c ( s y s t e mo nac h i p ) 中文译法有如下几种：片上系统、系统级芯片、系统芯 片、系统集成芯片、系统芯片集等n0 i 。目前对其精确定义是困难的。从应用开发的观 点出发，其主要含义是单芯片上集成微电子应用产品所需的所有功能系统。s o c 技术研 究内容包括：开发工具、i p 及其复用技术、可编程系统芯片、信息产品核心芯片开发 与应用、s o c 设计技术与方法、s o c 制造技术与工艺等。从使用角度划分s o c 有三种类 型：专用集成电路( a p p li c a t i o ns p e c i f i ci c ) 、可编程s o c ( s y s t e mo np r o g r a m m a b l e c h i p ) 和o e m 型s o c 。 由于基于s o c 开发平台的设计方法可以很好地消除产品快速上市所带来的竞争压 力，并能极大地提高产品上市时间( t i m et om a r k e t ) ，因此得到了几乎所有高技术公 司的重视，甚至许多国家还投入巨资进行s o c 技术的研究与发展。例如，为了推动加 拿大进入s o c 技术的的沿，由加拿大政府和行业资助的非赢利机构加拿大微电子 公司( c a n a d i a nm i c r o e l e c t r o n i cc o r p ，简称c m c ) 于2 0 0 0 年6 月开始投资4 亿加 元( 约折合2 6 亿美元) 在加拿大大学建立s o c 研究基地，并通过其原有4 0 多所大学 支持其微电子研究来建立s o c 研究网络。其s o c 研究网络将通过提供基于s o c 设计流、 硅片知识产权( 即i p i n t e ll e c t u a lp r o p e r t y ) 和为研究目的建立的三个s o c 平台： 一个高性能网络处理平台，低功耗蓝牙( b l u e t o o t h ) r f 平台和f p g a 原型的平台来增 强其服务。我国科技部已于2 0 0 0 年1 2 月预启动“十五”国家“8 6 3 计划超大规 模集成电路s o c 专项工作，并领发了2 0 0 0 年- - - 2 0 0 1 年度该专项预启动计划项目的申请 指南，内容包括关键电子信息产品核心芯片开发( 即关键电子信息产品核心芯片及i p 核需求分析及技术预测，国家级i p 库的管理和运行机制研究) 、超大规模集成电路i p 核开发( 即微处理类i p 核、接口电路类i p 核、可编程逻辑电路类i p 核、智能电源电 路类i p 核) 、s o c 设计关键技术和制造关键技术研究( 即超大规模集成电路i p 核、接 口及相关设计技术、软硬件协同设计技术、超深亚微米设计关键技术、面向s o c 的工 艺模块和兼容工艺技术研究、s o c 相关的新结构电路、s o c 中的可靠性技术) 、超大规 模集成电路设计产业化环境建设( 即国家级集成电路设计企业孵化器建设模式与运行 机制研究、国家级多项目晶圆( m p w ) 服务体系建设研究) 。专项的发展目标是：研制 若干具有代表性的网络通信、信息安全和关键电子信息产品的核心芯片；初步建成具 有自主知识产权、品种较为齐全和管理科学的国家级i p 核库；掌握国际水平的s o c 软 硬协同设计( h a r d w a r e s o f t w a r ec o - d e s i g n ) 、i p 核复用和超深亚微米集成电路设计 的关键技术；在与s o c 相关的新工艺、新器件和可靠性等关键支撑技术上取得较为明 显的突破；支持6 - 8 个国家级集成电路设计产业化基地的建设，培育我国自主的多项 目晶圆( m p w ) 的服务体系：支持培养多层次的超大规模集成电路设计人才和团队。国 内有优势的高校、研究所、企业可申报该专项课题。当前s o c 方法不断发展遍及了整 个微电子工业，但是s o c 计划起始阶段仅由具有巨大研究开发经费公司承担。初期采 用者投资工具流和设计曾经每个项目超过1 5 亿美元。 当今微电子技术发展的基本趋势是围绕着网络化、系统化、移动性及网络与系统 的联接，这一切对s o c 技术都有着极大的依赖。亦预示着s o c 技术有巨大的市场潜力。 据c a h n e ri n - s t a t 机构的报告，1 9 9 9 年全球s o c 市场达到了3 4 5 亿年销售单位，到 2 0 0 4 年将达到1 3 亿年销售单位。另据d a t a q u e s t 公司分析家s e l b u r n 对少数明星i p 供应商统计，尽管目前i p 市场仍处于幼年阶段，近几年第三方的i p 工业已增长3 6 ， 将近达4 1 7 亿美元。由于市场对s o c 的需求，极大地推动了s o c 技术的发展，从而形 成了良性循环。 1 3 本文的主要研究内容 1 分析了c c d 检测系统研究背景和研究现状，提出了一种全新的测量方法一成像 法( 非投影，无需光源，无需接近) ，即直接对图像进行分析，并结合s o c 技术的一种 成像式尺寸检测系统； 2 研究了c c d 检测系统的架构。包括c c d 检测系统的工作原理，实现方案、流程 以及关键的算法实现方案；硬件层次上，研究了n i o s i i 软核处理器的结构，q u a r t u s i i 系统级设计工具设计规则和流程； 3 研究了整个系统的设计、实现。利用s o p c 技术建立视频图像采集系统，实现 视频图像的采集、存储和显示功能。包括图象处理、图象增强算法等关键算法的实现 方案；研究了算法移植于n i o si i 开发板上的实现方案、步骤，研究了q u a r t u si i 开 发环境和开发工具的使用；使用n i o si i 中的指令定制功能实现细化算法的设计优化， 达到降低系统硬件成本、提高系统效率的目的。 4 针对s o c 前端设计的工作，研究了整体系统的软件仿真、硬件仿真，并对测试 结果进行了分析。 第二章系统的总体架构设计 2 1s o p c 系统及嵌入式内核 s o p c 技术是美国a l t e r a 公司于2 0 0 0 年最早提出的，并同时推出了相应的开发软 件o u a u r t s l1 和n i o si d e 。s o p c 是基于f p g a 解决方案的s o c ，与a s i c 的s o c 解决决 方案相比，s o p c 系统及其开发技术具有更多的特色，构成s o p c 的方案也有很多途径1 ， 主要有如下几个方面。 2 1 1 基于f p g a 嵌入式lp 硬核的s o p c 系统 即在f p g a 中预先植入嵌入式系统处理器n 幻。目前最为常用的嵌入式系统大多采用 了含有a r m 的3 2 位知识产权处理器核的器件。尽管由这些器件构成的系统有很强的功 能，但为了使系统更为灵活完备，功能更为强大，具有更好的适应性，通常必须为此 处理器配置许多接口器件才能构成一个完整的系统。如除了常规的s r a m 、d r a m 、f l a s h 外，还必须配置网络通信接口等。这样会增加整个系统的体积、功耗，而降低系统的 可靠性。但如果将a r m 或其他的知识产权核，以硬核的方式植入f p g a 中，直接利用f p g a 的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就能很好的解决这些问题。 对此，a 1 t e r a 和x i l i n x 公司都相继推出了这方面的器件。例如，a i t e r a 的e x c a l i b u r 系列f p g a 就植入了a r m 9 2 2 t 嵌入式系统处理器：x i l i n x 的v i r t e x i ip r o 系列中则植 入了i b mp o w e r p c 4 0 5 处理器。这样就使得f p g a 灵活的硬件设计和硬件实现与处理器 的强大软件功能有机地相结合，高效地实现s o p c 系统。 2 1 2 基于f p g a 嵌入式lp 软核的s o p c 系统 将i p 硬核直接植入f p g a 的解决方案n 3 1 存在如下几种不够完美之处： 由于此类硬核多来自第3 方公司，f p g a 厂商通常无法直接控制其知识 产权，从而导致f p g a 器件价格相对偏高。 由于硬核是预先植入的，设计者无法根据实际需要改变处理器的结构， 如总线规模、接口方式，乃至指令形式，更不可能将f p g a 逻辑资源构成的硬件模 块以指令的形式内置入系统的硬件加速模块( 如d p s 模块) ，以适应更多的电路功能 要求。 无法根据实际设计需要在同一f p g a 中使用多个处理器核。 无法裁剪处理器硬件资源以降低f p a g 成本。 只能在特定的f p g a 中使用硬核嵌入式系统，如只能使用e x c a l i b u r 系列f p g a 中 的a r m 核，v i r t e x i ip r o 系列中的p o w e r p c 核。 如果利用软核嵌入式系统就能有效的克服并解决上述不利因素。 目前最有代表性的软核处理器分别是a l t e r a 的n i o s 和n i o si i 核，及x i l i n x 的 m i c o r o b l a z e 核。特别是前者，即n i o sc p u 系统，使上述5 方面的问题得到了很好的 解决。 n i o s 核是用户可随意配置和构建的3 2 位总线指令集和数据通道的嵌入式系统微 处理器i p 核，采用a v a l o n 总线结构通信借口，带有增强的内存、调试和软件功能； 含有f s 2 开发的基于j a t g 的片内设备内核( o c i ) 。此外，基于q u a r t u si i 平台的用户 可编程的n i o s 核含有许多可配置的接口模块核，包括：可配置高速缓存( 包括由片内 e s b 、外部s r a m ，i o o m b 以上单周期访问速度) 模块，可配置r s 2 3 2 通信口、s d r a m 控制 器、标准以太网协议接口、d m a 、定时器、协处理器等。只要f p g a 的资源允许，n i o s 核在同一f p g a 中植入的数量没有限制：在开发工具的完备性方面，对常用的嵌入式操 作系统支持方面，n i o s 都优于m i c r o b l a z e 。就成本而言，由于n i o s 是a l t e r a 直接推 出而非第三方推产品，故用户通常无需要支付知识产权费用，n i o s 的使用费仅仅是占 用的f p g a 逻辑资源费。因此，选用的f p g a 越便宜，则n i o s 的使用费就越便宜。 特别值得一提的是，通过m a t l a b 和d s pb u i l d e r ，或直接使用v h d l 等硬件描述语 言设计，用户可以为n i o s 嵌入式处理器设计各类硬件加速器，并以指令的形式加入 n i o s 的指令系统，从而成为n i o s 系统的一个接口设备，随心所欲的构建自己的d s p 处理器系统，而不必拘泥于其他d s p 公司已上市的有限款式的d s p 处理器。 2 1 3 基于h a r d c o p y 技术的s o p c 系统 通过强化s o p c 工具的设计能力，在保持f p g a 开发优势的前提下，引入a s i c 的开发流程，从而对a s i c 市场形成直接竞争。这就是a l t e r a 推出的h a r d c o p y 技术。 h a r d c o p y 就是利用原有的f p g a 开发工具，将成功实现于f p g a 器件上的s o p c 系统，通 过特定的技术直接向a s c i 转化，从而克服传统a s i c 设计中普遍存在的问题。 与h a r d c o p y 技术相比，对于系统级的大规模a s i c 开发，有不少难于克服的问题，其 中包括开发周期长、产品上市慢，一次性成功率低、设计软件工具繁多且昂贵、开发 流程复杂等。a s c i 设计的高成本和一次性低成功率很大部分是由于需要设计和掩膜层 数太多。然而如果利用h a r d c o p y 技术设计a s i c ，开发软件费用仅2 0 0 0 美圆，s o c 级 规模的设计周期不超过2 0 周，转化的a s i c 与用户设计习惯的掩摸层只有两层，且一 次性投片的成功率近乎1 0 0 ，即无缝转化。 2 2 o si i 系统及其特点 2 2 1 第一代nio s 嵌入式处理器 第一代的n i o s n 町已经体现出了嵌入式软核的强大优势，但还不够完善。它没有提 供软件开发的集成环境，用户需要在n i o ss d ks h e l l 中以命令行的形式执行软件的编 译、运行、调试，程序的编辑、编译、调试都是分离的，而且还不支持对项目的编译。 这对用户来说不够方便，还需要功能更为强大的软核处理器和开发环境。 2 2 2 第二代nio s 嵌入式处理器 2 0 0 4 年6 月，a l t e r a 公司在继全球范围内推出c y c l o n e l l 和s t r a t i xi i 器件系 列后又推出了这些新款f p g a 系列的n i o si i 嵌入式处理器。n i o si i 嵌入式处理器和 c y c l o n ei if p g a 组合，使得n i o s 嵌入式处理器在c y c l o n e i i 中具有超过i 0 0d m i p 的性能，允许设计者在很短的时间内构建一个完整的可编程系统，风险和成本比中小 规模的a s i c 小。 n i o si i 系列嵌入式处理器使用犯位的指令集结构，完全与二进制代码兼容，它是 建立在第一代1 6 位n i o s 处理器的基础之上的，定位于广泛的嵌入式应用。n i o si i 处理器系列包括了三种内核：快速的( n i o s i i f ) 、经济的( n i o s i i e ) 和标准的 ( n i o s i i s ) 内核，每种都针对不同的性能范围和成本。使用a l t e r a 的q u a r t u si i 软 件、s o p cb u i i d e r ：工具以及n i o si i 集成开发环境( i d e ) ，用户可以轻松地将n i o si i 处理器嵌入到系统中。a l t e r a 推出的n i o si i 系列嵌入式处理器扩展了目前世界上最 流行的软核嵌入式处理器的性能，把n i o si i 嵌入到a l t e r a 的所有f p g a 中，例如 s t r a t i xi i 、s t r a t i x 、c y c l o n ei i ，c y c l o n e 、a p e x 、a c e x 和h a r d c o p y 系列器件中， 用户可以获得超过2 0 0d m p i s 的性能，用户可以从三种处理器以及超过6 0 个的i p 核 中选择所需要的，n i o si i 系统为用户提供了最基本的多功能性，设计师可以以此来创 建一个最适合他们需求的嵌入式系统。 2 2 3 可配置的嵌入式软核处理器的优势 一、合理的性能组合 1 、三种处理器内核n 列。n i o si i 开发人员可以选择一个或任意以下三种内核的组 合：快速度的内核( n i o s l i f ) 具备高性能，经济的内核( n i o s i i e ) 具备低成本，标准的 内核( n i o s i i s ) 用于性能和尺寸的平衡。 2 、超过6 0 种s o p cb u i l d e r 配备的内核。用户可以创建一组适合于自己应用的外 设、存储器和i 0 接口。现成的嵌入式处理器可以快速嵌入a l t e r a 的f p g a 中。 3 、无限的d m a 通道组合，直接存储器存取( d m a ) 可以连接到任何外设从而提高系 统的性能。 4 、可配置的硬件及软件调试特性。软件开发人员具有多个调试选择，包括基本的 j t a g 的运行控制( 运行、停止、单步、存储器等) 、硬件断点、数据触发、片内片外跟 踪、嵌入式逻辑分析仪。这些调试工具可以在开发阶段使用，一旦调试通过后可以去 掉。 二、提升系统性能 设计人员通常都会选择一个比实际所需的性能要高一点的处理器( 意味着更高的 成本) ，从而为设计保留一个安全的性能上的余量。n i o si i 系统的性能是可以根据应 用来裁减的，与固定的处理器相比，在较低的时钟频率下具备更高的性能。n i o si i 的以下特性可以提升系统的性能。 1 、多c p u 内核。开发者可以选择最快的n i o si i 内核( n i o s i i f ) 以获得高性能， 还可以通过添加多个处理器来获得所需的系统性能。 2 、f p g a 系列支持。n i o si i 处理器可以工作在所有近来h l t e r a 推出的f p g a 系列 上。尤其是s t r a t i xi i 器件上，n i o s i i f 内核超过2 0 0 d m i p s 的性能仅占用1 8 0 0 个逻 辑单元。 3 、多处理器系统。许多开发人员使用n i o s 来扩充外部的处理器，为保持系统性 能并分担处理任务。另外，设计者也可以在一片f p g a 内部实现多个处理器内核。通过 将多个n i o s i i f 内核集成到单个器件内以获得较高的性能，而不用重新设计印刷电路 板( p c b ) 。n i o si i 的i d e 也可以支持这种许多处理器在单一f p g a 上的开发，或多个 f p g a 共享一条3 t a g 链。 4 、定制指令。用户定制指令是一个扩展处理器指令的方法，最多可以定制2 5 6 个 用户指令。定制指令处理器还是处理复杂的算术运算和加速逻辑的最佳途径。例如， 将一个在6 4 k 字的缓冲区实现的循环冗余码校验( c r c ) 的逻辑块作为一个定制的指令， 要比用软件实现快2 7 倍。 5 、硬件加速。通过将专用的硬件加速器添加到f p g a 中作为c p u 的协处理器，c p u 就可以并发地处理大块的数据。例如上面提到的c r c 例子，通过专用的硬件加速器处 理一个6 4 k 字的缓冲区，比用软件快5 3 0 倍。s o p cb u i l d e r 设计工具中包含一个引入 向导，用户可以用这个向导将加速逻辑和d m a 通道添加到系统中。 三、降低系统成本 嵌入式系统设计人员总是坚持不懈地寻找降低系统成本的方法。然而，选择一款 处理器，在性能和特性上总是与成本存在着冲突，最终结果总是以增加系统成本为代 价的。利用n i o si i 处理器可以通过以下途径来降低成本。 1 、更大规模的系统集成。将一个或更多的n i o si i 处理器组合，选择一个或更多 的n i o si i 处理器组合，选择合适的外设、存储器、i 0 接口，利用这种方法可以减少 电路板的成本、复杂程度以及功耗。 2 、优化f p g a c p u 的选择。经济型的内核( n i o s i i e ) 只占用不到3 5 美分的c y c l o n e 器件资源，保留了更多的逻辑资源给其他片外的器件：并仅仅占用6 0 0 个逻辑单元，这 样就可将软核处理器应用于低成本的、需要低处理性能的系统中。小的c p u 还使得在 单个的f p g a 芯片上嵌入多个处理器成为可能。 3 、更好的库存管理。嵌入式系统通常包含了来自生产商的多种处理器，以应付多 变的系统应用。当某种处理器短缺时，管理这些处理器的库存也是个问题。但使用标 准化的n i o si i 软核处理器，库存的管理将会大大简化，因为通过将处理器实现在标 准的f p g a 器件上减少了对处理器种类的需求。 四、应付产品的生命周期 开发人员希望快速将他们的产品推向市场，并保持一个较长的产品生命周期。基 于n i o si i 的系统在以下几个方面可以帮助用户实现此目标： l 、加快产品的上市时间。f p g a 可编程的特性使具有更快的产品上市时间。许多的 设计向导通过简单的修改都可以被快速地实现到f p g a 设计上。n i o s 系统的灵活性源于 a l t e r a 所提供的完整的开发套件、众多的参考设计，强大的硬件开发工具( s o p c b u i l d e r ) 和软件开发工具( n i o si ii d e ) 。由于n i o si i 处理器放置于f p g a 内部就可 以验证外部的存储器和i 0 组件，因而电路板设计速度得以显著增加。 2 、建立有竞争性的优势。维持一个基于通用硬件平台的产品的竞争优势是非常困 难的。而带有一个或多个n i o si i 处理器的s o p c 系统则具备了硬件加速、定制指令、 定制且可裁剪的外设等配置，从而在竞争中占有一定优势。 3 、延长了产品的生存时间。使用n i o si i 处理器的s o p c 产品的一个独特优势就 是能够对硬件进行升级，即使产品已经交付用户，软件也可以定期升级。这些特性可 以解决以下问题： 延长产品的生存时间，随着时间的增加，可以不断有新的特性添加到硬件中。 减少由于标准的制定和改变而带来的硬件上的风险。 简化了对硬件设计的修复和对错误的排除。 4 、在产品产量增加的情况下减少成本。一旦一个f p a g 的设计被选定，并且打算 大批量生产，就可以选择将它移植到a lt e r a 的h a r d c o p y 中，从而减少成本并提升性 能。a l t e r a 还可以提供n i o si i 处理器的a s i c 制作许可，可以将包含n i o si i 处理器、 外设、a v a l o n 交换式总线的设计移植到基于单元的a s i c 中。 2 2 4nio si l 的发展现状及趋势 随着低复杂度f p g a 器件成本的不断下降，具有灵活性和及时面市优势的f p g a 与 a s i c 相比更有竞争性，在数字消费市场上的应用也急剧增加n 引。第一代的c y c l o n e 系 列迄今发售了3 百多万片，在全球拥有3 ，0 0 0 多位客户，对大批量低成本数字消费市 场有着巨大的影响，该市场销售了三分之一的器件。根据g a r t n e rd a t a q u e s t 调查， 在2 0 0 4 年光消费电子市场对f p g a 需求就达到3 亿9 千万美元，预计2 0 0 8 年可到达1 1 亿6 千万美元，年复合增长率为3 1 。9 。 同时，c y c l o n ei i 器件系列也在电信、计算机外设、工业和汽车市场上获得了巨 大的进步。c y c l o n ei i 器件包含了许多新特性，如嵌入存储器、嵌入乘法器、p l l 和 低成本的封装，这些都为诸如视频显示、数字电视、机顶盒、d v d 播放器、d s l 调制解 调器、家用网关和中低端路由器等批量应用进行了优化。 消费类：h d t v 、等离子体显示器、机顶盒、d v d 播放器； 通信：宽带固定无线设备、中低端路由器、w l a n 接入点、d s l 路由器； 汽车：软件无线接受器、远程信息处理娱乐、网关控制器： 计算机和存储器件：打印机、存储服务器； 工业：工厂自动化、工艺控制、网络测试设备； 然而，嵌入式内核n i o s 还处于快速发展阶段，利用n i o s 处理器进行嵌入式设计 还存在着很多风险，这点是必须要认识到的。 2 3 硬件系统设计 鉴于目前的c c d 检测系统普遍具有对工作环境要求比较高，功耗大，便携性差，被 测物必须接近检测系统等特点。为了改进传统c c d 检测系统的缺点，使整个系统芯片 化，集成化，有效的减小体积，降低功耗，提高系统的稳定性及运行速度。本文创新 性的采用了一种全新的测量方法成像法( 非投影，无需光源，无需接近) ，即直接 对图像进行分析，并结合s o c 技术提出的一种成像式尺寸检测系统。那么，由于本系 统涉及到a d 转换、图像处理、激光测距等技术，对系统的处理速度和实时性具有极高 的要求，需要具有强大处理速度的内核，所以本系统采用高性能、低成本的c y c l o n ei i 系列f p g a ，集成n i o si i 软核应用系统，完成对c c d 传感器信号快速采集和实时处理， 结合激光测距仪所得数据，达到测量的目的。由于采用了高集成度的s o c 技术，本设计 功能灵活，大大减小了电磁干扰，提高了处理速度和控制可靠性，同时降低了开发成 本，更易于系统升级和维护。 图2 1 系统结构框图 系统结构框图如图2 1 所示。整体系统可分为三个部分： 1 图像采集模块。本模块包括：c c d 传感器、a d 转换器。光信号到达c c d 传感器， 经c c d 光电转换后，输出一系列连续的模拟信号，通过a d 转换为数字信号，输入到图 像处理模块待处理。 2 激光测距模块。激光测距仪是利用激光对目标的距离进行准确测定的仪器。激 光测距仪在工作时向目标射出一束很细的激光，由光电元件接收目标反射的激光束， 计时器测定激光束从发射到接收的时间，计算出从观测者到目标的距离。由于激光测 距仪重量轻、体积小、操作简单速度快而准确，其误差仅为其它光学测距仪的五分之 一到数百分之一，对本系统而言，极大的提高了系统的测量精度，减小了误差。激光 测距仪所得的数据，输入到图像处理模块待处理。鉴于时间及实验条件所限，直接采用 激光测距仪器获得被测物的位置信息。 3 图像处理模块。图像处理模块利用n i o si i 处理器强大的运算能力，将由图像 采集模块所测得的图像数据进行被测物与背景的分离，利用帧叠加的方法对真实数据 进行提取，然后结合激光测距仪所得的数据进行计算，得到测量结果。 在确定电路的整体结构后，然后根据系统的性能确定电路的结构。并进一步规划 软件模块及硬件模块该如何划分，哪些功能该整合于s o c 内，哪些功能可以设计在电 路板上。整体系统设计完成后，可以依据功能将s o c 划分为若干功能模块，并决定实 现这些功能将要使用的i p 核。决定模块之后，可以用v e r i l o g 等硬件描述语言实现 各模块的设计。接着，利用v e r il o g 的电路仿真器，对设计进行功能仿真。确定设计 描述正确后，可以使用逻辑综合工具( s y n t h e s i z e r ) 进行综合。之后进行门级仿真。 当仿真结果满足系统要求后，进行版图设计，提取版图的寄生参数进行后仿真。如果 不能满足系统要求，则要修改电路或版图重新设计和仿真，直到后仿真结果满足系统 性能要求。前端设计的工作可到此为止，之后，在版图的验证和后仿真都完成后，我 们将设计数据传送给代工厂进行流片，当我们得到制作完成的芯片后，进行性能测试 来确定这次设计是否成功。 第三章图像传感器的选择与应用 3 1c c d 的基本结构和工作原理 3 1 1o o d 概述 电荷耦合器件的突出特点是以电荷作为信号，而不同于其它大多数器件是以电流 或者电压为信号。c c d n 7 1 的功能是电荷的存储和电荷的转移n 引。因此，c c d 工作过程的 主要问题是信号电荷的产生、存储、传输和检测。 c c d 有两种基本类型，一是电荷包存储在半导体与绝缘体之间的界面，并沿界面传 输，这类器件称为表面沟道c c d ( 简称s c c d ) ；二是电荷包存储在离半导体表面一定深 度的体内，并在半导体内沿一定方向传输，这类器件称为体沟道或者埋沟道器件( 简称 b c c d ) 。下面以s c c d 为主讨论c c d 的基本工作原理。 3 1 2 电荷存储 构成c c d 的基本单元是m o s ( 金属氧化物半导体) 结构n 明如图3 1 ( a ) 所示在栅极g 施加正偏压u 。之前，p 型半导体中空穴( 多数载流子) 的分布是均匀的当栅极施加正偏 压u 。( 此时u g 小于p 型半导体的阈值电压u 。) 后空穴被排斥产生耗尽区如图3 1 ( b ) 所示 偏压继续增加耗尽区将进一步向半导体体内延伸当u g u 曲时半导体与绝缘体界面上的 电势( 常称为表面势用6 。表示) 变得如此之高以至于将半导体体内的电子( 少数载流子) 吸引到表面形成一层极薄的( 约l o t tm ) 但电荷浓度很高的反型层如图3 1 ( c ) 所示。 氧 金属栅电极g f ，( 虬u u t ll 1 ， 一- 广一j【- 一卜一 一一l l - 一一l t - _ - j 一_ 严、尉一下 i ( a ) 栅极电压为零栅极电压小于阙俊+ + 电压( c ) 栅极电压大于阙值电压 图3 1 单个c c d 栅极电压变化对耗尽区的影响 1 4 1 2 1 0 ，_ 、8 皂 b 。6 4 _ _ i _ - i 一 j ll u c ) 一j 图3 2 表面势p s 与栅极电压u g 的关系 反型层电荷的存在表明了m o s 结构存储电荷的功能。然而，当栅极电压由零突变 到高于阈值电压时，轻掺杂半导体中的少数载流子很少，不能立即建立反型层。在不 存在反型层的情况下，耗尽区将进一步向体内延伸，而且，栅极和衬底之间的绝大部 分电压降落在耗尽区上。如果随后可以获得少数载流子，那么耗尽区将收缩，表面势 下降，氧化层上的电压增加。当提供足够的少数载流子时，表面势可降低到半导体材 料费米能级庐，的两倍。例如，对于掺杂为i 0 1 6 c m 。3 的p 型半导体费米能级为0 3 v 。耗 尽区收缩到最小时，表面势下降到最低值o 6 v ，其余电压降在氧化层上。 表面势痧。随反型层电荷浓度q 。w ，栅极电压u g 的变化表示在图3 2 和