（通信与信息系统专业论文）系统级芯片的低功耗技术研究.pdf

重庆邮电大学硕士论文目录 摘要 随着c m o s 电路制造工艺特征尺寸的目益减小，集成电路在集成度和 性能方面不断获得提高，芯片设计也逐渐朝着s o c 方向发展。但与此同时， 系统复杂性的提高以及各种移动设备的广泛使用，也使得电路功耗开始成 为芯片设计发展的重要瓶颈之一。 功耗不但直接影响芯片的封装形式与成本，而且过高的功耗将导致芯 片温度的增加，直接决定着芯片的可靠性。此外，系统功耗的增加还将带 来电迁移效应、电流密度增大、i rd r o p 等问题，使得芯片的稳定性进一 步恶化：而这些影响反过来又会给电源、地的设计以及电路可靠性分析等 诸多方面带来挑战，低功耗技术研究已显得越来越迫切。这些因素都迫使 设计者越来越多地关注集成电路功耗优化方法的研究。 本文的主要工作和创新有： l 改进了应用输入向量控制技术降低漏电功耗，并且针对输入向量控 制技术的关键问题，即求解最小泄漏电流的输入向量( m l v ) ，进行了多种 求解方法的对比。 2 提出了采用遗传算法求解m l v ，并且将其应用在国际通用的m c n c i s c a s 8 5 基准电路中。同使用随机采样求解m l v 进行了比较，遗传算法可 以明显优化漏电功耗，提高仿真速度，定程度上摆脱了对工艺库的依赖。 3 。将输入向量控制技术应用于t d s c d m a 终端基带芯片的部分时序 逻辑电路，解决了s o c 中降低整体漏电功耗的问题一 4 ，将各种降低功耗的方法应用到t d s c d m a 终端基带芯片的设计中， 比较各种方法带来的功耗优化效果，同时检验了输入向量控制技术的优 势。 仿真结果表明，采用输入向量控制技术可以一定程度上降低系统级芯 片的漏电功耗，同时加速功耗优化的过程。 关键词：系统级芯片，漏电功耗i v c ，m l v ，g a 重庆邮电大学硕士论文目录 a b s t r a c t s c a l i n go fc m o sd e v i c ed i m e n s i o nh a sm a d eg r e a ti m p r o v e m e n ti nb o t h i n t e g r a t i o na n dp e r f o r m a n c eo fi n t e g r a t e dc i r c u i t s b u ta tt h es a m et i m e ，w i t h t h ei n c r e a s eo fs y s t e mc o m p l e x i t ya n dt h ew i d e l yu s e dm o b i l ea p p l i c a t i o n s ， p o w e rd i s s i p a t i o nh a sb e c o m eas e r i o u sc o n s t r a i n tt oi cd e v e l o p m e n t p o w e rc o n s u m p t i o nh a sd i r e c ti m p a c t so nc h i pp a c k a g ec o s ta n ds y s t e m r e l i a b i l i t y e l e c t r o m i g r a t i o n ，i r - d r o pa n do t h e rp r o b l e m sc a nb ec a u s e db y h i g hp o w e r ，a n dt h e nc i r c u i t sw i l lb em o r eu n r e l i a b l e f u r t h e r m o r e ，p o w e r c h a l l e n g e st h ed e s i g no fp o w e rs u p p l ya n dg r o u n d ，a n da n a l y s i so fr e l i a b i l i t y w h e ns c a l i n gd o w ni n t od e e ps u b m i c r op r o c e s s ，l e a k a g ep o w e ri n c r e a s e s g r e a t l ya n dl e a d st om a n yn e wp r o b l e m s t h er e s e a r c ho nl o wp o w e rd e s i g n b e c o m e sm o r ea n dm o r ei m p o r t a r i t a l lt h e s ed r i v em o r ea n dm o r ed e s i g n e r s t om a k ee f f o r t so np o w e ro p t i m i z a t i o n t h em a i nw o r ka n di n n o v a t i o no ft h i sp a p e ri n c l u d e s ： 1 a i m i n ga tt h ei n c r e a s eo fl e a k a g ep o w e rc o m s u m p t i o no fs o c ，t h ei n p u t v e c t o rc o n t r o l ( i v c ) t e c h n o l o g yi si m p r o v e do n t oc a l c u l a t et h em i n i m u m l e a k a g ev e c t o r ( m l v ) ，w h i c hi sk e yo fi v c ，s e v e r a lm e t h o d sa r ec o m p a r e d 2 t h eg a ( g e u e t i ca l g o r i t h m ) i sp r o p o s e dt oc a l c u l a t em l v , a n di ti s a p p l i e dt ot h ei n t e r n a t i o n a l a n du n i v e r s a lm c n ci s c a $ 8 5b e n c h m a r k c i r c u i t c o m p a r e dw i t ht h et r a d i t i o n a lr a n d o ms a m p l et e c h n i q u e ，t h eg a c a d o b v i o u s l yo p t i m i z et h el e a k a g ep o w e r ，s p e e du pt h es i m u l a t i o na n dg e tr i do f d e p e n d e n c eo ff o u n d a r y sl i b r a r yi nac e r t a i ne x t e n t 。 3 a p p l y i n gt h ei v ct ot h es e q u e n t i a lc i r c u i t so ft d s c d m a t e r m i n a l b a s e b a n di c t h el e a k a g ep o w e ri sr e m a r k a b l yr e d u c e d 4 b e s i d e si v c ，s e v e r a lk i n d so ft e c h n i q u ea r ea p p l i e dt ot d - s c d m a t e r m i n a lb a s e b a n di cd e s i g n c o m p a r e dw i t ht h eo t h e r s ，i v cs h o w sa d v a n t a g e i no p t i m i z a t i o ne f f e c t t h es i m u l a t i o nr e s u l ts h o w st h a tt h ea p p l i c a t i o no fi v cc a nn o to n l y r e d u c et h el e a k a g ep o w e ro ft h ec h i p ，b u ta l s os p e e du pt h eo p t i m i z a t i o n k e yw o r d s ：s o c ，l e a k a g ep o w e r ，i v c ，m l v ，g a 2 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及 取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论 文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得重廛 鲣曳太堂或其他教育机构的学位或证书而使用过的材料。与我一同工作 的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢 意。 学位论文作者签名：陈毙垂签字日期：三眇7 年，月，7 日 学位论文版权使用授权书 本学位论文作者完全了解重鏖邮皇盍堂有关保留、使用学位论 文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权重废整电太堂可以将学位论文的 全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等 复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名：豫鬼摹 导师签名： 签字目期： 办7 年f 月7 f 日 签字日期： 伽7 年厂月即日 2 重庆邮电大学硕士论文第一章引言 1 1 研究背景 第一章引言 集成电路是2 0 世纪发展起来的新兴高技术产业之一。自1 9 5 8 年德克 萨斯仪器公司制造出第一块集成电路以来，集成电路产业的发展一直保持 着惊人的速度。在数字化、信息化时代的今天，数字集成电路的发展及广 泛应用显得尤为引人注目。从电子管、晶体管、中小规模集成电路、超大 规模集成电路，发展到当今市场主流的专用集成电路( a s i c ) ，乃至现阶段 的系统级芯片( s o c ) ，数字集成电路始终向着速度更快、集成度更高、规模 更大的方向不断发展。到目前为止，其发展仍基本上遵循着摩尔定律，保 持着几乎每18 个月增长一倍的增长速度。 功耗一直是推动集成电路工艺飞速发展的重要动因，也是制约摩尔定 律进一步延伸的关键因素之一。功耗估计及低功耗系统设计工作已经在集 成电路工艺制造、集成电路设计、软件系统设计等层次全面开展。本文在 讨论了集成电路功耗相关研究背景基础上，对深亚微米工艺下系统级芯片 的动态功耗和静态功耗优化方法进行了深入研究，本章为其引言部分。 随着集成电路工艺几何尺寸日益缩小，电路系统复杂度进步提高， 特别是s o c ( s y s t e m o na c h i p ，系统级芯片) 技术的发展和电池供电的移 动设备广泛应用，芯片功耗已经成为集成电路设计领域一个日趋重要的问 题。s o c 是集成电路工艺发展到一定阶段的新产物。随着工艺尺寸的不断 减小、芯片集成度的进一步提高，人们在单个芯片上所能实现的功能越来 越强大。数字、模拟、射频等不同类型的电路能集成到同一块硅片上，c p u 、 d s p 、存储器、射频收发器等都可作为芯片内部功能模块。在单个芯片上 实现整个系统的功能，这对芯片电路的可靠性和性能等方面无疑是非常有 利，同时还可以大大缩小系统的体积和面积。此外，系统级s o c 芯片在设 计中可以在很大程度上复用其他厂商设计的i p 核，大大降低产品上市时 间，增强市场竞争能力。因此，片上系统已成为集成电路发展的必然趋势。 另一方面，系统级芯片的出现无疑对电路的功耗问题提出了更为严峻 的挑战。深亚微米的工艺、百万门级以上的芯片规模、更高的工作频率， 都将使芯片功耗激增。特别是静态功耗已经成为能与动态功耗相抗衡的功 重庆邮电大学硕士论文第一章引言 耗重要组成部分，并且引起了诸如散热、封装、电池供电、真速测试、信 号完整性等一系列全新的闯题。功耗以及与之相关的问题已经成为大规模 集成电路和片上系统设计的焦点问题。 在工业界，人们已经意识到低功耗设计的重要性了。i n t e l ，i b m 等i c 大厂商都成立了独立的低功耗研究中心；a m d 公司更是将低功耗移动处理 器作为其主要发展方向，写入公司发展目标中；很多公司，特别是移动设备 ( 如手机、笔记本) 等生成厂家，都将低功耗作为自己产品的卖点。 总体来说，低功耗技术的研究在近十年取得了长足的进步，但其仍处 于发展阶段，很多方面还有待迸一步的研究。前期低功耗研究的重点是动 态功耗的估算及其优化方法，重点都放在如何通过降低芯片的电压和工作 频率来达到降低芯片动态功耗的目的，并且在性能与功耗之间达到一个平 衡点。目前来说这方面的研究己相当成熟。近两年，人们已经转向静态功 耗的研究，特别是对其快速、精确计算的方法研究较多。在设计的各个层 次上，都已有相应的功耗优化方法。此外，低功耗测试技术及综合技术方 面也已取得了相当的成果。 随着集成电路的迸一步发展，功耗的制约作用将越来越突显出来，必 将促使、吸引i c 业界更多地投入到对其的研究中。 1 2 研究低功耗技术的意义 集成电路自问世以来，相关各种技术以始料不及的速度发展，并带动了 信息技术和电子技术的迅速发展，使得今天的计算机在计算速度、存贮容 量和可靠性等方面提高了几个数量级 10 1 。最初c m o s 电路的规模一般不 大，基本上不存在功耗问题，仅采用简单的封装，连散热片都不用，更谈 不上散热风扇了。早期集成电路的研究，主要集中在电路布图、电路测试 及可靠性方面f 1 | , 1 2 , 1 3j ，对功耗并不十分在意， 随着半导体工艺和电子设计自动化( e d a ) 技术进步，集成电路生产工艺 的不断提高、规模越来越大，甚至出现了集成整个系统功能的片上系统， 单个芯片的功耗在飞速发展。以通用处理器为例，目前个人电脑市场主流 配置为a m d 公司的a t h o n x p 和i n t e l 公司的p e n t i u m i v 系列芯片i l ， 前者集成了2 9 5 m 以上晶体管，而后者则集成了4 2 m 以上的晶体管，采 用0 1 8 u m 工艺，典型工作频率为2 0 3 ，0 g h z 不等，单个芯片的正常工 作功耗可达为5 5 7 0 瓦，甚至更高，因此需要强力风扇进行散热，而利 于散热的封装在芯片生产成本中也占据了相当大比例。过大的功耗不仅提 重庆邮电大学硕士论文第章引言 高了芯片的封装成本，降低芯片的市场竞争力，而且功耗会通过温度升高 等途径，降低芯片的可靠性。 进入深亚微米或纳米工艺后，功耗已经成为大规模集成电路设计领域 中继性能、面积后的又一关键性问题，因此针对低功耗技术的研究已具有 极其重要的地位。为了降低生产成本，工业界也对芯片的低功耗设计产生 了巨大的需求，在手机等移动设备领域表现得更为明显，芯片功耗方面的 研究成为学术界研究的热点之一【1 ，2 ，3 ，4 t 5 ，6 ，7 1 。具体地说，促进低功耗技术研 究的动力概括起来主要包括以下几个方面： 系统的可靠性 集成电路功耗将转化为大量的热能从较小的芯核中释放出来，正常工 作时，芯核上的能量密度通常非常大，这种过于集中的热量将导致器件的 芯片内部工作温度急剧升高；另外，芯核上的热量可能分布不均而导致局 部过热，继而严重降低芯片及电路系统的可靠性，甚至使电路系统完全失 效。过高的功耗还有可能带来其他一系列跟生产工艺相关的可靠性问题， 如单晶硅互联的劳损、电气参数的改变、抗噪性能的下降、电子迁移等。 研究表明，相对于正常工作的条件，温度每提高l o ，芯片的失效概率 将会提高一倍【8 】，整个电路系统的可靠性将会随之显著下降，所以对于高 可靠性系统，功耗无疑是一项十分重要的设计参数，必须采取有效的低功 耗设计方法加以保证。 电源设备成本 对于电池供电的移动设备来说，由于电池电量和电池的体积有着直接 的关系，在保证相同的工作时间和工作任务的要求下，较大的功耗则意味 着更高容量的电源，这无疑意味着成本的增加；而且，这对于某些电源补 给比较困难的敏感应用领域，供电装置的成本问题显得尤其重要，如通信 卫星使用是太阳能帆板来获取全部运行的能量的，如果体积过于庞大，势 必会带来从火箭设计、发射到太空运行的一系列问题；另外，电池容量的 增长速度远远赶不上集成电路的发展要求，如：传统的l i o n 电池大概为 6 0 千瓦时千克，其容量在1 0 年内只是提高了1 0 左右，而芯片的功耗却 呈指数形式增长，已经达到了几十倍，如果不采用一定的手段降低芯片的 功耗，电源将成为移动设备的一个重要瓶颈，严重影响着移动设备的的进 一步发展和广泛应用咿j 。 芯片封装及散热成本 功耗也直接决定着芯片的封装形式，也就决定着芯片的封装成本。芯 片封装材料的一个重要特性是热阻( t h e r m a lr e s i s t a n c e ) ，即单位功耗导 重庆邮电大学硕士论文第一章引言 致该材料温度的变化量( w a t t ) ，它反映了该材料的散热能力，数值 越大的材料的价格就越高。对于工作温度较低的芯片，我们可以采用成本 较低的塑料封装( 4 0 - 5 0 w a t t ) ，而对工作温度较高的芯片，需要采用 成本至少高上5 1 0 美元的陶瓷封装( 1 5 3 0 w a t t ) ，以保证芯片不会 被烧毁，另外温度过高的芯片还需要强有力的空气或者液冷等散热装置， 这些都会增加芯片成本。可以看出芯片的功耗在很大程度上决定着芯片的 封装及散热装置成本，而这些成本可能比量产后的芯片自身的成本还要高 出很多【1 5 】。 芯片测试及验证分析成本 研究表明，芯片在测试期间所消耗的功耗比正常运行时要高出数倍， 为了保证在测试时不会烧坏芯片，一种方法是通过昂贵的封装和散热装置 来实现，而测试及验证分析是芯片量产的关键环节，这样无疑会增加芯片 成本；当然我们可以使用降低测试频率、降低测试跳变率等提高测试时间 的方法降低测试功耗，但这样不但就从一定程度上影响了测试覆盖率和可 测试的故障类型，降低了测试的效果，还很大程度上延长了测试时间，这 样又从另外一个方面提高了测试成本( 其他因素不变的条件下，芯片的测 试成本和测试时间成正比) 。另外，在深亚微米或纳米工艺下，由于功耗 问题引起许多新的故障类型，传统的测试方法( 如：i d d q ) 在一定程度 上失效，采用更先进的测试设备方法又会提高测试成本。 系统级芯片和移动设备的发展 系统级芯片的发展和芯片集成度的进一步提高使得单个芯核的面积越 来越大，芯核上集成的功能越来越多，芯片的整体功耗也相应地随之大幅 度提高，这对低功耗技术提出了更高的挑战。移动设备( 如手机、掌上电 脑、移动多媒体、心脏起搏器等) 无法配备体积过大的散热装置，而且移 动电源容量也是很有限的，低功耗技术显得尤其重要。 1 3 集成电路功耗分类 c m o s 电路由于具有面积小、功耗低、易于集成的优点，在当今集成 电路中得到了广泛地应用与发展，一般来讲，说到大规模集成电路就是指 的c m o s 电路。由于c m o s 电路结构上耦合性，理想状态下两管不同时 导通，c m o s 电路具有较好的功耗特性。但随着集成度以每三年四倍的速 度增加，芯片的规模越来越大，单个芯片所集成的晶体管数急尉增大，虽 然单个晶体管消耗的能量有所降低，但仍使得整个芯片的功耗相对激增。 4 重庆邮电大学硕七论文第一章引言 c m o s 电路的功耗问题也己成为制约其发展的一大因素了。如何在设计的 不同层次对电路的功耗进行一个合理的评估，进两采用相应措施、有效地 进行功耗优化，是当前集成电路设计中一个急需解决的问题。 总体来说，c m o s 电路功耗有以下四大来源：功能跳变、短路电流、竞 争冒险、漏电流。 前三种可统称为动态功耗( d y n a m i cp o w e r ) ，它是由电路正常工作时的 功能跳变所引起的。功能跳变功耗是由电路输入发生变化引起各节点电压 变化时对节点电容充放电所产生的。由于输入信号不是理想的方波，在输 入信号上升或下降的过程中n m o s 管和p m o s 管在短时间内可能同时导 通，产生短路电流，由此带来的附加功耗就是短路电流功耗。竞争冒险功 耗是指电路由于出现竞争冒险所带来的额外能量损失。在1 0 0 n m 及以上工 艺中，动态功耗是c m o s 电路功耗的主要来源，占到总体功耗的9 9 以上。 在功耗技术研究的前十年，动态功耗是研究的核心内容，已有大量文献对 动态功耗的估计及优化进行了研究。 泄漏电流产生的功耗也称为静态功耗( s t a t i cp o w e r ) 。随着制造工艺的 进一步加深，低电源电压、小器件尺寸降低了单个晶体管的动态功耗，但 由于短沟道效应( s c e ) 的存在，电路的亚阈值漏电流( s u b t h r e s h o l dl e a k a g e c u r r e n t ) 呈指数关系激增。为了减小s c e 的影响，相应地需采用减小栅氧 厚度、增大衬底掺杂浓度以及2 d 剖面掺杂等措施，但这又使得栅漏电流 ( g a t eo x i d el e a k a g ec u r r e n t ) 和b t b t 漏电流( r e v e r s eb i a s e dd r a i n ，s u b s t r a t e a n ds o u r c e s u b s t r a t e u n c t i o nb a n d t o - b a n d t u n n e l i n gc u r r e n t ) 显著增大。这三 个部分漏电流的增大最终导致总体漏电流急剧增大。相关研究表明，在 9 0 n m 工艺下，漏电流功耗将占整个电路功耗的4 2 以上，将能与动态功 耗相抗衡，成为集成电路设计中一个不容忽视的部分。因此，近年来低功 耗技术的研究重心已转移到静态功耗上，对其各产生机制都有了详细的建 模，提出了多种相应的优化方法。 1 4 低功耗设计技术 当前低功耗设计技术的研究内容主要包括功耗估计和功耗优化两大 部分，但两者又有紧密联系。为了进行低功耗设计，就必须对已设计出的 电路进行平均功耗、最大功耗估计，这是进行低功耗设计的前提和基础。 而功耗优化是低功耗设计的最终目的和衡量标准。对于指定功能的电路， 必须针对电路功耗进行反复优化，直到电路的功耗满足要求为止。 重庆邮电大学硕士论文第一章引言 1 4 1 功耗估计 功耗估计( p o w e re s t i m a t i o n ) 是指通过一定的方法和工具，在芯片硅实 现前预先得到电路功耗的预计值。目前主要有平均功耗估计和最大功耗估 计两大领域，前者主要影响着移动设备电池的成本和使用时间，后者则将 直接影响到电路的可靠性、封装成本及电池的性能。由于电路规模越来越 大，如何快速而准确地估计出电路的功耗是一个非常重要的研究课题。 从总体上说，功耗估计使用的方法主要有两种：基于模拟的方法 ( s i m u l a t i v e ) 和非模拟的方法( n o n s i m u l a t i v e ) 。 基于模拟的方法通过选取大量的输入向量对电路进行模拟，求得具体 功耗值，取其平均值作为估计值。只要模拟时间足够长，可以得到非常高 的平均功耗估计精度，但这种方法的缺点是：对于大规模电路，无法在较短 的时间内，得到满意的平均功耗估计精度，因此应用的关键是如何产生较 少的向量快速地进行模拟、得出相对准确的功耗估计值。当前较多的是利 用m o n t ec a r l o 法和遗传算法，虽然比较准确，但仍需要耗费大量的时间。 非模拟的方法是通过产生一些关于电路的确定的或随机的信息来计 算电路功耗，如基于统计的方法、a t p g 法、信息论法等。这些方法虽然 在速度上有明显的改善，但在准确性上却稍有逊色。 如何在电路设计的不同层次上对其功耗进行快速、准确地估计仍然是 集成电路设计中的一个热点和难点问题。很多e d a 软件公司都推出了功 耗估算的工具，主要针对寄存器传输级、门级和晶体管级的电路功耗估算， 精确度各有差异，但目前为止都只能较为精确的估算动态功耗，对静态功 耗基本上直接引用工艺库中数据，精确度很低。 1 4 ，2 功耗优化 功耗优化( p o w e ro p t i m i z a t i o n ) 是低功耗研究的最终目标。对各种功耗 的来源迸行分析、建模，对电路总体功耗进行估计，都是为了能采取最佳 的方法、更有效地减小电路功耗。 如前所述，自顶向下的设计流程依次可分为算法级、体系结构级、寄 存器传输级、门级和晶体管级五个层次。由于电路设计流程在不同的层次 上有不同的特点，各层次的低功一耗设计方法也各有差异，功耗降低的空 间也各不相同。一般而言，抽象层次越高，设计者有较大的自由度来选择 重庆邮电大学硕士论文第一章引言 合适的低功耗技术，进行功耗优化所能取得效果越好。相对而言，设计层 次越低，功耗的减，j 、及功耗优化的效果都将交差，但其优化的精确性却将 增大。表1 1 给出了各个优化层次上功耗节省的比例。 表1 1 不同设计层次功耗优化效果比较 优化方法功耗节约比例 算法级 7 5 体系结构级 5 0 7 5 寄存器传输级 1 5 5 0 逻辑门级 5 1 5 晶体管级 3 一5 一个成功的整体功耗优化设计就必需在设计的各抽象层次上都认真的 考虑各种功耗因素并选择合适的方法。以下对各层次的功耗优化方法作简 要的介绍。目前的很多研究集中在寄存器传输级和逻辑门级。 算法级( a l g o r i t h m 1 e v e l ) 此为设计的最高层次。低功耗设计的基本思 想是通过选择适当的算法表示来减小跳变率，集中在通过软、硬件的合理 划分来降低电路功耗【l “。例如可以将繁重的运算由硬件实现，而相对简单 的控制功能由软件完成，这样不仅能减小整个芯片的功耗，而且能减轻处 理器的负担以及总线上的传输。这一层次的优化在处理器和d s p 核中应用 较为普遍。 体系结构级( a r c h i t e c t u r a l 1 e v e l ) 主要是进行动态功耗管理 1 ”，包括 动态电压、频率管理、低功耗数据通路、低功耗调度策略等。这一层次是 低功耗设计中最有潜力的一个层次，所以在这方面的研究也一直很热。 动态电压管理是体系结构级低功耗设计的一个应用十分广泛也是十 分有效的方法。由于电路的动态功耗和电压的平方成正比，所以在降低系 统供电电压后，动态功耗会明显减小。但这同时会引起可靠性、稳定性等 问题的出现，一般需要在一定程度上通过降低芯片工作频率来弥钤。在并 行处理和流水线技术中，可以充分考虑门控时钟等方法来降低功耗，通过 将系统功能划分若干模块使得功耗管理变得简单。 寄存器传输级f r t - l e v e l ) 本级的低功耗优化技术己经相对成熟，也是 研究最多的一个层次。下面从组合逻辑电路和时序逻辑电路两个方面进行 简单的讨论： 组合电路：信号的通路平衡、低功耗综合、工艺映射等方法是逻辑级组 合电路低功耗设计的主要方法。动态功耗主要是由功能跳交引起的，它又 包括有用的跳变和无用的跳变，前者是实现电路功能所必须的，后者对电 重庆邮电火学硕七论文 第一章引言 路有害无益。我们可以通过减少大量的无用跳变来降低动态功耗。竞争冒 险是动态功耗的一个重要来源，我们可以通过平衡到达各个逻辑门的通路 来减少冒险的发生，低功耗综合也正是考虑了这些因素，通过插入缓冲器、 改变晶体管大小、多层次逻辑综合和有效的布图等方法来达到这一目的。 时序电路：对于时序电路，由于存在着时序元件，低功耗设计就出现了 一些新的方法，如有限状态机的低功耗状态转换就是其中的一种，一个典 型的方法就是采用海明距离较小的编码方式。另外时钟信号锁存和时钟门 控也是时序电路中常用的低功耗设计方法，它们都是通过控制时钟的方法 来达到将部分逻辑功能在特定时刻关闭以降低功耗的作用。 逻辑门级( g a t e l e v e l ) 逻辑门级进行功耗优化的主要出发点是减小 各节点负载电容，选择功耗较低的逻辑器件，并尽可能优化电路逻辑结构。 此外，调整晶体管尺寸也是门级功耗优化的一个重要途径，它能使晶体管 的输入电容减小，但缺点是降低了器件的衍生电流，使电路的工作速度受 到影响，所以般只用于非关键路径或非关键部件中。 在电路级的功耗优化方法牵涉到以下一些概念：逻辑类型、异步电路设 计、设计类型等，在逻辑门级对功耗、面积、延时等方面进行权衡时，这 些将是所要考虑的主要问题。 1 ) 逻辑类型：常见的逻辑类型有s t a t i cc m o s ，b i c m o s ，b i n m o s ， p s e u d o n m o s ，n pd o m i n ol o g i c ，c m o sp t l ，c p l ，d p l ，s r p l 等。不同 类型的逻辑在功耗、延时及面积上有一定的差别，所以使用某种或某 些类型的逻辑进行电路设计必须充分考虑这三个方面的因素，特别是 在静态逻辑和动态逻辑之间的选择，其结果可能在性能和功耗方面差 别很大。 2 ) 异步逻辑：设计理想情况下，异步逻辑电路中由于不存在全局性的时 钟信号，不存在如同步逻辑中可能消耗大量功耗的无用跳变，因此相 对而言异步逻辑消耗较少的功耗。 3 ) 设计类型：对于不同的设计类型，如采用全定制、门阵列、标准单元、 宏单元、可编程器件等设计，会有很多不同的低功耗技术需要考虑。 例如，对于全定制的设计，t r a n s i s t o rs i z i n g 方法可以被很好地利用， 而对于采用标准单元的设计此方法就无法应用。 晶体管级( t r a n s i s t o r 1 e v e l ) 这一层次主要是在功耗、面积、性能之间 进行折衷，通过控制生产工艺的方法来降低功耗，其中最典型的方法就是 阂值电压控制法i 博】，包括双阈值法、多阈值法及动态阂值法等，另外电源 门控法( p o w e rg a t i n g ) 也是晶体管级低功耗设计的常用方法【i ，和时钟门 重庆邮电大学硕士论文第一章引言 控法相比，它不但能在电路进入空闲状态时彻底关掉动态功耗，同时还能 有效地控制静态功耗。 其中算法级和体系结构级可统称为高级。尽管可以通过恰当算法的选 择和系统的划分，可以在很大程度上降低功耗，但是由于很多细致的参数 在这一阶段仍然未知，所以这一层次的低功耗研究相对较少，主要集中在 以下几个方面： 系统停机( s y s t e ms h u t d o w n ) 在高层次级功耗管理策略中，最简单的 方法莫过于在系统的某些功能模块或者整个系统处于空闲状态时，将该模 块或系统停机，这时候整个电路仅消耗时钟或其它些唤醒模块的功耗， 这样功耗会有很大程度的消减。按实现方式的不同，这种方法可分为两种： 1 ) 无预测机制( n o n p r e d i c t i v e ) 这种方法是在处理器运行一定的时间或周 期后，自动停机，该时间是固定的或由操作系统决定的。这样系统会 处于低功耗模式，直到系统被中断信号所唤醒。 2 ) 有预测机制( p r e d i c t i v e ) 这种方法动态监测程序的执行，在必要的时间进 入节电模式。显然这种方式更为灵活，但所需要代价比较高。 模块低功耗划分( s y s t e m p a r t i t i o n i n g ) 系统级的划分可以从以下几个 不同的粒度来考虑： 1 ) 硬件划分这就是软硬件协同设计的思想，即决定究竟哪些功能用软件 实现，哪些用硬件实现。 2 ) 功能划分决定如何划分各部分功能才能使得功耗较小。 3 ) 是否采用分布式分布式的处理器、内存、控制器有时能节约大量的功 耗。 算法的选择( a l g o r i t h ms e l e c t i o n ) 在实现同一功能时，好的算法可能会 节约大量功耗，如使用加法操作、移位操作代替乘法等。有很多文献在这 方面做出了研究。 此外，软件应用级、版图级、工艺级及封装等都有一些相应的功耗优 化方法。例如，时钟树的分布、s o i 技术【”1 和对程序设计风格的一些考虑 都和系统功耗有着密切的关系，这里就不作详细的讨论了。 1 5 论文结构 本文共分五章，各章的内容安排如下： 第一章介绍了集成电路低功耗设计的背景、意义，同时对低功耗研究 的两个方向做了概述，并介绍了论文的结构。 9 重庆邮电大学硕士论文 第一章引言 第二章对系统级芯片动态功耗的计算模型和优化方法进行了探讨和研 究，提出了一些主要的方法。 第三章对系统级芯片静态功耗计算模型和优化方法进行了探讨和研 究，针对漏电功耗日益增大，提出了一些主流优化方法。 第四章提出了采用i v c ( 输入向量控制) 方法降低漏电功耗，并针对 其关键问题一即m l v ( 最小漏电向量) 的求解进行了深入的研究，提出 将遗传算法用于求解m l v ，并且在组合逻辑电路和时序逻辑电路中都得到 实现，证明新算法能够更加高效。 第五章综合前面三章所用到的方法，在t d s c d m a 终端基带芯片的设 计基础上，采用低功耗设计，对比各种方法带来的功耗优化效果和效率， 得出结论。 第六章总结了本文所做工作，并探讨了进一步的研究方向。 l o 重庆邮电人学硕七论文第二章s o c 动态功耗模型及优化方法 第二章s o c 动态功耗模型及优化方法 c m o s 电路之所以得到广泛应用，一个非常重要的原因是它结构上的 低功耗特性。由上章可知，c m o s 电路功耗包括两大部分：动态功耗 ( d y n a m i cp o w e r ) 和静态功耗( s t a t i cp o w e r ) 。本章将对动态功耗的模型进 行介绍，然后各提出目前比较流行的动态功耗优化方法。 2 1 动态功耗模型 由上章的介绍已知动态功耗包括三个组成部分：功能跳变、短路电路和 竞争冒险。 2 1 1 功能跳变 以一个最简单c m o s 器件一一反相器来进行说明，该反相器由p m o s 管i 和n m o s 管互管串联组成，输入为v ，输出为k 。如图2 1 左图所示： c l 图2 1c m o s 反相器对负载电容的充、放电 c m o s 反相器的基本工作原理是：当反相器输入信号v ，为低电平时，正 管导通，五管截止，反相器输出信号为高电平；当反相器输入信号v ，为高 电平时，正管导通，正管截止，反相器输出信号k 为低电平。理想状态下， 由于两管始终不会同时导通，即不存在对地通路，因此不消耗电能。 实际应用中，考虑到级联后的后级电路对前级的影响，在输出端接上 负载电容c ，。此时，电路输出的变化将引起负载电容的充放电，就会有带 来功能损耗。由图2 1 右图可见，c m o s 反相器的基本工作电流是：当反 重庆邮电大学硕七论文第二章s o c 动态功耗模型及优化方法 相器输入发生上跳变时，五管由导通变截止，墨管由截止变导通，反相器 的输出信号k 由高电平变为低电平，负载电容c ，通过正管对地放电：而当反 相器输入下跳变时，正管由截止变导通，正管由导通变截止，反相器输出 信号由低变高，电源v d d 通过五管对负载电容c ：充电。 由于输入信号状态稳定时，c m o s 反相器的z 管与瓦管工作状态相反， 一个导通，另个必截止，工作电流为0 ：仅当输入信号状态发生变化时， 电路中才会出现充、放电工作电流。因此c m o s 反相器仍然是非常省电的， 由于c m o s 电路中的所有逻辑门均由p m o s n m o s 对管组成，所以c m o s 电路是一种功耗很低的电路，非常适合集成。但随着工艺尺寸的不断减小， 单个晶体管功耗的下降幅度远小于电路中c m o s 管数目的增加幅度，芯片 工作频率也不断提升，所以c m o s 电路功耗才越来越大，成为c m o s 电 路迸一步发展的重要壁垒。 图2 1 中，由充电电流i 。和放电电流产生的平均功耗足可用下式表示： 1r r 7 ； r 只= ffi ，f v o d t + h ( - t o ) a ti 公式( 2 1 ) o li r 乃 j 其中： f = 一巴鲁 = 巴鲁一q 等 公式( 2 2 ) 公式( 2 3 ) 故可得： 只：吾f 巴7 - , , a v o + c 7 一( 训d ( 训 上 j 公式( 2 4 ) 1 1 = 以f i k ，加2 + 寺喘i = q 坛 l 二 j 式中f = 髟为输入信号的翻转频率。由式( 2 4 ) 可锝充电电流乞和放电电 流产生的平均功耗均为0 5 c 。岔了，而单次充电或放电过程的功耗则均 为o 5 q 嘧。由此可见，正常的充、放电功耗与电源电压的平方、负载电 容、信号频率成正比。 2 1 2 短路电流 当c m o s 电路从一种稳定工作状态突然转变到另一种稳定状态的过程 中，将产生我们称之为只的动态功耗。动态功耗由两部分组成，一部分是 重庆邮电大学硕士论文第二章s o c 动态功耗模型及优化方法 上面分析过的对负载电容充、放电功耗尼，另一部分是因五与互管在短时 间内同对导通所产生的短路电流功耗弓，即乞= 名+ 弓。 对于常规的设计，短路电流功耗在总体动态功耗中所占比例不到1 0 ， 但对于一些输入信号很差很大的特殊电路，此比例也将有所上升。 2 1 3 竞争冒险 在实际的电路中，器件以及传输线都存在延时，这就可能导致器件由 于输入变化时刻的不同，输出产生无法控制的、无用的( 甚至有害) 的跳变。 这类跳变统称为竞争冒险( g l i t c h ) 。 名弋啦 域缘j 赏辩j 图2 2 竞争冒险产生原理 如图2 。2 左图所示一非门和与门组成的电路，输出y 的逻辑表达式为： y = 4 面= 0 ，即输出与输入无关，恒为低电平。但这存在于理想状态下。 如果考虑非门的延时，则与门的两个输入信号变化到达的时阃就存在差 异，从而导致右图中所示的窄脉冲的出现。 可以说竞争冒险现象就是由于电路的延时造成的，没有延时的话其将 没有竞争冒险。竞争冒险的产生不仅可能导致电路正常功能失效，同时无 用的跳转也将增大电路的功耗。如果毛刺的宽度达到一定程度，还将传递 给后级，影响后级电路的状态。对于较长的逻辑路径，由于本身路径长容 易产生传输差异，加之级数较大易受前级毛刺影响，因此产生竞争冒险的 机会更大。 竞争冒险产生的功耗也发生在电路翻转时，产生机制与功能跳变相 同，两者唯一的差别在于前者是无用的跳变带来的，后者是电路正常工作 所需的跳变产生的。因此，竞争冒险功耗的计算方法与功能跳变功耗相同， 可由式( 2 4 ) 计算得出。 实际电路中，竞争冒险的产生很难预言，文章【2 0 1 分析了大量实例， 得出结论，对于普通逻辑电路，由于竞争冒险所带来的功耗约占总体动态 功耗的8 2 5 ：对于一些复杂逻辑，如大约有3 0 级逻辑层次的1 6 1 6 位 乘法器，这个比例将达到6 0 以上。 重庆邮电人学硕士论文 第二章s o c 动态功耗模型及优化方法 2 2 动态功耗优化 由公式( 2 4 ，可知，一个输出信号交化的平均能量为： 只= o 5 q 盎 公式( 2 5 ) 。 下面用a 表示电路跳交的活动因子，也就是一个周期内平均电容充放 电的次数，f 表示操作频率。 那么跳变损失功耗可以表示为： e o 。= o 5 a q 船 公式( 2 6 ) 从这个公式中可以得到降低跳变功耗的主要方法就是降低公式中的几 个因子：降低供应电压v d d ，减少活动因子a ，降低变换电容c ，降低变换频 率f 对于某个固定工艺下的集成电路，有公式( 2 7 ) ： 丘o c ( d 一) 2 公式( 2 7 ) 它说明电路工作频率与供电电压大约成线形关系，如果整个芯片采用相 同的电压和时钟频率，那么公式( 2 6 ) 可以简化为： 兄。= k 。3 = k i f 3 公式( 2 8 ) 根据以上的公式推导，我们可以得到下面一些动态功耗的优化方案： 2 2 1 变化电路结构 由公式( 2 ，7 ) 我们可以看到，理想状态下，电路的频率大致同供应电 压成正比，而由公式( 2 6 ) 知道，电压的两次幂与功耗有正比关系，那么 采用低压和低频技术，同时使用并行部件，假设使用一半的供电电压和两 个相同的部件，由于电压降低一半，频率也相应降低一半，于是单个部件 的处理能力为原来的一半，这样两个低压工作的部件，就可以与一个使用 未降电压工作的部件在相同的时间内完成相同的工作负载，但在功耗上， 并行的设计明显占有优势，因为根据公式( 2 8 ) 可知，两个并行部件各自的 功耗都为原来的1 8 ，两个部件合起来，功耗会降为原来单个部件的1 4 ， 效果非常明显。虽然在实际的电路中，情况不能随便假设，但这提供了一 个降低功耗的思路：并行处理。 以图2 3 为例进行说明，由一个加法器和比较器构成的数据通道，在不 考虑短路电流的影响下，假设其功耗为= 缈2 其中c 为每个时钟周期翻 转等效电容。假设如果电源电压从5 v 变为2 9 v 时，电路时延增大倍。 重庆邮电大学硕七论文第二章s o c 动态功耗模型及优化方法 为保持电路原有的性能不变，如果采用( b ) 图中所示的并行结构，那么等效 电阻将为原来两倍，考虑布线的话，应超过原来的两倍，假设为2 1 5 c ， 电路的功耗将变为 = ( 21 5 c ) ( 0 5 8 v ) 2 ( o 5 f ) = o 3 6 p 公式( 2 9 ) 可见，功耗有了明显的改善，但相应地电路面积增大了一倍多，因此 只适用于对面积要求不高的设计中。 使用流水线的方法增加的面积较小，如图( c ) 所示。增加一个新的l a t c h 后，关键路径变了，因此对加法器和比较器的速度要求都降低了。假设电 路的等效电容由于新l a t c h 的加入增大为1 1 5