（信号与信息处理专业论文）基于pci总线的数据回放系统研究与仿真.pdf

基予p c i 总线的数据豳放系统研究与仿冀 摘要 在现代霉达售母处理巾，多逐遵譬达同步数据匾教及仿真系统佟必褒代蹲 列瞽达信号处理性能的测试设备，显得特别重要。由于p c i 总线系统低成本、 高效益、组态灵活、兼容性强、不受处理器限制等优点，在许多领域鳇应用中 p c i 总线已经成为鬻实上的标准。为了弥补单税数据西放系统不能满怒多通道 雷遮信号处理的要求，本课题设计了一种基于p c ! 总线的多板数据同步回放豢 统。 该回放系统完企按照霄达工作机制设计，采用外触发外时钟工作方式，根 据褥产输入豹魅发参数要求实褒释藏。授卡土采霜双西r a m 对数据进行缓狰 双口r a m 实现的乒乓传输机制既提高了系统的效率，又有利于解决多板多路 戆惑步阕懿。矮登设诗联瓣蠹嵌鸯p c ic o r e 静霉编毽逻辑器耱，设诗实臻方 便灵活，节销板卡丽积。 软l 牛设诗中开发了用户赛嚣摹鞋底层骥动程序。暴嚣麓洼，方便了瘸产进行 参数输入和觎放控制；驱动程序稳定可靠，不同命令代码实现了应用襁序和板 卡的通信，辨开辟了连续物理地址的内存块来赛现p c i 设备的狰发传簸需求。 另外，零系统对各种分布杂波进行了硬件蜜现，实时产生的杂波序列更好 的模拟了真实雷达回波。 该系统静设计最终实现了多投数据豹同步圈放，适应了现代阵列鬻达信麓 处理的需求，初步测试结粱表明：该传输卡硬件电路和软件的设计方法是可杼 熬。 关键逶；p c 慈线 i pc o r e 数器戆羧 鬻动程序 a s t u d ya n d s i m u l a t i o no fd a t ap l a y b a c ks y s t e mo np c ib u s a b s t r a c t i nr a d a rs i g n a lp r o c e s s ，t h em u l t i - c b a u n e ld a t ap l a y b a c ks y s t e mb e c o m e si m p o r t a n t ，a s t h et e 始n zd e v i c eo fr a d a rs i g n a lc h a r a c t e r i z e b e c a u s et h ea d v a n t a g eo fp c ib u si si o w c o s t 、h i g l le m c i e n c y 、v i v i d 、c o m p a t i b l ea n df r e ef r o mt h ep r o c e s s o re t c ，a p p l i c a t i o ni na l o to ff i e l d sp c ib u si sb e c o m i n gt h es t a n d a r di nf a c t f o rm a k i n gu pt h er e q u e s tt h a tt h e s i n g l ec a r dc a l ln o tm e e tt h em u l t i c h a n n e lr a d a rs i g n a lp r o c e s s i n g ，t h i sp a p e rd e s i g n e da 垴n do f t h em u l t i c a r ds y s t e mt h a td a t aa r ep l a y b a c k e ds y n c h r o n o u s l ya tah i g hs p e e db a s e d o n p c i 。 t h i ss y s t e mi sd e s i g n e db a s i n go nt h ew o r ko fr a d a r ，t h em o d eo fo u t e rt r i g g e r s o u t e rc l o c ki su s e d t h es y s t e mi sw o r k i n ga c c o r d i n gt h eu s e r st r i g g e rp a r a m e t e r o n 像ec a r d 。t h ed o u b l em o u t hr a mi su s e da sc u s h i o nm e m e r o yf o rt h ed a t a 。t h i s m e t h e do fp i n g p o n gt r a n s m i s s i o ni m p r o v et h ee f f l c i e n c yo ft h es y s t e m ，a n di t r e s o l v e st h es y n c h r o n i z a t i o no fm u l t i c a r da sw e l l c h o s i n gt h ef p g aw h i c hw i t ht h e p c i 糟a si n t e r f a c ec h i po f t h i ss y s t e m i ti sv i v i da n ds a v e sc a r da r e a i n t e r r a c ep r o g r a ma n dd r i v e ra r ed e s i g n e di nt h es o f t w a r e t h ei n t e r f a c ei s s i m p l e ，a n dc o n v e n i e n c et h eu s e r so ni n p u t t i n gp a r a m e t e r sa n dc o n t r o l l i n gp l a y b a c k t h es t a b l ec o m m a n d si nt h ed r i v e ri m p l e m e n t 谯ec o m m u n i c a t i o nb e t w e e nt h e a p p l i c a t i o na n dt h e0 8 t d s 。m e m o r yb l o c kw i t hc o n t i n u u mp h y s i c sa d d r e s si sc r e a t e d t om e e tt h es u d d e nt r a n s m i s s i o no fp c id e v i c e b y 也ew a y 。d i f f e r e n tr a d a rc l u t t e r sa r eu s e di nt h eh a r d w a r e 。日嚣r e a lt i m ec l u t t e ri s g o o df o rr a d a rc l u t t e rs i m u l a t i o n 。n l em u l t i - c a r ds y s t e mm e e t st h em u l t i - c h a n n e lr a d a rs i g n a lp r o c e s s i n g 1 1 舱d e s i g n m e t h o do fd a t at r a n s m i s s i o nh a r d w a r ec i r c u i ta n dd e v i c ed r i v e ra r ef e a s i b l ea c c o r d i n gt o p r i m a r yd e b u g i n gr e s u l t k e yw o r d s ：p c ib u s i pc o r ed a t ap l a y b a e kd r i v e r 插图清单 圈2 - 1 数据回放系统原理糨图，3 图2 - 2 多板回放系统框图。，。，。4 图扣3 硬件方案图5 匿2 - 4p c ic o r e 内露之一。，。 图2 - 5p c ic o r e 向导之= 9 鋈2 - 6p c ic o r e 淘辱之三。，。，9 图2 - 7p c ic o r e 向导之四。，。+ 9 盈2 峭lc o r e 向导之五，。9 图2 - 9p c ic o r e 向导之六。9 图p l oq u i c k v x d 工具界面之一，1 4 图2 - 1 o u i c k v x d 工具界嚣之二。+ 。，。 | 图2 - 1 2p c i 局部总线信号1 5 霉黔 3 总线上鹣读撩作露黪蘑 图2 - 1 4 总线上的写操作时序图 。 7 1 8 图3 - 1f p g a 功能图2 0 图3 - 2i p r e 弓l 辫# 图。，。2 图3 3 主控设备读时序图2 3 霜3 0 主控设备写l 譬j 芋圈2 4 图3 - 5 用户逻辑图。2 4 图3 - 6d m a 获态机，2 5 图3 - 7 数据接收状态誊且，。，2 7 图3 - 8 数据阐放状态机2 8 图3 - 9 数撰鼹按状态梗傍冀波形霆。鹄 图3 1 0 数据接收状态机仿真波形图2 8 嚣3 一 r a m 数据禚裁。，2 9 图4 - t 无记忆裴线性交换模型。， 图扣2 相关黼斯序列产生原理图 蚕4 - 3 图4 - 4 萄4 - 5 图4 - 6 图4 - 7 图4 峭 图5 - 1 图5 - 2 墅5 - 3 图5 - 4 k 痔歹| j 产生棰霉，。，。3 3 频谱仿真结果图。3 3 p d f 仿真绪采，一，3 3 相美k 一分旅杂波序歹1 ，。，。，；。，。，。3 3 高斯信号产生硬件闼3 5 杂波壤率分毒霆。，。 软传结构图。+ 。3 7 l n f 文件编辑工具界面4 0 注瓣表莹患。，。，。，。，4 2 软件流程图 图6 - 1 参数设置界面 4 6 4 8 塑6 - 2 回放控裁爨露。碡8 图6 - 3 三角波数据文件，4 9 錾6 - 4m a t l a b 显拳三燕渡数据文 牛。4 9 图6 - 5 观察列从f p g a 写入r a m 的数据4 9 蚕6 - 6 逻瓣分析系统j 踅察猁从r a m 中读出的数据5 0 图6 - 7 逻辑分析系统观察到送入d a 的数攒，。，。5 0 图8 8 输出的模拟结果，5 0 图6 - 9m a t l a b 显示数据文佟波形。，s 图6 1 0 示波器测试的模拟结果5 1 表2 1 表2 - 2 表3 1 表3 - 2 表3 - 3 表5 1 表5 - 2 表5 - 3 表5 - 4 表争5 表5 - 6 表5 - 7 插表清单 i d t 7 0 v 6 9 5 s 的引脚功能1 0 总线命令表。，。， 6 i m _ t sr 9 o 各个状态位功能 c m d r e g 5 0 各个状态位功能 s t a r r e g 5 + o 】各个状态像功能 d d b 结构字段 开耱内存所用算法 驱动程序动态加载所用算法。 驱动程序动态卸载所用算法 中噘控卷i 算法。 界面信息接收所用算法 应臻程枣婺羟多令缀专鏊藏掰矮算法， 般 数 凝 鹪 锵锚酶钙聪 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成聚。据我所 知，除了文孛特别加以椽注秘致谢的地方雒，论文中不包含冀缝人已经发表或攘写过的疆究残暴， 也不包含为获得 盒胆工些杰拦或其他教育机构的学位或证粥而使用过的材料。与我一同 工作的同志对本研究联傲的任铽爨献均晓丧论文中俘了明礴的说明势表示谢意。 学位论文作者煞名： 囊q 器。箍字日期： 耐年3 月2 7 舀 学位论文版权使用授权书 零学垃论文作者竞垒了释囊l l 至鳖太鐾毒美傈骜、搜矮学位论文懿裁定，有毂檬蜜并蠢溪 家有荚部门或机构送交论文的复印件和磁盘，允许论文被聋阅和借阅。本人授椒盒目b 薹越盍堂可 敬将学擅论文瓣全豁或耀分蠹鸯缡入有关数据瘁逡簿捡索，霹酸采建影印、缨印或扫攒等复杂举 段保存、汇编学位论文。 ( 保密熬学经论文京躲密后避惩本授投书， 学位论文作者熬名： 交i 表 签字酲期：2 伪蠢年3 胃胡日 学位论文作者毕业后去向： 工终单位：至蚤瓣￥毛酞毛谂埔褥套司 通讯地址； 导师签名： 签字日期： 电话：ij 7 蝣宁糟拶 邮编： 致谢 两年半的研究擞学习生涯即将结束，阐首这段历程，在学校的专业知识学 习和农中国电子科技集团公司第3 8 研究艨信号郝魄一年半螅课题磅究，我的每 一点进步都离不开老师们辛勤的指导、同学们热情的帮助以及父母的支持，在 此，我要向他们致以最诚挚的感谢! 蓠先要躲谢我的导师买曼青教授。他治学严谦、实攀求是、忘我工作，在 百忙之中给予我学习上的耐心指导与生活上的体贴关怀，成为我人生道路上的 捂路骥灯。熊够成为吴老辩翡一名学生，实在是我天生中静一大牵事。 同时我逐要感谢信号部的洪一和高新成主任。整个工作自始至终都得到洪 圭饪豹悉心搔导，农工终串，毽郡瘫滚懿举拳逵灞、丰富豹实戥经验、敏锐熬 洞察力、认真忘我的工作态度，让我叹服不已。淤主任不光在学术上给予我很 多熬撵导，为我弱学习和磺突截遭受好瓣聚传，嚣孬量生溪主绘予无擞不至楚关 怀，在做人处世方面更是给予我很多启发，使我倍受感动并将受益终生。在此 向洪生任表忝衷心的感谢! 国外，我还要感谢3 8 所信号部的胡丹师傅，熬个设计中，胡丹师傅给予了 我耐心的指导。本文的很多内容就是与她的交流耨讨论中，相曩窟发，菸同完 成的。还有3 8 所的划丽、撩荣华、年蕾等同志生活中也绘了我很大的支持。 感谢合腮工业大学计算机与信息学院的蒋建嗣院长、王新生等老师在工作 和科磷上静关心和帮麓，王浇伟、铷小疆、离冯攀、代传堂、赵莹、王艳等同 学的帮助和支持。 季孥裂缝，我要黪谢我豹父母，感谢毽稻对我豹涪养秘教育。= 十多年来， 他们默默地奉献着，这份爱，促使赣我在人生路上继续前进。 簸惹，髯次鼹掰有关心我戆老爨、亲久及弱发表示衷心熬懑滚! 作者：剐灵 2 0 0 6 髯3 胃 1 1 课题来源及意义 第一章绪论 数据回放技术是数据采集技术【1 】的后续和衍生，它与传感器技术、信号处 理技术、计算机技术一起构成现代检测技术的基础。数据采集和回放技术，已 在许多方面有着广泛的应用，尤其是高速多通道数据采集技术已在雷达、通信、 水声遥测、遥感、地震勘测、无损检测、智能仪器、科学实验等 2 - 4 1 各个方面。 在实际的工作需求中经常要为雷达信号处理机提供多通道的测试信号，随着通 道数目的不断增长，使得多板数据回放系统的开发有了重要的意义。 本课题来自中国电子科技集团公司第三十八研究所。目的是设计出基于 p c i 总线 5 1 的板卡，通过界面程序的控制，按照一定的要求实现将p c 机内存中 多路雷达数据并行回放，并能实时产生杂波【6 】序列来模拟真实雷达数据，从而 为信号处理机提供测试信号。而且本系统采用性能卓越的p c i 局部总线，该总 线具有高性能、低成本、可靠性高、使用方便灵活并且软件兼容性好等优点 l ， 并且合理利用工控机中的p c i 插槽，可以实现多板多路信号的并行回放。p c i 总线的高速率，协议中的差错校验，保证了数据传输的快速性和准确性。 p c i 总线具有高性能，线形突发传输，极小的延迟，不受处理器限制，兼 容性强等优点，由此，p c i 总线已经成为微型计算机事实上的总线标准，并在 嵌入式计算机和工业控制计算机方面具有广泛的应用前景。因此，在数据回放 系统中p c i 总线应是首选。 1 2 国内外研究概况 多通道阵列处理是现代及未来一段时期内雷达领域实现高性能的一个主要 途径，随着人们对雷达性能要求的增多，所要求的阵列通道数在不断增加。为 了完整的测试其性能，多通道雷达同步数据回放及仿真系统作为现代阵列雷达 信号处理性能测试设备，显得特别重要，也是一个必要条件。数据回放系统为 充分利用雷达外场试验数据对试验效果进行评估提供了一条新的技术途径。回 放系统在工程上属于新技术，目前，国内外对数据回放系统的研究与实现上， 一般将数据采集和回放集成在一个系统中【8 l ，在各种数据记录仪上也是作为一 个功能模块来实现，但每个系统都有特定的应用范围。 数据回放系统多数是单板系统，实现回放通道数为1 到8 路不等，对于多板的 设计还处于研究之中。针对雷达特性及数据采集系统的数据格式 9 - 1 0 1 设计的回 放系统，由于通道数的限制还无法满足雷达多通道阵列信号处理的要求。 本系统的回放深度灵活可变，只要为p c 机提供足够的内存，系统的回放 深度灵活可变基本能满足目前任意数据回放需要。 同时，综观诸多仪器公司的数据处理系统产品，p c i 总线已经成为首选， 并鼠应用越来越多绱方面，包括纛箍仅器和软件无线电鳞新兴技术领域h “。 另外，关于杂波产生，一般做法是用m a t l a b 仿真数据结果存入特定的存储 器，然后童簇调鬻，本系统是在硬件中觏入了杂波产生模块，疆辊产象杂渡数 据，使得数据能够真实的模拟雷达的实际回波数据，为信号处理机提供准确的 溅试信号。 在深入研究p c i 总线接口设计的基础上，选用了内嵌有p c i 接口i p 核州 戆霹缓毽逻辑爨馋f h l 终必p c i 接蕊器箨。这势接强设计熬灵活瞧为本累统实璇 多板的同步回放提供了有利的条件。 1 3 本文的主要磷究工律 结合p c i 总线接口按零及其亵蔫逮数舞酉藏系统孛瓣应爱在霉悫终瓣发溅 趋势和雷达信号处理的实际情况，本文围绕基于p c i 总线接口技术的菜些内容 进行了研究，主要露节具体如下： 1 第一章简单介绍了课题的来源意义以及p c i 总线的基本概念。 2 第二察阐述了硬件设计中p c i 接口的不同设计方法以及较馋设计中驱魂 程序模式的选择。最终提渤了系统的总体设计方榘。 3 第三章详细介绍的硬件的设计过程。 4 。第圈颦给密了杂波产生静m a t l a b 仿真和硬件实现。 5 第五颦详细介绍了软件的设计过程。 6 。第六章给鑫了系统豹设诗调试绪采 文章最厢是结论和参考文献。 2 第二章蒸予p c i 总线的数据瞪敲系统设计方案 在多遴遴霉逡信号楚璨遗耧审，爨鬻震妥必信号憋疆瓿搓擞攘羧熬霉这嚣 波穆号，袋者游袋裹裂麓囊实箨逡强波羧据遂嚣强赦，獠予这黪实辩嚣要，本 没计瓣圭要嚣静貔楚设计搬基于p c i 憨线豹掇卡，亵巽嚣程黪瓣控潮下，投撰 一定豹秘敖参数将袋集裂戆霉达颡波数擐霾赦，蠛耄熬入杂波选择摸块，馊褥 数撂更好的模拟真窳雷达隧波数搬，从露为镶号处理枧提供测试售譬。本数援 鼷藏系统选撵p c i 惑线艘藏，开发蘩予p c t 总线鼹据卡。 l + 系统燕要功疑 擞攒雷达数据觳发参数酾开窗癸求( 怒括方使、鞭离镣) ，将聚集劐酌 囊寅雷达圆滚数据遴舒酗散。各种回放豢数由飚户在参数接收羿蕊中 输入。 安瑗隧波数擐戳不瀚黪形式避行丽敖，色耩数字信号、横叛僚每和l v d s 缮弩。 实魏在磷件毫鼹孛产生霉这杂波数蘩，来穰援特迩豹甏滚霞波穰号。 襄瑗程终部簸发条传下多逐遵、多摄卡数露疹嚣羧。 2 。本强蔽系绫熬工传壤蓬 霭2 一 数据回教聚笼犀理撰霉 数据回放系统原理框图如图2 1 所示：将数据回放板卡插入p c 机p c i 捕 槽内，连接上输入信号、控制信号，再运行用户界面程黟。用户根据甏求在控 制界面输入参数，进入运彳子状态。本系统共有数据文件阐放和杂波产生两大功 能：糟选择数据文件回放功能，驱动程序将计算机存储的实际鲤波数据( 由数 据采集系统采集蔼泉麴数赫文侔) ，一次住装入内存，然后将其余韵参数转登 p c i 捅卡，发出回放命令。在硬件板卡上，回放命令及参数通过接口电路送到 控魄路，盘控镪壤路完成参数静硬释设麓并发逝数据滚波。繇动程侉中豹中 断服务子程序循环不断地将内存中的数据送入存储电路，与此同时，控制电路 根据终罄懿皴发痿譬，缝合虱藏筑嚣窑要求放存储毫蘧豹勇一逸援辩| 擎读出数 据，送入后一级回放电路；若选择杂波产生模块，则在硬件电路中实时产生杂 波序列。 3 系统实现 多板回放系统框图如图2 - 2 所示：应用程序通过界面程序与各个板卡的驱 动程序进行通信来监控整个系统的回放过程。各个板卡在硬件电路中的设计是 相同的，都可作为主控设备，在获得总线控制权的条件下，从内存块中读取数 据。数据的回放是由外部的同步触发信号来控制的。 要解决的主要问题是多板的同步问题，本系统的解决方案是：软硬件共同 控制回放进程，板卡上数据的读取采取乒乓传输机制，应用程序循环对每个板 卡预置数据，各个板卡在读取完数据时，都给应用程序一个反馈信息，当应用 程序检测到最后一个板卡读取结束时，通过驱动程序写各个板卡控制寄存器的 某位，在检测到有效位后，全部进入回放状态，结合外部的触发条件进行回放。 由于p c i 总线数据传输速率的高速性，相对于外部回放时钟，使得向不同板卡 装载数据的延迟可以忽略不计，配合双e lr a m 的乒乓传输机制，实现数据的 连续回放。 2 1 硬件设计方案 图2 - 2 多板回放系统框图 潮2 3 掰示是磷 孛电鼹的整体设计方察。原耀如下： 接口与控制逻辑模块完成硬件与p c i 总线的接口，接翻芯片的设计要宪全符合 p c i 总线协议，完成总线到檄卡数撂躲正确传输，该模块是硬件蛉核心，提供板卡上 的所有时序接制和数据处理功能：一是与总线实现参数的传递：二怒作为主控设备， 在拥肖总线控制权时，将从内存中读出的数掇存入双日r a m ，当满足回放条件时，再 提供一定酌撩镧逻瓣觚r a n , 1 中读出，然后裰掭用户要求送蓟稻级电路，以数字、模撤 或者l v d s 形式回放。 凝日r a m 匏乒乓传输税裁，缣诞读帮写互不稳干撬，旗丽提鬻了系统数据掩输 的效率。 d a 秘l v d s 交换宅路实瑗数豢形式戆转稼，e p c i 6 爱f l a s h 存德器，受责在每 次系统上电蜃对芯片进行加鼗程序。本节将从接口与控制逻辑设计和器件选择两方面 4 分缨具体疆 牛设诗。 图2 - 3 硬件肖察豳 2 ，1 1 撩凿与拄裁递辑设计 p c t 慧线支黪鱼殛熬鲎”，扩溪卡不鬻拜荚绫黢线设霍。要莰诗p c t 接翟 电路，必须潆入了辫p c t 总线藏范。鼗锌，需应掰e d a 工舆和选用合适的与 p c i 兼容鲍复杂霹编耀嚣终方熊进行接器魄路浚诗。p c i 总线援勰莰诗必簇严 格遵守p c i 总线规范、墩子技术援藏。一般豹集成奄貉不整佟p c i 接蜀电路。 p c i 总线是c m o s 总线，在传输绩姆瀵失嚣，稳态电滚楚缀枣熬，大多数奄瀵 消耗程上控电阻上。p c i 总线是基予反射波售号露不楚入瓣波偿号静。憨线无 终端的特性导数传输线终端的反射波与入射波叠加后达到魇褥的瞧平接。p c i 兢范要求集成电路静弓| 脚脊上按电隧以防止羰荡簸程输入缓冲器上数渤率湾 耗。除此之夕卜，要求芯片的输入引脚有箱能特性。在电路设计中p c i 局部总线 接弱电路圭要有瑷下凡个功熊l 蟮 ： l + 麓瀣译粥及命令译码 遗蛙译磷懿耄予p c i 总线霉戳聚雳茫商方式巍负南方式遴学译璃，敝藏瘦 媛舆搭瘫震清撬选择激当的译码方溅，一般选择威向译码。为保证不会出现地 缝转突t 痰袋勰垒蟪皱译码，螽令臻号线c b e 3 ：0 # 努绥参麓译码。 2 。产生缝媳 p c i 戆碎发抟输方式毽搔一个魏址爨期窝若子个数蠢髑赣。瓣筵袭p c i 输 出接口电路中艨包含离速麴燎址产擞部 譬嬲予离爱缓瘦瘸瞧路提供施浚。 3 产生控制信母 p c i 总线上的数攒传输基本上幽f r a m e # 、i r d y # 、t r d y # 寝d e v s e l # 四根倍母线控制。因此必须檄据主从设备的忙阙铸愤况棚应产鉴这些控制僖 j 号。男艘，p c i 输出接口毫鼹逐具霉蜜现地蜒锬群、数摄分离、愈令锬存及字 第遥撵稿号分离豹功憨。当然整令瞧鼹设诗必器考纛p c i 斌范孛信号滤受载戆 力。 基于p c i 总线的板卡关键部分是接口设计，由于p c i 总线规范的复杂性， 目前常用的接口设计方法有3 种【1 7 】，以下将简单介绍各个接口设计方案。 a ) 选用专用的p c i 接口芯片f 1 3 。】 采用p l x 公司的9 0 5 0 、i n t e l 公司的2 1 5 5 4 以及a m c c 公司的$ 5 9 2 0 及 $ 5 9 3 3 等p c i 专翔芯片，可实现完整的p c i 主设备与从设备式的接口功能，将 笺杂酶p c i 总线接醋转纯为褶对简单的用户接口，僵系统结构受接口芯片限制， 不能灵活涟设计疆标系统，不糕子系统舟缀优纯，置成本较高。舀前可选需的 p c i 憨线接搿芯片圭要先a m c c ( a p p l i e dm i c r o c i r c u i t sc o r p o r a t i o n ) 公司静 $ 5 9 2 0 及$ 5 9 3 3 秘p l x 公司戆p l x 系列p c i 接臼葱片。 1 , p c i 9 0 5 2 简食1 2 1 。2 1 p c i 9 0 5 2 是p l x 公镯继p c i 9 0 5 0 后雄如用于低成本适配器螅总线努撂接蜀 芯片。p c i 9 0 5 2 与p c i 9 0 5 0 一样提供用于适配卡的小型而离性能的p c i 总线量 标( 从属) 接口，使i s a 适配器可以迅速、低成本地转换到p c i 总线上。、p c i 9 0 5 2 使适配卡上的i o 数据传送从i s a 总线速度的8 m h z 加速到p c i 的3 3 m h z ，可 实现1 3 2 m b ，s 的数据传输能力。 主要功能与特性如下： ( 1 ) 符合p c i 2 1 黼范的醋标，接口蕊片支持低成本从属适配器； ( 2 ) 多达五个胬域总线遗址空闯和霞个芹选； ( 3 ) 双商f i f o ，麓子零等待袄态突发操作； ( 4 ) p c i 慧线传输速发霉意达1 3 2 m b s ； ( 5 ) 支持多路复用彝# 多鼹复耀8 位、1 6 位霸3 2 缀逶耀羯域总线； ( 6 ) 支持局域总线与p c i 肘镑异步运行； ( 7 ) 支持b i g l i t t l ee n d i a n 编码字节转换； ( 8 ) 支持来自两个局域总线的中断，生成p c i 中断； ( 9 ) 串行e e p r o m 用于装载配置信息； ( 1 0 ) i s a 模式支持p c i 总线到i s a 总线的单周期存储器( 8 位、1 6 位) 读写 和i 0 访问。 2 a m c c5 5 9 3 3 简介f 2 3 j a m c c $ 5 9 3 3 是功髓较强的p c i 控制芯片。支持各种层次的接口环境。 $ 5 9 3 3 可律为p c i 总线蓄标设备，实现基本的数据传送要求，也可戳作为p c i 总线圭控设备访溺其德p c i 总线设备。$ 5 9 3 3 提供了三个物理总线接口；p c i 总线接盈、外热总线接蜀裙掰选滟辨部非易失髋( n v ) 存储器搂口。穸 接n v 存 骧器用来像存p c i 配器参数，始没备l 转号、摊缝空阕、中断号等资源需求。 6 n v 存储器可以是审弦露锗嚣，也可娃是并嚣存键器，一般采用e e p r o m 芯片。 p c i 总线接口面起p c i 总线，题予响敷p c i 总线绩号，管理p c t 总线。外熬接 口面向用户扩展逻辑，是用户接口媳鼹连接赛薤。基本数据捷送在p c i 憨线与 外加总线闻谶行。$ 5 9 3 3 提供了三种数据传邀方式：p a s s t h r u 方式、f i f o 方式_ 鞠m a i l b o x 方式。它们通过驱动程浮对总绞控剿毒狂器设爨来控涮总线 搡作和数据的传送。m a i l b o x 提供了一个双向数据通邋，可以在软件控制下 竞或系统平螽与羚热设罄之闯静数据传送。这些绩箱冒戳当俸弼户念令、获态 或命令参数寄存器使用，箕用途由桶产自融定义。p a s s t h r u 方式通过地址 姨封斡方法实襞p c t 总线乓拜接弱静数掇传送。程$ 5 9 3 3 痰都窍溪令猿立静 f i f o 数掇逶邀，壹 躺用于p c i 慧线戳辨赫总线静数据传送敬及外加总线鄹p c i 总线酌数据铸遴。两个f i f o 撄可激支持p c i 圭控。每一令f i f o 骞一令遮蟪霆 针和接送计数器以实现p c i 数据转邀。f i f o 数据缓羚区糖宽发为3 2 b i t ，深度 炎8 。这类芯片专戈p c i 总线靛使鼹者设计，宅嬲姆复杂鼹p c i 总线接国关系 转化为简单的8 1 1 6 3 2 使瓣加总线( a d d o i lb u s ) 接黝关系，势必毽瘸纛提供袋离 f i f o 、邮箱簿硬件资源。附加总线接日关系与i s a 总线接目关系相似，使褥暴 i s a 板卡豹设计者可潋穰容撼遗针对附加总线接翻关系避行p c i 总线接霹鼹设 计。采用专用的p c i 接口芯片的板卡，即可作为总线从设备( s l a v e ) 使用，也可 俸为总线主设备( m a s t e r ) 使弼。豢俸为主设餐使瘸瑶雩，板卡上鹣徽处理器落管能 部件遥过p c i 总线直接对微机内存避行访问，其遮度可达13 2 m b s 。总线主设 备方式逶舔予数字视频、瘸终、多攥髂及藏遽数字采集等凝蘧数据籍输镶壤。 采孀专瘸躺p c i 接秘芯片避彳亍设计，优点愁功髓焱、w 靠性商、设计者可避开 复袈鲍p c i 戆线攘搿关系、徐耱逡不囊。箕获患憝芯冀本赛爱冀舔黎麴嚣荔失 性存髓爨 孛占用宝贵熬投卡覆联，淤诗上瞧缺少灵活往。 毽采餍霹编疆避橇嚣传删 如果设计者既苓想使用璎鸯熟p c i 总线接鞠蕊片，瀵费叛卡褥获，必苓憋 煦买昂贵的p c i 总线接口设计开发工具，势且设计媳按嗣功畿穗鬟壹整单，设诗 者可以用c p l d 或f p g a 设计自己的p c i 接日。可以节约系统豹逻辑资滁，瑟 且可将其余用户逻辑艇成在间一块芯片，降低成本，增加设计的爱滔性，但设 计瓣需簧完垒疆躺p c i 鬏范的缩节，设诗簸杂的p c i 按醋逻辑藏庹较大； c ) 采用凝于p c i 内核的卯g a 芯片设计 莱餍綦予p c i 内棱熬磅g a 芯片设诗为霹户畿f p g a 器括嚣侔上实现p c i 接蠲掇供了一稀有效的途径，设计时可以将主要精力集中于非p c i 部分，通过 将f p g a 厂囊挺供瓣穆模块与纂壤强、状态羲及矮释撼逑语害( h d l ) 镰凌诗 方法鸯楗结会，采露艨次纯缩构，畿劝靛强大静e d a 软件环境下，在较徽的时 海感完成复杂系统龄设诗。 基藏匿内蕊绕厂窳浆p c i 蕊臻接瓣一般采邂藿外鹣p c i 专用芯片，翔 ， t l f n d r a 公司豹q s p a n 、p l x 公司9 0 5 2 、i n t e l 公翅豹2 1 5 5 4 等，健蹩遂些 专熏芯片徐椿器赛、功麓繁杂、不缝爱矮酝鬣、不聪予系统戆秀缀魏键，灌予 戍用。单纯的聚用可编程逻辑器牛设计复杂的p c i 接口逻麟难度较大。为此， 器大f p g a 厂离纷纷捺窭蒸予蒜鑫胃编程逻辫器律绻梅冬互艺鹣p c ii p 摸袭 ( 软核、蹰核或硬核) 。 x i l i n x 、a l t e r a 、a e t e l 及q u i e k l o g i e 等公司戆p c i 孩农黧麦舔露广泛斑惩， 锻们各肖特色，总体丽富，x i l i n x 的p c ic o r e 是含肖布局稚线佰恩的h d l 门 缴豫表壤式，踅予v h d l 方法没诗裂繁兰方e d a 软黪蓼凌下瓣臻囊验诞。a l t e r a 的p c ic o r e 为a h d l 格式，邋过a c f 文件挺供布简布线时的约柬，其厢户衡 垂孽信号数蓬较少，囊黢麓萃，捷予实璇。藏拇l 爱q u i e k l o g i e 公司戆爱璐黧嫠 构，使葜可编獠蕊片程速度与懊能上裔一定的优势，但p c i 棱豹功麓爱| j 相对较 弱。 设计撅述 在进行设计之裁，先对系统划分功能模块，最顶屡倒倔殛个模块：a l t e r a 的p c ic o r e 和用户侧逻辑。用户侧逻辑根搬功能露进一步细化。v h d l 的结搀 化特点非常便于层次化设计，每个_ 工程师负责完成功能相对独立的各子模块设 计仿真，最后进行整体的功能仿真。进行整体功能仿真前，先要提取p c ic o r e 的功能仿真模型，按照系统要求配鼗p c ic o r e 的相关参数，然后对其进行编译 及布局布绒。 用户侧逻辑模块与p c ic o r e 互连时，需要注意一魑关键问题。p c ic o r e 支 持p c t 主，飘王作模式，其用户锏主，从模式信号是分开的，在p c ic o r e 处予一 种王幸譬模筑时，舅一稀模式瓣信号懿需簸予确定的无效态，不锈处予悬浮态或 离隘态。翔户侧逻辑模块内帮应避免佼耀三态信号，为霞予控稍与调试，应采 用状态援设计。仿真鞋蓠先要对p c ic o r e 遴移配灌谤润，配霉p c ic o r e 肉藩 配援寄存爨的相度位。 使用方法 一釉是直接将各模块和用户自融设计的用户逻辑模块放农一起进行壤译仿 真，关于配置文件直接在文件中修改。 另一种更直观的方法是利用图形化的向导进行设计，如图2 4 到图2 - 9 。 图2 - 4 中选择语言以及项目名字；在图2 5 选择总线类型，以及p c i 核模 式；图2 - 6 填写配置寄存器佰息；图2 7 选择罄地址寄存器的范围：图2 - 8 选 择怒否支持的中断类鬻；图2 - 9 完成设鬻，可驻看到生成的文件。即可以将得 至豹文件帮灞户逻辑一起进行编译仿真，铁而实现p c i 接口。 霭争4 憨lc o r e 萄导之一翟2 - 5p c ic o r e 掏番之二 凰2 - 6p c ic o r e 向导之三固2 7p c ic o r e 向导之四 圈2 - 8p 0ic o r e 向导之五圈2 - 9p c ic o r e 向导之六 根据以上对3 种实现方案的对比，本系统采用基于p c i 内核的f p g a 芯片设 计方案。硬件设计通过f p g a 芯片中v h d l 2 5 谖言编写用户逻辑，并将整个板卡 的控制逻辑也集成到f p g a 内部，节省了宝贵的板卡蕊积资源。 2 1 2 器馋选择 1 可编程逻辑器件 可编程逻辑器件是整个板卡的核心部分，它控制着整个板卡的时序。 a l t c r a 公司s t r a t i x f p g a 在2 0 0 2 年初推向市场，以突出的性能价格比迅速 占领了商端f p g a 市场。s t r a t i x 器件在结构和王艺较前一代a p e x 系列都有较 大麴撬高，增鸯籍了许多鼗界领先酶牢夸往。工艺上采用成熟的i 5 v ，9 层企满走 线，0 。1 3 u r n 全锅王艺测遗，保谖了低缺陷率，低漏毫流和高黼质。本系统选用 9 的怒s t r a t i x 系列的e p l s l 0 f 7 8 0 c 5 。 e p l s l 0 f 7 8 0 c 5 2 6 1 芯片内部集成了1 3 0 0 6 个寄存器，9 2 0 4 8 8 个存储单元和 1 0 5 7 0 个逻辑单元。可蔫的i o 雩| 瓣6 7 2 个。势越提供了l v d s 逶遒，输入输 出分别4 4 个。内嵌的乘法器方便了数值的快速计算。 并选箱a l t e r a 公司鑫带鹃配纛芯片e p c i 6 实现对f p g a 豹程孝煞鑫动黧 载。 2 。i d t 7 0 v 6 9 5 s 双l z lr a m t 2 7 】 i d t 7 0 v 6 9 5 s 怒一种商速率1 2 8 k x 3 2 b i t 的异步双口静态r a m 。它具有两 组时辨完全独立蛇地址线、数据线葶b 控制线，允诲两个c p u 阉辩对存馈爨遴撑 访问。该双口r a m 内含脊的仲裁逻辑( 忙逻辑) 可以解决两个c p u 同时读写同 一地址的阔题；中断逻辑允许c p u 通过端口直接进行通信；旗谖通信逻辑允许 两个控镧嚣共享资源；采潮主从横式可戳方便璁扩展芯片数据宽度；访问速波 快。备端口宪全异步操作。通过o p t 引脚的控制可以实现3 3 v 和2 5 v 的供嗽 电援。基予疆上特惠，i d t 7 0 v 6 9 5 s 禳逡合作为控翻器之闻静商速数据通信接 口，i d t 7 0 v 6 9 5 s 的引脚功能如表2 1 ： 表2 一 i d t 7 0 v 6 9 5 s 豹 | 搿魏簸 r i l i mp , r 州t h # 嚣白lc e r t 嚣c e t rc i 衄i e n a t d ! 1 r 蹶弧船蚶，* 醚镌t e r a b l = 龃强o m p me n a l 盛e d d l s # 0 l￥9 0 * f # o 峰m 酉目艮露弧 s e m a p p t o me i b m热 m m t ；t tf 霉强孽 l 再g 隐 # 畸f - g 瞽l 蒜i 胃酞喜 b y - 璀蜘s 恤b 靠翱帅) v q o o l p o w 村。釉薯鲥o r 乏w o # ”危o p k o e n 缸r # 8 h c 毫酸孽v 口，d 再 黼翱阳妇f 甜s 自l * es 轴蛾 v p o w v a r 临烈疗哪 v s t t - 日i 1 b 镬o a t a 期口堪 1 t e s td c m p u t 自“ 鞠啦l o e b cc l o c k m e - l z ) 1 t e s t # 啪s e k 魁 t 槲 r e s e t h l l a l l z et a pc o 晡o “ n i d t 7 0 v 6 9 5 双霹r a m 具有鼹套相曼独立的地址线、数据线褒控铡线，允 许两个c p u 同时读取任何存储单：冗( 包括同时读间一地址单元) ，但不允许同时 写或一读一霹同一地址单元，否则就会发难错误。双口r a m 弓l 入仲裁逻辑( 忙 逻辑) 电路和旗语通信来解决这个闻题。当左右两端口同时写入躐一读一写同一 地址单元时，先稳定的地址端口通过仲裁逻辑电路优先读写，嗣时内部电路使 另一墙口静b u s y 信号有效，并在肉部禁止对方访问，直到本灞日揉侔结束。 3 数模转换器a d 9 7 6 7 i o 本卡数模转换电路采丽a d 9 7 6 7 双通道d a 变换嚣。a d 9 7 6 7 是离速、双 口、双通道、1 4 傲c m o sd a 变换器，最大变换速率为1 2 5 m s p s 。像具有两 静工作方式：两个独立数据日方姣和一个交错数据霜穷式，本两放卡采糟前者 工作方式。模拟输出采用麓模输出方式，能有效的抑制抉模干扰、减少失真。 潢羹程籍爨毫滚袭2 m a 至2 0 m a 之阗可逡。 4 d $ 9 0 c r 2 8 5 为了实现长题褰转辍，凌辩蹲诋系绫功耗，对乡 懿没备鹣数据健输采麓 l v d s 信号格式。由于l v d s 采用的是多路技术，在电缆传输中相对予低电膳 t t l ( l v t t l ) 、低瞧匿c m o s ( l v c m o s ) 售号黥够减少8 0 懿线鼹攒耗，还 以减小物理接口的尺寸以及满足信号屏蔽的需拱。本系统中采用d s 9 0 c r 2 8 5 实域l v d s 数据转换。将2 8 位的l v t t l ( l v c m o s ) 数握转歉成4 鼹l v d s 数据流。 2 。2 较磐设计方案 软传设计主要实现两大任务：其一，设计为用户提供参数输入界藤葶珏回数 控制界面酾应用程净。其= ，设计硬件板卡和应用程序交互酌驱动程膨。 在以w i n d o w s 9 x 为p c 机主流操作系统的今天，选择w i n d o w s 9 x 馋为本卡 的系统台平，实现辩隧放系统侠德、疆了的搡稼，使其拥有比较友好的界面。 专用的虚拟