（计算机应用技术专业论文）基于compactpci总线的多功能设备卡研究与实现.pdf

摘要 摘要 c o m a p c t p c i 总线技术是一种加固型计算机技术，它在航天、军事、气象、电 信等领域得到广泛应用。与其它体系结构计算机相比，它具有明显很多优势。 本文讨论了基于c o m p a c t p c i 总线的多功能的数据采集与通信卡。其具有3 2 路开关量输入输出；4 路串口，包括2 路r s 2 3 2 通信和2 路高速r s 4 8 5 通信；8 路 并行高速数据采集功能；热插拔( h o ts w a p ) 支持；p c i 兼容环境要求( 可以工作 在p c i 总线插槽) 。具体内容包括三方面：硬件电路设计、f p g a 模块设计、w d m 驱动程序设计。 在研究p c i 与c o m p a c t p c i 总线的基础上给出了整体方案，硬件上重点讨论了 热插拔( h o ts w a p ) 内容及其实现。f p g a 模块设计是本工程的一个重点。它具有 三个模块：多路并行高速a d 数据采集控制模块、高速串口控制模块和开关量控 制模块。前两个模块是我们的重点。驱动程序设计方面，我们讨论了h o ts w a p 驱 动程序模型，然而我们只实现了非热插拔w d m 驱动程序，这一章主要给出了全 双工串口驱动程序的设计流程图。 关键词：紧凑型p c i热插拔数据采集异步串口w in d o w s 驱动模型 a b s t r a c t a b s t r a c t c o m a p c t p c ib u st e c h n o l o g yi sar e i n f o r c e m e n tt y p eo fc o m p u t e rb u st e c h n o l o g y ， w h i c hi nt h ea e r o s p a c e ，m i l i t a r y ，m e t e o r o l o g y ，t e l e c o m m u n i c a t i o n sa n do t h e rf i e l d sh a s b e e ne x t e n s i v e l ya p p l i e d ，w h i c hi sb e c a u s et h a ti th a sm a n yo b v i o u sa d v a n t a g e s c o m p a r e dt oo t h e rc o m p u t e r b u sa r c h i t e c t u r e t h i sp a p e rd i s c u s s e st h ed e v e l o p m e n to fd a t aa c q u i s t i t i o na n dh i g h - s p e e ds e r i a l c o m m u n i c a t i o np e r i p h e r mb o a r db a s e do nc o m p a c t p c ib u s ，w h i c hc o m p o s e do f3 2 c h a n n e l ss w i t c h i n go fi n p u ta n do u t p u t ；4c h a n n e l so fs e r i a lp o r t s ，i n c l u d i n g2c h a n n e l s r s 2 3 2c o m m u n i c a t i o na n d2c h a n n e l so fh i 曲一s p e e dr s 4 8 5c o m m u n i c a t i o np o r t s ，8 c h a n n e l so fh i g h s p e e dp a r a l l e la d cd a t aa c q u i s i t i o nf u n c t i o n s c o m p a c t p c ih o ts w a p h a sb e e ni m p l e m e n t e di n t h i sd e s i g n s u p p o r tp c ic o m p a t i b l e 、析t 1 1e n v i r o n m e n t a l r e q u i r e m e n t s ( c a nw o r ki nt h ep c ib u ss l o t s ) s p e c i f i cc o n t e n ti n c l u d e st h r e ea s p e c t s ： t h eh a r d w a r ec i r c u i td e s i g n ，f p g am o d u l ed e s i g n ，w d md r i v e rd e s i g n r e s e a r c hi np c ia n dc o m p a c t p c ib u si sg i v e no l lt h eb a s i so ft h eo v e r a l l p r o g r a m m e ，h a r d w a r ef o c u s e do nt h eh o t - s w a p p a b l ec o n t e n ta n di t sr e a l i z a t i o n f p g a m o d u l ed e s i g ni saf o c u so ft h i sp r o j e c t i th a st h r e em o d u l e s ，h i 曲- s p e e dm u l t i - c h a n n e l a dp a r a l l e ld a t aa c q u i s i t i o na n dc o n t r o lm o d u l e s ，c o n t r o lm o d u l e sa n dh i g h s p e e ds e r i a l s w i t c hv o l u m ec o n t r o lm o d u l e t h ef i r s tt w om o d u l e sa r eo u rf o c u s d r i v e rd e s i g n ，w e d i s c u s s e dt h eh o ts w a pd r i v e rm o d e l ，b u tw er e a l i z et h eo n l yn o n - h o t s w a p p a b l ew d m d r i v e r ，t h i sc h a p t e ri sm a i n l yaf u l l - d u p l e xs e r i a lp o r td r i v e rd e s i g nf l o wc h a r t k e y w o r d ：c o m p a c t p c i h o ts w a pd a t aa c q u i s i t i o nu a r tw d m 学位论文创新性声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位 本人签名 不实之处，本人承担一切的法律责任。 日期金鲨：呈! ! 旦 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本学位论文属王保密，在一年解密后适用本授权书。 本人签名：塑塑日期丝塑：三! 导师签名： 驿叠 日期 竹鲁 to 第一章绪论 第一章绪论 1 1 引言 c o m p a c t p c i 作为一种新的开放式工业计算机标准，它是p c i 总线技术和成熟 的欧式卡组装技术的结合。c o m p a c t p c i 系统结构具有很多优良的特性：坚固性与 稳定性、可靠性与扩展性、易维护性与易插拔性、低故障与热插拔性、低成本与 高扩容性等等，这些优点给予了它强大的发展动力，目前c o m p a c t p c i 技术正值壮 年，具有相当广阔的应用前景。 c o m p a c t p c i 最具魅力的特点是热插拔( h o ts w a p ) 功能，虽然这并不是 c o m p a c t p c i 总线强制的内容，但热插拔规范一经提出，便成为c o m p a c t p c i 体系 结构重要的组成部分。热插拔意味着一块模板能够在不切断电源的情况下从机箱 内拔出或插入，依靠先进的软件，系统能够自动调整配置。而热插拔一直是电信 应用的要求，也为工业自动化系统、军工产品所渴求。 另外，热插拔功能结合可重配置功能的f p g a ，已经成为c p c i p c i 板卡开发 的一种理想而常见的模型，除了方便的自主设计控制结构外，高速f p g a 设计也 为用户提供了一种使用分立器件难以实现的性能与功能的方法，比如高速异步串 行通信，高速a d 变换的数据采集控制，就很难找到一款合适的芯片来满足系统 要求，使用f p g a 可能是最好的选择。本文讨论的就是基于c o m p a c t p c i 总线的一 种高速数据采集与通信系统的解决方案。 1 2 技术背景 本次任务前期主要研究了p c i 协议和c o m p a c t p c i 规范，c o m p a c t p c ih o t s w a p 规范，以及f p g a 技术，以下简单介绍一下相关技术的发展与现状。 1 ) p c i 总线技术概述 计算机总线体系结构经历了三代发展。i s a 、e i s a 、v e s a 和m a c ( m i c r o c h a n n e l ) 总线构成了第一代总线技术；第二代为p c i 并行总线体系结构，包括p c i 、 a g p 、p c i x 总线；第三代总线技术是串行总线技术p c ie x p r e s s 。其中p c i 、p c i x 、 p c i e 都是由p c i s i g 制定、管理，以及授权。由于p c i s i g 组织的贡献，和p c i 总线自身的显著优点，使它成为最成功的计算机总线互联技术。其中p c i x 是采 用分离事务方式处理方式，消除了总线等待，它是p c i 的升级版本，也是向p c i e 2 基于c o m p a c t p c i 总线的多功能设备研究与实现 交换式串行总线技术过渡的产品，这里不讨论。 表1 1 计算机总线技术对比 推出最高传 总线带宽总线类型总线频率外设 时间输率 p c x t1 9 8 18系统总线4 m h z4 m b s 1 2 第 i s a 1 9 8 48 1 6系统总线 8 m h z 1 6 m b s 1 2 e i s a1 9 8 83 2系统总线8 3 3 m h z3 3 m b s 1 2 代 v e s a1 9 9 23 2局部总线3 3 m h z1 3 2 m b s p c iv 1 x 1 9 9 2 3 2 6 4 局部总线 3 3 6 6 m h 第 v3 02 0 0 4z 5 2 8 m b s _ - p c i xv 11 9 9 93 2 6 4局部总线 6 6 10 0 11 0 6 4 m b 。_ 一 3 3s 代 p c i xv 2 02 0 0 2 局部总线 1 3 3 2 6 64 2 6 4 m l e i 5 3 3 m h z s 第 p c i e1 02 0 0 2 差分串行局 2 5 g h z2 5 g t s = p c i e2 02 0 0 6 串行部总线 5 g h z5 g t s 代p c i e3 02 0 0 78 g h z8 g t s 2 ) c p c i 总线技术概述 高效率是p c i 的最大优点，但是p c i 规范的电气特性和机械特性，比如金手插 卡方式，并不能满足工业的高强度要求，另外它对p c 机平台规范也无法满足嵌入 式系统应用( p x i 规范是c p c i 向嵌入式领域发展的一个重要规范) 。因此由p i c m g 指定，在电气逻辑和软件功能方面与p c i 标准完全兼容，定义了一种新型的计算机 体系结构标准：c o m a p c t p c i 总线规范。正如其名字 c o m p a c t 含义一样，它是一种 紧凑而加固型的p c i 版本，是一种平行于p c i 规范的开放的工业计算机标准版本。 图1 1 表示 c o m p a c t p c i 与p c i 总线的平行发展关系。 注：曲 c p c i i p a c t p c i s ：a p h 。i c s1 5 0 w - a 皇t x c o m p a c t p c ecn002compactpcih o ts w a p1 7 , 201 2 0 0 s 一一 一 ，n n 。：a 2 0 0 7 8 g t ，s 2 0 0 6 5 g t ，s p c l e 2 0 必2 0 0 4 、磊。矿毒噼黜僦稳s 脚。确川o 7 、2 0 0 2 5 3 3 m h z & 25 g t s 2 0 0 1s t a n d a r dh o tp l u gv 1 0 p c i - xv 2 0p c i e l 0 m i n ip a1 3 3 m h zp c i x 1 0 陀- 烂墨兰。 图1 1p c i 协议族发展简图 6 6 m 时z 3 3 m h z 第一章绪论 c o m p a c t p c i 改良且兼容p c i 规范，目前主要有两个版本：兼容p c iv 2 1 的 c o m p a c t p c ir 3 0 ，即p i c m g2 0 ，r 3 0 ，1 9 9 9 年1 0 月修订版；另一个版本是基于 p c ie x p r e s s 技术的c p c ie x p l 0 ，于2 0 0 5 年7 月推出。p i c m g 并没有推出兼容 p c i x 1 3 3 ，2 6 6 ，5 3 3 m h z 的更高性能c o m p a c t p c i 版本。 以下是c o m p a c t p c i 总线结构的显著特性： 3 3 6 6 m h zp c i 性能 3 2 6 4 位数据传输 ( 重) 3 3 m h z 下每个总线段8 个c p c i 插槽，6 6 m h z 下5 个 工业标准软件支持( 定义了一系列软件规范) 3 u 尺寸( 1 0 0 m m x l 6 0 m m ) 、6 u 尺寸( 2 3 3 3 5 m m x l 6 0 m m l ( 查) i e e e ( 1 1 0 1 1 ，1 1 0 1 1 0 ，1 1 0 1 1 1 ) 欧洲板卡封装 ( i ) i e c 6 0 9 17 、i e c 6 1 0 7 6 4 1 0 1 高密度屏蔽联接器 系统板、设备板、无源底板、后面板分离，结构灵活 丰富的i o 资源，适合电信等超多路i o 系统管理总线及h o ts w a p 支持 其中h o ts w a p 功能是p i c m g1 9 9 8 年推出，0 1 年修订版c p c ih o t s w a pr 2 0 。 虽然h o ts w a p 并不是c o m p a c t p c i 总线必须实现的功能，但自h o t s w a p 推出之后， 它就成了c o m p a c t p c i 协议族不可缺少的组成部分。 鉴于c p c i 的各种优点，它在军事、气象、电信集群运算与控制领域已经得到 迅猛发展。常见的刀片服务器、刀片计算机就是指的c o m a p c t p c i 总线规范的计算 机。另一个p x i ( p c ie x t e n s i o n sf o ri n s t r u m e n t a t i o n ) 规范，更是一种基于c o m p a c t p c i 结构的仪器平台规范，它借助c o m p a c t p c i 将p c i 总线技术引入仪器，代表了 c o m p a c t p c i 在嵌入式领域发展的一个方向。 3 ) f p g a 技术概述 e d a ( e l e c t r i o n i cd e s i g na u t o m a t i o n ) 技术发展使得a i s c ( a p p l i c a t i o ns p e c i f i c i n t e r g r a t e dc i r c u i t s ，专用集成电路) 技术取得了前所未有的成就。从早期的计算机 辅助设计( c a d ，c o m p u t e ra i d e dd e s i g n ) 到计算机辅助工程( c o m p u t e ra i d e d e n g i n e e r i n g ) ，再到如今的电子设计自动化( e d a ) ，a i s c 技术无处不在。 4 基于c o m p a c t p c i 总线的多功能设备研究与实现 器 图1 2 a s i c 的分类 目前用c p l d ( 复杂可编程逻辑器件) 和f p g a ( 现场可编程逻辑阵列) 来进行 a s i c 设计是最为流行的方式之一。这主要得益于它的完全自主设计方案。另外， 优良的前后端设计与仿真软件提高了开发效率，先进的制造工艺提供了性能更高、 资源更丰富的产品，市场的普及与制造技术的提升使c p l d f p g a 的应用进入良性 循环发展道路。实际上c p l d f p g a 己成为很多产品设计中的重要部分。图1 2 给 出了c p l d f p g a 在a s i c 技术中的位置。 本次任务同样采用了f p g a 技术。提供高速串行传输似乎难觅现成的i c ，而 且f p g a 自动控制a d 数据采集比诸如m c u 方式更能获得最佳效率，另外f p g a 可以提供大量可用的i o 引脚，这些都是本次设计选择f p g a 方案的重要原因。 1 3 本文组织及约定 本文第一章讲述了本文技术背景。从第二章开始到第五章，讨论课题的整体 方案与实现。第二章给出了课题的需求与方案，并从三方面讨论了硬件设计，包 括：c p c i p c i 协议接口硬件设计，c o m p a c t p c i 热插拔硬件设计，以及f p g a 多 功能能外围电路设计。第三章结合协议规范，简单研究了p c i 总线和c o m p a c t p c i 总线，并重点讨论了c o m p a c t p c i 热插拔。第四章讨论功能设计，即f p g a 模块设 计，主要有p c i 9 0 3 0 本地时序设计、高速串口设计、a d 采集控制设计以及开关量 模块设计。第五章讨论w d m 驱动程序设计，先是讨论了h o ts w a p 驱动程序模型， 然而本次任务只实现了非h o ts w a p w d m 驱动程序，讨论了全双工串口驱动程序 的开发的流程。第六章讨论了课题的不足之处，并提出了后期改进的几个方案。 第二章硬件整体设计 第二章硬件整体设计 2 1 系统需求与方案 本次课题任务的整体要求是开发一款c o m p a c t p c i 总线结构的设备板 ( p e r i p h e r a lb o a r d ) ，具体要求如下： 运行环境要求： 3 u 尺寸设备板( p e r i p h e r a lb o a r d ) 3 3 v ，3 2 b i t ，3 3 m h zc o m p a c t p c i 工作环境 h o ts w a p ( 硬件全面支持热插拔) x p 操作系统运行 功能要求： a d 数据采集，8 路8 位并行，1 m s p s ，采样输入范围o 2 0 v 模拟信号 4 路串口，包括2 路标准速率r s 2 3 2 ，2 路高速r s 4 8 5 ，r s 8 5 要求到达3 m b p s ， 全双工工作方式 开关量输入输出，1 6 路输入，1 6 路输出，光电隔离 附加要求： 3 3 vp c i 兼容，适配器支持。 从系统要求分析，课题的硬件要求主要分为：c o m p a c t p c i p c i 接口部分( p c i 适配器) ，c p c ih o ts w a p 接口部分，a d 采集、串口通信、开关量部分。其中a d 采集、串口通信、开关量部分本文称之为功能部分。以下主要讨论方案器件的选 择。 1 ) c p c i p c i 协议接口设计方案 c p c i p c i 协议接口主要有两种设计方案，一种是采用i pc o r e 方式的f p g a 实 现，另一种方案是采用通用的p c ii o 加速器实现方式。考虑到f p g a 方式的设计 与调试的复杂程度，课题采用了专用p c ii o 加速器。结合对h o ts w a p 功能的支持， 以及性能方面的考虑，具体选择p l x 公司p c i 9 0 3 0 作为c o m a p c t p c u p c i 的协议 接口芯片，它兼容p c i r 2 2 ，兼容c o m p a c t p c ih o ts w a p 功能，是热插拔r e a d y 级 别( 全面支持热插拔，参考文献 1 7 ) 的p c i 接口芯片。但是一个p c i 9 0 3 0 并不能 实现一个标准的p c i 多功能设备，因为标准的p c i 多功能设备需要多个标准的p c i 配置空间，这似乎只能使用f p g a 方式，然而课题依然采用p c i 9 0 3 0 实现非标准 6 基于c o m p a c t p c i 总线的多功能设备研究与实现 的c p c i p c i 多功能设备卡。 2 ) 热插拔控制器方案 要实现h o ts w a p 功能，除了逻辑控制( 以支持软件控制的) p c i 接口芯片支 持外，还需要特殊的电压设计以满足热插拔对电压电流的特殊要求( 详细内容参 考文献 1 0 】) ，为此必须采用专门的电路设计。l t c l 6 4 3 a l - 1 是一款支持 c o m p a c t p c ih o ts w a p 功能的控制器，任务采用它来实现热插拔电压电流控制。 3 ) 功能接口设计方案 考虑到高速a d 和高速异步串口的性能需求，c p c i p c i 需要提供尽可能高的 传输效率，这就要求p c i 接口应该采用突发方式访问a d ，那么a d 的设计就必须 包含自动控制和自动保存；高速串口控制和大量的开关量1 0 ，通过f p g a c p l d 来实现。因此，功能部分采用f p g a 实现控制逻辑层。 ( 1 ) f p g a 方案，f p g a 的厂家主要a l t e r a 、x i l i n x 、a c t e l 、l a t t i c e 、 q u i c k l o g i c 等，而可选的f p g a 方案很多。本次任务选择a l t e r a 公司c y c l o n e 系列的e p l c 6 q 2 4 0 ，其资源和性能完全满足本次课题的设计要求，而且性价比突 出，可实现2 5 m b p s 的异步串口控制逻辑。 ( 2 ) a d 模数转换芯片采用a d 7 8 2 9 ，8 路8 位并行，3 3 v 供电，最大采样率 2 m s p s 。 ( 3 ) r s 2 3 2 采用m a x 3 2 3 2 ，3 3 v 供电可达12 0 k b p s 传输速率；采用m a x 3 4 9 0 实现高速r s 4 8 5 ，3 3 v 供电，最大可达1 0 m b p s 传输速率。 ( 4 ) 采用光电隔离器件t l p 5 2 1 4 实现开关量接口，其可实现9 6 0 0 1 9 2 0 0 b p s 传输速率。 综合上面所述，本次任务的整体原理框图如下所示，它分为两个部分：p c i 接口部分和c o m p a c t p c i 设备板部分，如图2 1 、图2 2 所示。 p c ib u s ( 3 3 vs l o t ) p c i 适配器 图2 1p c i 适配卡 第二章硬件整体设计 7 2 2 整体原理框图 图2 2 中的p c ia d a p t e r 处打下3 列6 0 个过孔，此处焊接排针，可与图2 1p c i 适配卡上的p c i 适配器母孔连接，使系统可以兼容3 3 vp c i 插槽环境。 可将本课题任务划分为三个部分：硬件电路设计，如上电路；逻辑控制设计， p c i 9 0 3 0 逻辑和f p g a 模块控制逻辑；软件设计，驱动与应用程序设计。其中硬件 包括：c p c u p c i 协议接口设计、c p c ih o ts w a p 电路设计和f p g a 外围电路及功 能的物理层实现。 2 2c o m a p c t p c u p c i 协议接口设计 本节讨论p c i 9 0 3 0 与c p c i 总线、p c i 总线以及本地总线的电路设计。首先简 单介绍一下p c i 9 0 3 0 。 2 2 1 p c i 9 0 3 0 主要特点 表2 1p c ii o 加速器性能指标 p c i本地最 p c i 指标 h o s t 内核 尺寸封装 型号高频率s w a p电压 3 2 一b ，3 3 m h z , p c i1 7 6 p q f p p c i 9 0 3 06 0 m f h z r e a d y3 3 v 2 6 x 2 61 2 x 1 2 v 2 21 8 0 u b g a p c i 9 0 5 24 0 m h z3 2 一b ；3 3 m h z , 2 1 c a p a b l e5 0 v 3 1 2x3 1 2 1 6 0 p q f p p c i 9 0 5 45 0 m h z3 2 b ：3 m h z , r 2 2f r i e n d l y3 3 v2 6x2 6 1 7 6 p q f p p c i 9 0 5 66 6 m h z3 2 一b ；6 6 m h z , r 2 2 r e a d y2 5 v 2 7 x2 72 2 5p b g a p c i 9 6 5 66 6 m h z6 4 一b ；6 6 m h z , r 2 2 r e a d y2 5 v 1 7x1 72 5 6f p b g a p c i 9 0 8 04 0 m h z3 2 - b ：3 m h z , r 2 1 c a p b a l e5 0 v 2 7x2 72 7 2p b g a p c i 9 0 6 04 0 m h z3 2 一b ；3 3 m h z , r 2 1c a p a b l e5 0 v3 0 6 x3 0 62 0 8r q f p 8 基于c o m p 8 c t p c i 总线的多功能蹬鲁研究与实现 p c i 9 0 3 0 与p i x 其它p c ii o 加速器芯片相比具有几个明显的特点如表2 1 所 示。以f 给出p c i 9 0 3 0 的主要特点： ( 1 ) p c ir 22 兼容，3 3 m h zs m a r t a r g e t 接口，3 3 v 5 v 容压，支持3 3 v s v p c i 接口实现： im 。_ 一_ 爨池摄蕊舅鼓潞 一臌酶姆篇篇嚣 + 虢鼎搬 i ”# - l “_ _ “口一# 一 圈2 3p c i 9 0 3 0 内部结构目 ( 2 ) 结构特性： p c i 配置空间0 类型，目标设备模式操作： p m i 寄存器与控制逻辑，蒹容p c ip o w e r m g m l l1 规范： v p d 寄存器与控制逻辑，兼容p c ir 22v p d 规范： h o ts w a p 寄存器与控制兼容p i c m g2i r 20 ，c p c ih o ts w a p ( p i 爿) ) ； 本地配置空间，支持本地传输与控制编辑； 取f i f o 接口，支持p c i 接口0 等待突发传输： 内部s p ie e p r o m 控制逻辑，支持外部串行配置： ( 3 ) p c i 接口端传输特性： p c i3 3 m h z 接口，突发传输达l3 2 m b s ； p c i t 缸g e t p r o g r a m m a b l e b u r s t ：( 本地配置空间设置) p c i t a r g e tr e “a h e a dm o d e ；( 可以和d e l a y e dr e a d 同用) p c it a r g e td e l a y e dw r i t em o d e ； p o s t e dm e m o i yw r i l e s ；( 提高写效率) p c i t a r g e t d e l a y e d r e e d ，2 e x p ( 1 5 ) e l k 超时( 由本地预取、突发支持) ； ( 4 ) 本地配置空间支持的本地接口特点： 异步时钟，9 个g p i o ，2 个可编程中断5 个可编程本地地址空间，5 个独立 片选信号； ( 5 ) 本地配置空间支持的本地传输特性： 异步本地时钟可到6 0 m h z ，本地突发可选2 4 0 m b s ： 第二章硬件整体设计 9 可编程本地非复用8 ，1 6 ，3 2 位数据总线宽度或复用3 2 位总线； 可编程等待周期，可编程握手信号( r e a d y # ，b t e r m # ，w a i t o # ) ，可编程本地预 取( 支持本地突发传输，提高p c i 总线性能) ； ( 6 ) 3 3 v 核电压，低功耗c m o s ，p q f p l 7 6 ，u b g a l 8 0 ，工业级温度，嵌 入式应用。 2 2 2 p c i 9 0 3 0 扩展功能 p c i 9 0 3 0 的内部寄存器空间总的有5 类( 如图2 4 ) ，即标准p c i 配置空间、本 地配置空间、电源管理寄存器空间、热插拔寄存器空间和v p d 寄存器空间。其中 后3 个寄存器空间从访问关系上看，它们位于p c i 配置空间，属于设备相关p c i 配置空间域。p c i 总线端可以访问5 个空间中的任意空间，而p c i 9 0 3 0 的本地总线 无法访问任何内部寄存器，只能通过：本地中断( l i n t i l 、l i n t i 2 ) 、本地电源管 理信号( l p m i n t 拌、l p m e s e t ) 、c p c i s w 及b ds e l # 与内部寄存器空间通信， 并经由i n t a 拌、p m e # 和咖m 群通知p c i 总线，由p c i 总线端访问。 p c i 9 0 3 0 的内部寄存器空间大部分值需要通过e e p r o m 加载，少数由p c i 9 0 3 0 采用硬编码，另外还有一部分值需要b i o s 或o s 重新设置。当然驱动程序和用户 同样可以操作这些值。图2 5 是e e p r o m 数据的分布。 1 5 3 6 l o 锚 p c i 9 0 3 0 v p d 可访问的上限 9 3 c s 6 6 v p d 默认 可访问空间 9 3 c s 5 6 默认的空域 l o a dd a t a p c j 9 0 3 0 的 0 基本配置信息 以b i t 为单位 1 0 0 h ( 5 1 2 b ) 8 0 h ( 2 5 6 b ) 6 0 h ( 1 9 2 b ) ： p r o ta | 妊认 寄存器默认值 4 4 1 a ( 1 3 6 b ) 0 0 1 1 以1 6 b 为单位 图2 4p c i 9 0 3 0 功能存器交互结构图图2 5e e p r o m 区域分布 p c i 9 0 3 0 的配置空间兼容p c ir 2 2 规范，它在0 型配置空间的基础上实现了三 个扩展功能，p m i ，h o ts w a p 和v p d 功能，其可访问相关寄存器位于p c i 9 0 3 0 的 4 0 h 5 3 h 地址4 个双字空间。这里不讨论p c i 电源管理、p c i 配置空间和p c i 9 0 3 0 本地配置空间，只对v d p 和h o ts w a p 两个重要功能进行讨论。 1 0 基于c o m p a c t p c i 总线的多功能设备研究与实现 表2 2p c i 9 0 3 0 配置空间 p a t o 赫姗酿啊件c 椭芦堋洲审w i t h 甜耕w r s l o n to f 口_ p c i 嫩o 协m 附曲d 协 c n 孕州l b n 嗣肿o o m p 岫- 岫i 幢u r e _ 啮- _ 晴_ 惜。吲l 0 协棚u 喇b i k s r l r a 越 p a旺p r 伽 a 翻r 0 3 0锚 8 57ow r l l m b l l et b b o o h d o v i d v e n d o ri dny y 0 4 | 1s m t u $c o m m e n dy 2 0 1 o 晰c 暾c 油r 妇b n l dny 自问t hs e 什t 鹳t p c ib m y 湘h i 睹b 伸 l 叠e n c yt u n e r c 寸l j 怕妇n 群ds u 佴碾蛐 匝埘 f n ds 嶙 弦啊m o hp c ib a 腑墨0f o rm e m or y 静阱辅6blo c a lc o n i g u m a o n 只郫眄嘎yn 1 4 hp c ib 笛a 叫r 9 1l o ti o 站的bbl o c a lc o n f i 洲馆【- o nr b 钳。0 yn 雏p c ib a a d 呐2 f o r a c 抟稍i o l o c a l d 由s s 0yn 1 钠p c ib 签 d 出咎9 宣3f 饼 0 s s t ol 捌 咄量舰婚s 翻i 1y n 2 mp c ib a a o 柏4 f o r c o $ t ol o c a l 加i 由o s 2yn 2 4 hp c ib b 暑o a i 妇5f o r c 0 拿0i ol 捌 d 盲铸ss d a 3yn 2 绷p c ic a d b u ei n l o r m 劬o ns 拥n r oc a s ) p 鼬心钟( n o r s 埤 弦，- 硼nn 2 s 如k y s mi d ；u h 硝懵由mv e n d o ri d ny hp c ib a 鲥悖鹞hl o c a le 邓瞳r 函r o myn y 3 i h舟翻_ 州 屯c 印p a n r n 1 7 ：0 1 3 8 hr t n 幡dnn m a x r a t nt a 雠- ym “m l g 州yy 3 钠 i n l a n u p tp i ni n m r r u i xl i n e 似瞳铀弹嘲mt i b ts u p p 讲谢历铆1 1 5 ：田 p o 哺rp a 吖 y o h p o w e r 誓碡胛眦a 印曲- 赫 m a 眦曰甜t 碍nm a n a g 埘n e m n 1 3 0 = 2 7 2 1 1 0 ：1 6 虹! c 印p m n tc 峰“咐i d 1 5 毋】 p m c s r 嘶蛔 y y 4 4 h p 卅fm a n a 掣n e n td i 缸s u p p o ep o u i q t 瑚叼t - 瞳c o 蛐m l m l 5 乏毛 i t 乏朝 e 函翻嗨；i o r 曩 1 - q 瞳s w a p i - k x s 哪 h d s w a p yy 4 8 h月e s e r w d c o n r o v s 弛u smc 印p 啊m m r c l p n h 咐i d1 2 3 ：1 田l 5 ：q v p dv p dyy 4 0 1fv p d a d 由嘲 no 印p o i n rc a p a 啪i d p 1 ：1e j1 1 5 ：铷 5 0 hv p d d a myn 1 ) v d p 功能及寄存器 v d p 做为p c i r 2 2 规范内容，提供了一种由p c i 配置访问方式访问e e p r o m 数据的一种方式。一般而言，这些数据应该是相关产品、版本等一些重要信息。 v p d c a p a b i l i t yi d ：v p d 功能i d 寄存器，值为0 3 h ，p c i s i g 分配。 v p dn e x tc a pp o i n t e r ：下一个功能指针指向下一功能的p c i 配置空间偏移地 址。对于p c i 9 0 3 0 而言这个值为0 ，表示后面不再有新的功能。 v p d a d d r e s s ：v p d 地址寄存器，指定双字对齐的地址空间。b i t 1 ：0 】必须为 0 0 。b i t 1 4 ：2 表示在e e p r o m 内的双字地址，表示可寻址范围3 2 k 字节。p c i 9 0 3 0 只能支持4 k b i t ，所以v p d 地址的b i t 1 4 ：9 是没有意义的。 f 位：在使用v p d 功能时，对f 写0 时表示根据v p d 所指地址读e e p r o m 双字到v p d 数据寄存器；写l 表示把v p d 数据寄存器中的值写到e e p r o m 中。 v p dd a d a ：v p d 数据寄存器，3 2 位，保存每次从( 或向) e e p r o m 中读出 ( 或写入) 的一个双字数据。对于p c i 9 0 3 0 而言，e e p r o m 分为2 部分( 由本地 配置寄存器的p o r ta r e a 划分) ，默认情况下，只读区域占1 3 6 字节，其后为可 读可写区域。 第二章硬件整体设计 v d p 通过设置p c i 9 0 3 0 本地配置空间，可以读访问e e p r o m4 k b i t 范围内的 任何空间，如图2 5 所示。 2 ) h o ts w a p 功能 p c i 9 0 3 0 兼容p i c m g 2 1 ，r 2 0 ，其对热插拔的支持包括如下内容：早期电压 支持，异步复位，预充电，i o 缓冲满足修正的v i 需求，电压预充电时限制i o 引脚漏电流；引入1 v 预充电电压p c ii o 引脚；引入总线枚举通知信号e n u m # 、 热插拔连接控制b ds e l # 、热插拔状态显示信号l e d o 耐、热插拔开关c p c i s w 四个相关引脚；引入h sc s r 热插拔控制寄存器全面支持热插拔设计。 ( 1 ) h o ts w a p 控制寄存器定义 h sc s r 热插拔控制位于p c i 9 0 3 0p c i 配置空间的4 a h 处。其状态寄存器定 义如下表： 表2 3h sc s r 寄存器描述表 位功能描述可读性可写性复位值 0 保留可非 o 1 e n u m # 中断控制：0 允许中断，1 禁止可 p c io 2 保留可非 0 3l e d 软件控制：1 ，l e d o n # 有效，0 关闭可 p c i0 5 ：4 可编程接口0 ( p i = 0 ) 可非0 0 6 e n u m # 拔除板卡指示：读取1 时表示拔出 可p c i c l r0 过程，写1 时清e m u n 撑中断和状态 7 e n u m # 插入板卡指示：读取l 时表示插入 可p c i ，c l r0 过程，写1 时清e n u m # 中断和状态 1 5 ：8 保留 可非 0 ( 2 ) p c i 9 0 3 0 的控制与连接过程 p c i 9 0 3 0 有b ds e l # 输入引脚、e n u m # 输出引脚，有c p c i s w 输入引脚、和 l e d o n # 输出引脚，均用作c o m p a c t p c i 热插拔控制信号。这里再具体讲述一下热 插拔支持。 p c i 9 0 3 0 的b ds e l # 输入信号和l t c l 6 4 3 的o n # 信号一同连接到j 1 b ds e l # 针，j 1 的b ds e l # 在底板上是最短的引脚，b ds e l # 为高时，指示卡在 插入或拔除过程中，使p c i 9 0 3 0 的输出引脚变成高阻态，保护芯片。卡上有一微 型开关与c p c i s w 引脚连接，它的状态由操作者改变，为了消除抖动，开关的状 态在l m s 的间隔内采样6 次，此开关的状态触发p c i 9 0 3 0 的c p c i s w 信号，改变 e n u m #