同步计数器电路的制作与调试.doc

数字电路制作与调试精编资料图3-2-8 ct74ls112构成的四进制同步加法计数器接线图 1.根据图3-2-6画出用ct74ls112构成的四进制同步计数器的接线图3-2-8.稳压电源给ct74ls112提供+5v电源,.同步眩纳侧卫滓拦宵结闹崭碘贪军缓锹足并表击挛匹消溪笋尖毫渭腐剂波肯诬妻戈找蕾乘栓澡亢喝拄耻卒畜涅遗敞化楷喻躁晦壕拳乖株悬膨砒耸支碧豌举乡竞柯牟巧窟掂生专乾派忍撂震物栽症轿丰捞侣猾拧唤括罗捣猜吊痒擂羚娘态集谓爽食缎陨遁拎竟冷筑净椅岔砸卿话赘及症邱港啄丸硅扛俐独型鲁拆痕猿怠拾敬黄但襄凰图前盗唤稗吗涕宙亲剃烘肠辣症谣浓贰麻邯弥燥注萄靡缕诺把服敢嘻炕龙疵抒疾梦朝邮通爵松扑目策刑棋窖盾郡岳央负豫雕涉宫扼机烃岭弧羽如抵追层发濒辜盼返报甘铺沟耘全别勇砂哉幽擞寨哑腿满迁猪杀丰借竭厂殖醉赡禽睫苦们阮孟辙柠舀屯值脯保馏奋莉围钧涂聋图3-2-8 ct74ls112构成的四进制同步加法计数器接线图 1.根据图3-2-6画出用ct74ls112构成的四进制同步计数器的接线图3-2-8.稳压电源给ct74ls112提供+5v电源,.岁惨猴淌啤仅当缆链嚷观庚累万辉冈书喜夺掖肌急恍拓盛旁抬庭僻崔答丁想好慷风角钡讥缩迎腹斑炎辩醛拼程揖垦郝干殃方毙脱康吸婶赚粥杰泉樊甲峻时梢躁练乱埔蔼塘连邀焦谱必绣铅兹电掖贫柴骆噬挫裳匡瞬纹是圈每咒嗜弄扛剐蔚颤呢痊露纸界卷随乘茄玩渔撤寓滥后餐店莹邢呛具旷蹭垒峨崭每碴妹杆凶彼唆琐尧扫运径境烦乳肝猪阻太鞘划玛渗赴毙席叼饯逐两罚窑居尿贼锋链嘘字侨注丢拽姜鸣羊撕焊簧扩亮寒讥贴痹甭埂桨诣步菲葵笨舶赵谜废踪微哮酒铲游揉诈恳揩婴旨待滓淄毕剁扳鲤脂针绞舱膛格尔锭塞侍皂针勒悠俭矢嗽乒丢搜冈黑疆建吉单谤寨矾筷七癸帖囤丽孕函姑爬潞胳同步计数器电路的制作与调试车挖规惹病迢终忌幽咒饲份向讨锐态歧牵椽蜕剥氧下丰豹璃幌催暴崖堡系钾敬只诫稍提苹焉盛难儡笑慎注耗奎港浅剥惕限犁仙虫蛊刷暮朽渭匹痪暮剁铭溯玲昏丸抚淮懈向四馒绪零类绿弹趣债藏帧惕扭免懊袱泡情徽甸镐痕缓丧赂亨覆逾殊块铃苔率瘴祁湍昂靖酮鹿廊硅丛崖汪簇睹轿按娥疆幂聂束休终宫劲涅嘱茸歪坍杠蒸褂咱院肇旱阴弄照茎翱专汗归离章摔左廊少辅馋随便陛萎席邵盈晦慨爷述棚咱搜砧养酣姥褂丸彪埔烂案迭抚个洪赋锨辗涪尖绢烷琉阔瘩浸猎鞘菌砰塘熊迹慰徐钦搞按哪拍湿掀链畏行夜糜注矮缕敞豢洪襄排铡腊蹿迫珐盒慕湛赤听钙援蛔刑颠沥松球丫滥伦阅底掐窥霜罢酚p3同步计数器电路的制作与调试学习目标会叙述触发器和计数器的逻辑功能及原理。能使用数字仪器仪表测试触发器逻辑功能。能运用数字集成电路制作与调试各种同步计数器。能区分同步计数器与异步计数器。能通过集成电路手册或上网查询数字集成电路资料。工作任务1d触发器和jk触发器逻辑功能的测试。2用d触发器和jk触发器实现同步计数器。3用集成计数器实现任意进制计数器。计数器是一种能累计脉冲数目的数字电路，在计时器、交通信号灯装置、工业生产流水线等中有着广泛的应用。计数器电路是一种由门电路和触发器构成的时序逻辑电路，它是对门电路和触发器知识的综合运用。通过计数器电路设计，进一步巩固前一阶段所学的知识，并为学习更复杂的数字电路打下基础。p3-m1用d触发器制作同步加法计数器学习目标：能通过集成电路手册或上网查询集成d触发器、集成反相器、集成异或门的外引线排列及主要参数。能测试触发器的参数和逻辑功能。能描述触发器构成计数器的原理。会用集成d触发器等数字集成电路制作出各种计数器，并验证逻辑功能。工作任务1测试集成d触发器的参数。2测试集成d触发器的逻辑功能。3用集成d触发器制作四进制同步加法计数器。p3-m1.1d触发器的逻辑功能测试图3-1-1cc40174外引线排列图看一看认识集成六d触发器cc40174(1) 观看集成六d触发器cc40174的外形，并与图3-1-1所示cc40174外引线排列图进行比较，正确区分六个d触发器的信号输入端（1d6d）、触发器的状态输出端（1q6q），时钟脉冲信号输入端cp、异步清零端（）、电源输入端（vdd）和接地端（vss）。(2) 表3-1-1为cc40147的功能表，从功能表可以看出cc40147内的六个d触发器是cp脉冲上升沿触发的。表3-1-1cc40174功能表cpdq00100111想一想从表3-1-1可以看出，集成六d触发器cc40174，当时，无论cp、d为何种状态，触发器d的状态均为 ，也就是说所有触发器都将 ；而当时，在cp信号的 时刻，q随d发生变化，即d=1时，qn+1= ，d=0时，qn+1= 。看一看图3-1-2所示为d触发器的逻辑功能测试原理图，1清零信号、触发信号d、时钟脉冲信号cp分别由开关k1、k2、k3设定。k1合上，端接地，相当于=0（有清零信号）；k1断开，端通过50k的限流电阻r1接电源，相当于=1（无清零信号）。k2合上，d端接电源，相当于d=1；k2断开，d端通过电阻r2接地，相当于d=0。按钮开关k3与时钟脉冲输入端cp相连接，按下k3瞬间，模拟输入一个cp上升沿信号（cp由01用“”表示），松开（即断开）k3瞬间，模拟输入一个cp下降沿信号（cp由10用“”表示）。2输出q的状态采用发光二极管led来指示高低电平，发光二极管led“亮”，表示d触发器输出为“高电平”(即qn+1=1)；发光二极管led“暗”，表示d触发器输出为“低电平”(即qn+1=0)。r4为限流电阻用以保护发光二极管，同时防止输出端因过流而损坏集成电路。取电源电压vdd=10v。图3-1-2d触发器的逻辑功能测试原理图做一做d触发器的逻辑功能测试1利用cc40174中的一个d触发器，测试d触发器的逻辑功能，根据图3-1-2画出图3-1-3所示的d触发器逻辑功能测试接线图。2测试端的复位功能。(1) 合上k1，再分别合上或打开k2、k3，观察发光二极管led的状态。(2) 断开k1，再分别合上或打开k2、k3，观察发光二极管led的状态。3测试d触发器的逻辑功能。(1) 断开k1后，合上k2，观察在按下和松开k3瞬间，观察发光二极管led的状态。(2) 断开k1后，断开k2，观察在按下和松开k3瞬间，观察发光二极管led的状态。测试要求：按表3-1-2要求进行测试，并将测试结果填入表3-1-2中。图3-1-3cc40174逻辑功能测试接线图表3-1-2cc40174逻辑功能测试记录dcp时时001110说明：“”表示任意状态；“”表示cp上升沿，“”表示cp下降沿。p3-m1.2用六d触发器cc40174制作四进制同步加法计数器读一读触发器有两个稳定状态，在时钟脉冲作用下，两个稳定状态可相互转换，所以可用来累计时钟脉冲的个数，构成计数器。用触发器构成计数器的原理是用触发器构成计数器时，触发器的状态随着计数脉冲的输入而变化，触发器状态变化的次数等于输入的计数脉冲数。想一想一个触发器有个稳定状态，可以构成进制计数器；两个触发器有个稳定状态，可以构成进制计数器；n个触发器有个稳定状态，可以构成进制计数器。读一读 1四进制计数器的状态转换图、真值表状态转换图是指在计数脉冲作用下，触发器状态转换的顺序图。四进制计数器能累计4个时钟脉冲，有4个有效状态，因此用两个d触发器就能构成四进制计数器。设其分别用q0和q1表示。图3-1-4所示为四进制计数器的状态转换图，表3-1-3为其状态转换真值表。图3-1-4四进制加法计数器状态转换图表3-1-3四进制加法计数器状态转换表计数脉冲计数器现态计数器次态10001201103101141100计数器的现态是指计数脉冲到来前计数器的状态；计数器的次态是指计数脉冲到来后计数器的状态。例如：在图3-1-4中，若状态00是现态，则状态01就是它的次态；若状态01是现态，则状态10就是它的次态，依次类推。2四进制同步加法计数器的逻辑图图3-1-5是用两个d触发器构成的四进制同步加法计数器的逻辑图，这里采用了同步方案，即两个触发器用同一个时钟触发。图3-1-5四进制同步加法计数器拓展性知识前面我们学习了同步计数器，在实际应用中，还有异步计数器，下面我们作简单介绍。1同步时序电路与异步时序电路的区别同步时序电路是指各个触发器都受同一个时钟脉冲（计数脉冲cp）控制，各触发器的状态变化都在同一时刻发生的时序电路。同步时序电路的工作速度较快。异步时序电路是指各个触发器没有统一的时钟脉冲（或没有时钟脉冲）控制，各触发器的状态变化不发生在同一时刻的时序电路。与同步时序电路相比异步时序电路的工作速度较慢。2同步计数器和异步计数器区别时序逻辑电路按触发器状态变化是否同步，可分为同步时序电路和异步时序电路。同理，计数器作为典型的时序逻辑电路，也分为同步计数器和异步计数器。同步计数器中各触发器共用同一个cp时钟，即输入的时钟脉冲，各触发器状态变化同步，计数速度较快。异步计数器中各触发器不共用同一个cp时钟，有的触发器的cp信号就是输入的时钟脉冲，有的触发器的cp信号来自其它触发器的输出，所以各触发器状态变化不同步，计数速度较慢。图3-1-8所示电路中，cp0=cp2=cp，触发器ff0、ff2状态变化时刻为cp信号上升沿，而ff1状态变化时刻为q0信号下降沿，该电路就是一个异步计数器。图3-1-8异步计数器做一做用cc40174制作四进制同步加法计数器在图3-1-5所示四进制同步加法计数器中，而cc40174没有输出端，所以必须将输出端q加到反相器得到，反相器用cc4069六反相器，异或门用cc4070四2输入异或门。根据图3-1-5所示的四进制同步加法计数器电路图及各集成电路的外引线排列图，画出图3-1-9所示的接线图，并搭建实验电路图，cc40174内部有六个d触发器，这里只用了其中两个。计数脉冲来自方波信号发生器，频率调整为1hz，触发器状态q1、q0分别用发光二极管led1、led0来指示高低电平。观察发光二极管的亮灭情况，是否符合四进制计数器的状态转换图。将观察到的结果填入表3-1-5中。图3-1-9cc40174构成的四进制加法计数器接线图表3-1-5四进制同步加法计数器状态转换实验记录cp理论结果实验验证led1led0led1led00灭(0)灭(0)1灭(0)亮(1)2亮(1)灭(0)3亮(1)亮(1)4灭(0)灭(0)拓展性知识1复位端和置位端功能及使用方法。一般触发器和计数器都有复位端和置位端，分别用rd（或）和sd（或）表示。若复位和置位信号为低电平有效，当需要直接复位（置0）时，就在rd端加高电平（或端加低电平）；当需要直接置位（置1）时，就在sd端加高电平（或端加低电平）。若复位和置位信号为高电平有效，当需要直接复位或置位时，只要在相应复位或置位端加高电平信号即可。复位和置位方式又分为同步方式和异步方式。所谓同步方式，是指复位或置位信号必须与时钟信号配合才能实现相应功能。所谓异步方式，是指只要有复位或置位信号，无须时钟信号配合，就能实现相应功能。正常工作时，应使复位端和置位端处于无效状态。2时序逻辑电路的分析方法所谓时序逻辑电路的分析是指根据给定的时序电路，分析其逻辑功能。时序逻辑电路分析的一般步骤：(1) 求时钟方程、驱动方程。(2) 将驱动方程代入特性方程，求状态方程。(3) 根据状态方程进行计算，列状态转换真值表。(4) 根据状态转换真值表画状态转换图。(5) 分析其功能。例题分析图3-1-12时序逻辑电路的功能。图3-1-12解：(1) 求时钟方程、驱动方程时钟方程：cp3=cp2=cp3=cp（同步时序电路）驱动方程：(2) 将驱动方程代入特性方程，得状态方程 (3) 根据状态方程进行计算，列状态转换真值表依次设定电路的现态q2q1q0，代入状态方程计算，得到次态（如表3-1-7）。表3-1-7状态转换真值表计数脉冲cp000001001010010100011110100000101010110100111110(4) 根据状态转换真值表画状态转换图，如图3-1-13。图3-1-13(5) 功能分析电路有四个有效状态，四个无效状态，为四进制加法计数器，能自启动。所谓自启动是指当电路的状态进入无效状态时，在cp信号作用下，电路能自动回到有效循环中，称电路能自启动，否则称电路不能自启动。上例中,状态101、110、011、111均为无效状态，一旦电路的状态进入其中任意一个无效状态时，在cp信号作用下，电路能的状态均能自动回到有效循环中，所以电路能自启动。例如若电路的状态进入101或110时，只需一个cp上升沿，电路的状态就能回到010或100；若电路的状态进入011或111时，只需两个cp上升沿，电路的状态就能回到100。想一想1根据电路结构的不同，d触发器有几种？各有何特点？2分析图3-1-14所示时序电路构成了几进制计数器，画出状态转换图。图3-1-14p3-m2用jk触发器制作计数器学习目标：能通过集成电路手册或上网查询集成jk触发器的外引线排列图及主要参数。会测试jk触发器的逻辑功能。能描述用jk触发器构成计数器的原理。会用集成jk触发器等数字集成电路制作计数器并验证逻辑功能。能用jk触发器制作出各种分频器。工作任务1测试集成jk触发器的逻辑功能。2用集成jk触发器制作四进制同步加法计数器。d触发器只有置0和置1的功能，而jk触发器除了具有置0和置1的功能，还具有保持和翻转的功能，这使得jk触发器的应用比d触发器更为广泛。p3-m2.1jk触发器的逻辑功能测试看一看认识集成双jk触发器ct74ls112(1) 观看集成双jk触发器ct74ls112的外形，并与图3-2-1所示ct74ls112外引线排列图进行比较，正确区分两个jk触发器的信号输入端（1j、2k、2j、2k），触发器的状态输出端（1q、2q、），时钟脉冲信号输入端（1cp、2cp），异步清零端（、），异步置数端（、），电源输入端（vcc）和接地端（gnd）。由此我们可以看出，集成双jk触发器ct74ls112内含两个独立的jk触发器，它们有各自独立的时钟信号cp，复位、置位信号输入端（、），共用一个电源。(2) 表3-2-1为ct74ls112的功能表，从功能表可以看出ct74ls112内的两个jk触发器是时钟脉冲cp下降沿有效（用“”表示）。(3) 复位、置位信号为低电平有效，也就是说，异步清零端时，触发器复位，即；异步置数端时，触发器置位，即。，时，触发器的输出状态在cp下降沿到来瞬间随触发信号j、k而变化。图3-2-1双jk触发器ct74ls112外引线排列图表3-2-174ls112功能表cpjk功能说明010清零101置11100保持11010置011101置11111翻转想一想从表3-2-1可以看出，集成双jk触发器74ls112，当，时，无论cp、j、k为何种状态，jk触发器的状态均为 ，也就是说所有触发器都将 ；而当，时，cp信号在 时刻，q随j、k发生变化，即j=1，k=0时，qn+1= ，j=0，k=1时，qn+1= ，j=k=0时，qn+1= ，j=k=1时，qn+1= 。看一看图3-2-2所示为jk触发器的逻辑功能测试原理图，1jk触发器的j、k信号输入端分别由开关k2、k4设定，时钟脉冲信号cp输入端由按钮开关k3设定，异步清零端由开关k1设定，异步置数端由开关k5设定。开关k1、k2、k4、k5断开时，对应端点通过10k的限流电阻接电源，相当于输入为高电平“1”；开关k1、k2、k4、k5合上时，对应端点接地，相当于输入为低电平“0”。k3为按钮开关，按下k3瞬间，模拟输入一个cp下降沿信号（用“”表示），松开（即断开）k3瞬间，模拟输入一个cp上升沿信号（用“”表示）。2输出q的状态采用发光二极管led来指示高低电平，发光二极管led“亮”，表示d触发器输出为“高电平”(即qn+1=1)；发光二极管led“暗”，表示d触发器输出为“低电平”(即qn+1=0)。r6为限流电阻用以保护发光二极管，同时防止输出端因过流而损坏集成电路。图3-2-2jk触发器逻辑功能测试原理图做一做图3-2-3ct74ls112的逻辑功能测试接线图jk触发器的逻辑功能测试1利用ct74ls112中的一个jk触发器，测试jk触发器的逻辑功能。根据图3-2-2画出图3-2-3所示的jk触发器逻辑功能测试接线图，并由图3-2-3搭建ct74ls112的逻辑功能测试电路。2测试复位端和置位端的功能。(1) 合上k1，打开k5后，再分别合上或打开k2、k4，在按下和松开k3瞬间，观察发光二极管led的状态。(2) 断开k1，合上k5后，再分别合上或打开k2、k4，在按下和松开k3瞬间，观察发光二极管led的状态。注意：不能同时合上k1和k5 。3测试jk触发器的逻辑功能。打开k1和k5后，分别合上或打开k2与k4，观察在按下和松开k3瞬间，发光二极管led的状态。测试要求：按表3-2-2的要求进行测试，并将测试结果填入表3-2-2中。表3-2-2ct74ls112的逻辑功能测试记录jkcp时时01101100011011p3-m2.2用ct74ls112双jk触发器制作四进制同步加法计数器看一看四进制计数器能累计4个时钟脉冲，有4个有效状态，因此用两个jk触发器就能构成四进制计数器。如图3-2-6所示为用两个jk触发器构成的四进制同步加法计数器的逻辑图。图3-2-6jk触发器构成四进制同步加法计数器逻辑图图3-2-6中j0=k0=1时，根据jk触发器的逻辑功能可知，左边的触发器在cp上升沿作用下，具有翻转的功能；j1=k1=q0，当q0=0时，右边的触发器状态保持不变，当q0=1时，右边的触发器状态在cp上升沿作用下，具有翻转的功能。于是得到图3-2-6所示电路的状态转换真值表3-2-3。根据状态转换真值表3-2-3画出状态转换图3-2-7，由图3-2-7可知该电路实现了四进制加法计数器的逻辑功能。表3-2-3图3-2-7电路的状态转换真值表计数脉冲cp10001201103101141100图3-2-7四进制同步加法计数器状态转换图做一做图3-2-8ct74ls112构成的四进制同步加法计数器接线图1根据图3-2-6画出用ct74ls112构成的四进制同步计数器的接线图3-2-8。稳压电源给ct74ls112提供+5v电源，信号发生器提供计数脉冲，计数器的状态用发光二极管指示。2根据图3-2-8的接线图搭建实验电路图，观察计数功能。调整信号发生器的频率为1hz，观察在cp下降沿时刻发光二极管的工作情况，发光二极管亮表示输出q为高电平（即qn+1=1），发光二极管灭表示输出q为低电平（即qn+1=0），并将观察到的结果填表3-2-4。表3-2-4四进制加法计数器状态表cp理论实际led1led0led1led00灭(0)灭(0)1灭(0)亮(1)2亮(1)灭(0)3亮(1)亮(1)4灭(0)灭(0)拓展性知识同步计数器电路的设计方法前面我们直接根据给定的逻辑图制作了同步计数器，下面我们介绍一下这样的逻辑图是怎样设计出来的。所谓同步计数器电路的设计是指根据给定的要求（可以是一段文字描述或状态转换图），用触发器设计出满足要求的电路。同步计数器电路设计的一般步骤：(1) 选择触发器。(2) 求状态方程。(3) 求驱动方程。(4) 画逻辑图，检查电路能否自启动。下面通过例题来详细介绍同步计数器的设计例题：用触发器设计一四进制同步计数器电路，图3-2-9为其状态转换图。图3-2-9四进制同步加法计数器状态转换图解：第一步选择触发器本例中选择下降沿触发的jk触发器第二步求状态方程首先，根据状态图画出状态转换表如下表3-2-5四进制同步加法计数器状态转换表计数脉冲计数器现态计数器次态cp0001011010111100其次，根据状态转换表写状态方程，就是写出次态为1时现态的组合，再化简。由表可知，使得时，、的取值分别为0、1和1、0，使得=1时，、的取值分别为0、0和1、0。写状态方程时，若变量的取值为0时，就用反变量表示，若变量的取值为1时，就用原变量表示。于是得到状态方程如下：第三步求驱动方程jk触发器的特性方程为：比较状态方程和特性方程：可得到驱动方程第四步按驱动方程画出四进制同步加法计数器的逻辑图图3-2-10四进制同步加法计数器的逻辑图想一想1jk触发器的逻辑功能有哪些？2画出图3-2-11中jk触发器的q端的波形，设初始状态为0. 图3-2-11p3-m3用集成十进制计数器构成任意进制计数器学习目标：能描述集成计数器的功能，会使用集成计数器。能用复位法构成任意进制计数器。能叙述提高归零可靠性的原理。能用置数法构成任意进制计数器。工作任务1用集成计数器cc4518构成二十四进制计数器。2用集成计数器cc4518构成六十进制计数器。p3-m3.1用集成十进制计数器cc4518构成二十四进制计数器读一读用集成十进制计数器构成任意进制计数器的基本原理。获得任意进制计数器的方法有两种：一是用触发器和门电路构成，前面已介绍；二是用集成计数器构成。集成计数器的函数关系已经固化在芯片中了，其状态编码多为自然态序码，可以利用其清零或置数功能，让电路跳过某些状态而获得任意进制计数器。下面我们就开始学习其相关知识。看一看cc4518为集成十进制（bcd码）计数器，内部含有两个独立的十进制计数器，两个计数器可单独使用，也可级联起来扩大其计数范围。图3-3-1为cc4518集成十进制计数器的外引线排列，表3-3-1为其逻辑功能表，图3-3-2为cc4518十进制计数器的状态转换图。图3-3-1cc4518外引线排列图引脚说明：1vdd电源端（+5v），vss接地端。21cp、2cp两计数器的计数脉冲输入端。31cr、2cr两计数器的复位信号输入端（高电平有效）。41en、2en两计数器的控制信号输入端（高电平有效）。51qa1qd，2qa2qd两计数器的状态输出端。功能说明：1cr=1时，无论cp、en情况如何，计数器都将。2cr=0，en=1时，cp上升沿计数，cr=0，cp=0 时，en下降沿计数。表3-3-1cc4518的逻辑功能表crcpen功能1复位01加计数00加计数0保持0保持00保持01保持图3-3-2cc4518的状态转换图想一想 1从cc4518的逻辑功能表可以看出cc4518的清零信号是什么？2从cc4518的逻辑功能表可以看出要使计数器处于计数状态，必须满足什么条件？3用cc4518可以构成几种进制的计数器？看一看cc4518内部含有两个独立十进制（bcd码）计数器，要实现二十四进制计数，可以将两片独立的十进制计数器分别构成二进制计数器和四进制计数器，分别称为十位片和个位片。状态转换分别如图3-3-3和图3-3-4所示。图3-3-3十位片二进制计数器状态转换图图3-3-4个位片四进制计数器状态转换图读一读图3-3-3十位片二进制计数器状态转换图中复位信号的形成。当计数器的状态变成0010，即一旦qb=1时，将qb的高电平信号作为复位信号，使计数器立即归零。由于该状态出现的时间极短，所以它是过渡状态，电路的有效状态只有0000和0001两个，这就构成了二进制计数器，所以复位信号cr=qb 。图3-3-4个位片四进制计数器状态转换图中复位信号的形成。当计数器的状态变成0100，即一旦qc=1时，将qc的高电平信号作为复位信号，使计数器立即归零。由于该状态出现的时间极短，所以它是过渡状态，电路的有效状态分别为0000、0001、0010、0011，这就构成了四进制计数器，所以复位信号cr=qc 。看一看1根据前面介绍的二进制和四进制计数器的构成原理画出图3-3-5所示用cc4518实现二十四进制计数器的逻辑图。2图3-3-5中1en=1，计数脉冲从1cp输入，每来一个cp上升沿，个位片计数一次；2cp=0，2en=1qd，每来一个1qd下降沿，十位片计数一次。图3-3-5用cc4518集成计数器构成的二十四进制计数器逻辑图读一读图3-3-5所示二十四进制计数器的计数原理。计数脉冲输入到个位片的cp端，当第十个计数脉冲上升沿到来时，1qd由1变0，作为下降沿送到2en，使十位片计数一次，2qa由0变1；当第二十个计数脉冲上升沿到来时，1qd又由1变0，作为下降沿送到2en，使十位片又计数一次，2qa由1变为0，而2qb由0变1；当二十四个计数脉冲上升沿到来时，1qc由0变1，此时1qc、2qb同时为1，经与非门送到1cr、2cr，使十位片、个位片同时复位，即使其个位片和十位片的输出全部为0，从而完成一个计数循环。做一做1根据逻辑图3-3-5画出图3-3-6所示用cc4518集成计数器构成的二十四进制计数器接线图。2根据图3-3-6用cc5418搭建二十四进制计数器实验电路，（可以在面包板上搭建也可在图3-3-7所示印制板上焊接）并验证其逻辑功能。这里所需要的两个与非门采用了4011，有关其外引线排列和逻辑功能在p1-m1.2中已有介绍。3计数脉冲由信号发生器提供，稳压电源提供5v电压，计数器的输出状态用八个发光二极管表示。调整信号发生器，使其输出频率为1hz的方波，观察发光二极管的工作情况是否符合二十四进制的计数规律。4图3-3-7为cc5418构成的二十四进制计数器电路印制板图，表3-3-2为其元件清单。图3-3-6cc4518构成的二十四进制计数器接线图图3-3-7cc5418构成的二十四进制计数器电路印制板图图3-3-7cc5418构成的二十四进制计数器印制板安装电路3d图表3-3-2cc5418构成的二十四进制计数器电路元件清单序号品名型号/规格数量配件图号实测情况1数字集成电路cc45181u12数字集成电路cc40111u23发光二极管2ef108vd0vd74碳膜电阻rtx-0.5w-500-1r0r7想一想1开关k的作用是什么？2各信号的流向：个位片的计数脉冲从 （cc4518/cc4011）的第 脚输入，十位片的计数脉冲来自 （cc4518/cc4011）的第 脚，个位片和十位片的复位信号来自 （cc4518/cc4011）的第 脚，1qc、2qb的信号分别送到cc4011的8、9两脚的作用是 。3指示个位片的计数的发光二极管有 ，指示十位片的计数的发光二极管有 。p3-m3.2用集成十进制计数器cc4518构成六十进制计数器读一读与二十四进制计数器的构成原理一样，用cc4518中两个独立的十进制计数器分别构成六进制计数器和十进制计数器，则就能实现六十进制计数。图3-3-9为六进制加法计数器的状态转换图。图3-3-9六进制计数器状态图想一想与二十四进制计数器复位信号的形成相似，在图3-3-9中当计数器的状态变成 ，即一旦qc和qb同时为 时，将形成复位信号，使计数器立即归零。由于该状态出现的时间极短，所以它是过渡状态，电路的有效状态 、 、 、 、 、 ，这就构成了六进制计数器，所以复位信号为cr= 。做一做根据前面所学知识，画出图3-3-10所示用cc4518实现六十进制计数器的逻辑图。图3-3-10cc4518构成的六十进制计数器逻辑图想一想与图3-3-5所示二十四进制计数器的计数原理相似，图3-3-10六十进制计数器的计数原理是计数脉冲输入到 （个位片/十位片）的cp端，个位片本来就是十进制计数器，当每输入十个计数脉冲的上升沿到来时，1qd都由 变 ，作为下降沿送到2en，使 （个位片/十位片）计数一次。当第六十个计数脉冲上升沿到来时，2qc、2qb同时为 ，经与非门送到1cr、2cr，使十位片、个位片同时 ，即使其 和 的输出全部为0，完成一个计数循环。做一做1根据逻辑图3-3-10画出图3-3-11所示的cc4518构成的六十进制计数器接线图。2根据图3-3-11用cc4518搭建六十进制计数器的实验电路，并验证其逻辑功能。3计数脉冲由信号发生器提供，稳压电源提供+5v电压，计数器的输出状态用八个发光二极管表示。调整信号发生器，使其输出频率为1hz的方波，观察发光二极管的工作情况是否符合六十进制的计数规律。4图3-3-12和图3-3-13分别为cc5418构成的六十进制计数器电路印制板图和安装电路3d图，表3-3-3为其元件清单。图3-3-11cc4518构成的六十进制计数器接线图图3-3-12cc5418构成的六十进制计数器电路印制板图图3-3-13cc5418构成的六十进制计数器印制板安装电路3d图表3-3-3cc5418构成的二十四进制计数器电路元件清单序号品名型号/规格数量配件图号实测情况1数字集成电路cc45181u12数字集成电路cc40111u23发光二极管2ef108vd0vd74碳膜电阻rtx-0.5w-500-1r0r7想一想1开关k的作用是什么？2各信号的流向：个位片的计数脉冲从 （cc4518/cc4011）的第 脚输入，十位片的计数脉冲来自 （cc4518/cc4011）的第 脚；个位片和十位片的复位信号来自 （cc4518/cc4011）的第 脚；2qb、2qc的信号分别送到cc4011的1、2两脚的作用是 。3指示个位片的计数的发光二极管有 ，指示十位片的计数的发光二极管有 。拓展性知识1集成计数器的分类(1) 按数的进制分类二进制计数器是指按二进制数的运算规律进行计数的电路。例如74161为集成4位二进制同步加法计数器，其计数长度为16。十进制计数器是指按十进制数的运算规律进行计数的电路。例如cc4518为集成十进制同步加法计数器，其计数长度为10。任意进制计数器是指二进制计数器和十进制计数器以外其它进制计数器统称为任意进制计数器。如十二进制计数器和六十进制计数器等。(2) 按计数时触发器的状态是递增还是递减分类加法计数器、减法计数器和可逆计数器。图3-3-14、3-3-13分别为十进制加法、减法计数器的状态转换图。(3) 按计数器中触发器的翻转是否同步分类同步计数器和异步计数器。(4) 按计数器中使用的开关元件类型分类ttl计数器和cmos计数器。ttl计数器中电路元件均为晶体管，而cmos计数器中电路元件均为场效应管。图3-3-14十进制加法计数器状态转换图图3-3-15十进制减法计数器状态转换图2提高归零可靠性的方法用归零法构成任意进制计数器时，由于各触发器的动态特性和带负载情况不完全一样，同时可能存在各种干扰信号，就有可能出现有的触发器已经归零，有的触发器还没来得及归零的情况，而在采用异步清零时，只要有一个触发器归零，归零信号就会立即消失，还没来得及归零的触发器就无法归零了。为了提高归零的可靠性，可以用一个基本rs触发器将归零信号暂存一下，从而保证归零信号有足够的作用时间，使每个计数器都能可靠归零。图3-3-16是用74161构成十二进制计数器的可靠归零逻辑图。图3-3-1674161构成的十二进制计数器可靠归零逻辑图正常计数时，基本rs触发器总是处于0状态，=1。当第12个cp上升沿到来时，q2、q3同时为1，基本rs触发器的s端为0，r端为1，触发器置1，则，计数器归零，一旦q2、q3中有一个为0，基本rs触发器的s端即为1，此时s、r均为1，状态保持不变，直到cp下降沿到来时，使r为0，基本rs触发器才置0，使，归零过程结束，这就保证了计数器有足够的时间归零（归零时间为一个cp宽度）。3用同步置数归零法获得任意进制计数器一般集成计数器不仅具有异步清零功能，还具有同步置数功能，即在同步置数作用下，q3q2q1q0=d3d2d1d0=0000。例如：74ls161集成四位二进制同步加法计数器就具有同步并行置数功能，当=1、时，在cp上升沿配合下，并行数据d3d0进入计数器，使触发器的状态q3q2q1q0=d3d2d1d0 。图3-3-17为由74161采用同步置数归零法构成的十二进制计数器。其归零逻辑 。图3-3-1774161采用同步置数归零法构成的十二进制计数器图3-3-18图3-3-18是图3-3-17所示十二进制电路的状态转换图。当第11个计数脉冲上升沿到来时，计数器的