（计算机应用技术专业论文）一种由被测电路自己施加测试矢量的bist方法研究.pdf

硕十学位论文 摘要 集成电路( i n t e g r a t e dc i r c u i t ，i c ) 测试开销很高的原因，一方面是因为大多数i c 本身 就非常复杂；另一方面是由于i c 设计人员往往只对i c 的功能需求感兴趣，没有对i c 的可测性给予足够的重视。因此，i c 生产出来以后常常很难被测试，需要使用十分昂贵 的测试仪和很长的测试时间。解决测试问题的一个好办法是使用可测性设计( d e s 追nf o r r s t a b n 娃y ，d 踊，即在对i c 进行设计的同时就考虑对它的测试问题，使得i c 生产出 来以后比较容易地被测试。内建自测试( b u m i ns e l f 二t e s t ，b i s l ) 就是一种重要和常用的 可测性设计技术。 b i s t 方案的关键在于测试矢量生成器( r r e s t p a t t e mg e n e r a t o r ，t p g ) 的设计。两种典 型的t p g 分别是基于线性反馈移位寄存器( l 毗a rf e e d b a c ks h i f tr e g i s t e r ，l f 毽r ) 的伪随 机t p g 和基于只读存储器( r e a do n l ym e n l o r y ，r o m ) 的储存式t p g 。这两种方式各有 优缺点，因此经常被结合起来使用。 本文在阐述了数字电路测试基本理论以及可测性设计的常见策略的基础上，针对当 前b i s t 方案中存在的问题，提出了一种由被测电路自己施加测试矢量( 简称粼) 的b i s t 方法。该方法适用于组合电路以及全扫描结构下的时序电路。在t p ：a c 中，被 测电路不仅仅被看作测试的对象，同时也是一种可利用的资源。通过将被测电路中的一 些内部节点“反馈 连接到被测电路的原始输入端，该方法可以实现由被测电路自己生 成并施加测试矢量，从而提高b i s t 的性能。这种利用反馈进行测试生成的策略也是 t p a c 方法与其他b i s t 方法主要的不同之处。 本文详细说明了t p a c 方法的基本思想并介绍了在测试矢量生成，测试施加以及测 试响应分析各个测试阶段与传统b i s t 方法的异同。针对不同的测试矢量集，本文提出 了三种不同的1 r i 狐c 实施策略：完全反馈，分组完全反馈以及一般反馈。此外，为了便 于算法实现，本文还给出了n ，a c 方法的数学描述。用i s c a s 8 5 电路和m i i l t e s t 给出的 测试集进行的模拟实验结果表明t p a c 与g o l o m b 编码压缩方案相比平均可节约9 5 的 存储空间，与u 珞r 重播种和u 玛r 结合硬件映射的方法相比可节约5 4 的测试矢量长 度，同时还具有较高的故障覆盖率。 关于t p a c 方法的研究本文仅仅算是一个开头。相信这种面积开销小，生成的测试 矢量长度短，即测试时问短的b i s t 方法一定会有比较好的研究前景。 关键词：自反馈测试；内建自测试；测试生成；可测性设计 一种山被测电路自己施加测试矢量的b i s t 方法研究 a b s t r a c t 田l ec o s tf o rt e s t i n gt h em o d e mi n t e g f a t e dc i r c u i to c ) i su s u a u yv e r yh i 曲t h i si s b e c a u s eo ft h ec o n l p l e x i t yo fi c st h e n l s e l v e sa n dl e s sa t t e n t i o np a i db yt h ed e s i g n e r sw h oa r e u s u a l l yi i l t e f e s t e di i li c s 如n c t i 0 i l s s o ，t h et e s to fi ci s ，g e n c r a l l ys p e a k i l l g ，v e r yd i f f i c u na n d n e e d sv e r ye x p e n s i v et e s t e r sa n dl o n gt e s ta p p l i c a t i o nt i i i l e ag o o dm e t h o dt oa d d r e s st h i s p r o b l e mi sd e s 远n f 0 卜t e s t a b i l i t y ( d f d 1 1 l ef u n d a m e n t a li d e ao fd f t i st oc 0 1 1 s i d e r t h et e s t i s s u ew h i l ed e s i g n i n g ，i i lo r d e rt oi m k et h ei c st ob et e s t e de a s i l y b u n d - i ns e m t e s t ( b i s d i sak 砌o fm o s ti i i l p o r t a n ta n dw i d e l yu s e dd f rt e c h n o l o g i e s a p r o p e rt e s tp a t t e ng e n e r a t o r ( t p g ) i st h ee s s e n t i a lp a n i i la n yb i s ts c h e m e t l l l e r ea r e t w 0t ) ，p i c a lt p g s 0 n ei st h ep s e u d o r a n d o mt p gb a s e do nt h em e a rf e e d b a c ks h i f t r e g i s t e r ( l f s r ) 锄dt h eo t h e r i s 腓m o r yt p g b a do nt h er e a do n l ym e m o r y ( r o 岣 t h e t w om e t h o d sh a v et h e i r0 w na d v a n t a g e sa n dd i s a d v a n t a g e s ；t h e r e f o r e ，t h e ya r e0 f t e n c o m b m e dt on 圮e tab a l a n c eb e t w e e nt h ep e r f o r m n c ea n dt h ec o s t o nt h eb a s i so fi i l t r o d u c i i l gt h ep r i i l c i p l e0 fd i g i t a lc i r c u i tt e s t i n ga n dt h ec o m m o n 钉a t e g yo fd f t w ep r o p o s eab i s ts c h e m el l s i i l gt e s tp a 魄n l sa p p l i e db yc i r c i l i t u n d e r t e s t ( r e f e e dt 0 弱t p i a c ) i t s e l f f o rc o n l b i i l a t i o nc i r c u i t so r 如u - s c a 衄e d q u e m i a lc i r c u 诋i nt h i s a p p r o a c h ，c u r r sa r en 0l o n g e ro m yr e g a r d e d a st e s to b j e c t s ，b u ta l s oas o no fa v a i l a b l e r e s o u r c e s b yf e e d b a c kc 0 仰e c t i i l gs o m eo ft h ei i l t e r i o rn o d e st ot h ep r h a r yi i l p u t s ，1 - 】已a c c a ng e n e r a t ea n da p p l yt h en e x ti n p u tv e c t o r b yc u ti t s e 坞s 0a st oi i n p r o v et h ep e r f b r i m n c e o ft h eb i s t ，n l et e s tg e n e r a t i o nm e t h o du s i n g “f e e d b a c ks t r a t e g ) ，i st h em a i l ld 谢色r e n c e b e t 、) l r e e nt b ca n dt h eo t h e rb i s ta p p r o a c h e s i nt h i sp a p e r w ee x p o u n dt h eb 硒i ci d e ao f1 r i a c ，彻dt h es i m i l a r i t i e sa n dd i 彘r e n c e s b e t 、e e nt r a d i t i o n a lb i s t sa n dt p a ci i lt h ev a r i o u ss t a g e so ft e s tp r o c e d u r ei i l c l u d i i l gt e s t p a t t e mg e n e r a t i o i l ，t e s ta p p l i c a t i o na n dr e s p o n s ea n a l y s i s i na d d i t i o n a l ，w ep r o p 0 t l l r e e 1 p a cs t r a t e g i e s ：e m i r e - f e e d b a c l 【，g r o u p e n t i r e - f e e d b a c ka n dg e n e r a l - f e e d b a c kf o rv a r i o u s c i r r sa n dt h e i rt e s t t f u r t h e r m o r e ，am a t h e m a t i c a ld e s c r i p t i o nf o r1 1 巳a ci sp r e 辩n t e d 1 1 圮 e x p e r i l l l e n t a l r e s u l t so nt h ei s o 峪8 5c i r c u i t sa n dm i r 汀巳s tt e s t td e i n o n s t r a t et h a tt h e p r o p o s e ds c h e m en o to n l yc a na c h i e v ea l m o s t1 0 0 s i i i g l es t u c k - a tf a u l tc o v e r a g e ，b u ta l s o h a s 狮a v e r a g e5 4 d e c r e a 簖i i lt e s td a t av o l u m ec o m p a r e dw i t hu s rr e e d i n ga p p r o a c h e s o u rc u l l r e n tw o r l 【sa r ev e r yi r 血n t i l ea n di ti sj u s tab e g i i l n i i l go f1 p a cr e s e a r c h i i 唱w 色 b e l i e v e dt h a tt h i sm e t h o dw i l ll l a v eaw i d er e s e a r c hf o r e g r o u n db e c a u 0 fi t s1 0 wa r e a o v e r h e a da n ds h o r tt e s tl e n g t h ( t h a ti sl e s st e s ta p p l i c a t i o nt i r l l e ) k e yw o r d s ：t p a c ； b i s t ； t e s tg e n e r a t i o n ； d f r 湖南大学 学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的 研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或 集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均 已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名：曲租雉日期：川年歹月夕日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保 留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借 阅。本人授权湖南大学可以将本学位论文的全部或部分内容编入有关数据库进行 检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 本学位论文属于 1 、保密口，在年解密后适用本授权书。 2 、不保密面 ( 请在以上相应方框内打“ ) 作者签名：欧j j l 雕 导师签名：，i 咪 日期： 日期： 硕士学位论文 第1 章绪论 自从集成电路问世以来，集成电路工业迅猛发展，成为发展最快的一个行业。 集成度作为衡量集成电路发展的指标之一，基本遵循着著名的摩尔定律：集成电 路上可容纳的晶体管数目，约每隔1 8 2 4 个月会增加一倍，性能也将提升一倍。 目前超大规模基础电路( v e r y l a r g e s c a l e i n t e g r a t e dc i r c u i t ，v l s i ) 技术的复杂度 已经可以在单芯片上集成上亿个晶体管，主流的集成电路设计已经达到 0 1 3 0 0 9pm ，高端设计已经进入6 5 n m 。根据2 0 0 7 年的国际半导体技术蓝图 1 1j ( i n t e r n a t i o n a lt e c h n o l o g yr o a d m a pf o r s e m i c o n d u c t o r s ，i t r s ) 公布的对v l s i 芯片发展的预测结果，2 0 1 3 年将实现3 2 n m ，2 0 1 6 年将实现2 2 n m 量产，特征尺 寸的这种快速发展趋势对芯片测试的成本和难度都产生了深刻的影响。 1 1 数字电路测试面临的挑战 1 1 。1 测试数据规模剧烈增加 对于传统的单固定故障模型来说，每一个门的测试数据规模不会发生变化。 因此，随着现代集成电路设计中门数量的急剧增加，一个大型电路的测试数据规 模也在快速的增加。同时，由于电路系统时钟频率的不断增加，对于当前的一些 高性能设备和芯片，比如微处理器以及通信设备来说，如何保证对于传输故障 ( t r a n s i t i o nf a u l t s ) 或者是路径延迟故障( p a t hd e l a yf a u l t s ) 的全速测试( a t s p e e d t e s t i n g ) 成为提高测试质量的关键问题之一。通常而言，实现传输故障和路径延 迟故障的全速测试所需的测试集一般是单固定故障模型下测试矢量集大小的好 几倍，测试响应的规模也大幅度提高。于是，对全速测试的测试需求无疑又加快 了测试数据规模变大的趋势。 另外一个方面，随着集成电路特征尺寸的降低和越来越严格的低功耗设计要 求，目前电路的电源电压已经下降到1 5 伏甚至更低。那些以前被认为不会对成 品率造成影响的n u i s a n c e 缺陷现在成了成品率“杀手 ( k i l l e rd e f e c t ) 。同时，新 工艺如浸入式光刻和新材料的应用也产生了很多必须被检测到的缺陷新类型【2 1 ， 比如说：桥接故障( b r i d g ef a u l t s ) 、串扰效应( c r o s s t a l ke f f e c t s ) 、电压噪声( p o w e r n o i s e ) 以及衬底耦合效应( s u b s t r a t en o i s e ) 等。对于后面两种比较复杂的电路缺陷， 至今为止，还没有比较好的故障模型能够描述。即使是对于研究比较成熟的桥接 故障，由于潜在的故障数目可能比传统的单固定故障大几个数量级，所以一个由 上百万个门构成的集成电路，针对桥接故障的测试矢量集也比传统的故障集要大 很多。这些新型故障的出现以及其复杂性，使得测试数据规模进一步增加。 一种由被测屯路自己施加测试矢量的b 璐t 方法研究 1 1 2 自动测试设备的局限性 多年来，自动测试设备( a u t o t e s t e q u i p m e n t s ，a t e ) 在生产测试中扮演着最 为重要的角色。当今大部分芯片的量产测试都是在a t e 系统上完成的。目前的 a t e 设备在成本上来说也占了测试成本的绝大部分【3 1 。集成电路进入深亚微米时 代后，a t e 设备面临着以下几个方面的挑战。 首先，因为a t e 设备需要对所有测试矢量和测试响应进行保存，测试数据 规模的快速增加使得a t e 中内存容量需求也快速变大，因此导致了已经很昂贵 的a t e 设备成本的上升。实际应用中，为了在有限的a t e 内存容量限制下保存 大量的测试数据，测试矢量集通常会经过一定的删减后再保存，这造成了测试质 量的下降。另外一个可行的方案是用无损压缩的算法将测试矢量集进行编码压缩 后保存，然后在a t e 和被测电路( c u t ) 之间增加一个解压缩电路还原被测电路的 输入测试矢量，这种方法保证了测试质量，不过压缩和解压缩过程也增加了测试 的复杂性和电路的面积开销。 其次，a t e 的传输带宽( i ob a n d w i d t h ) 已经成为测试数据传输中的严重瓶颈。 一般而言，一个自动测试设备有多个独立的测试通道，传输带宽是所有测试通道 的测试频率之和。即使是在a t e 中有足够的内存来存储所有的测试数据的情况 下，由于a t e 和c u t 之间的传输带宽限制，整个测试应用过程的持续时间将变 得不可接受。 最后，大量的测试数据导致了a t e 在加载或者转换测试矢量集时所耗费的 时间从几十分钟到几个小时不等【4 1 。由于a t e 在加载测试矢量集的过程中是处 于闲置状态的，而芯片的测试成本与其测试时间是成正比的。大量的a t e 闲置 时间降低了a t e 的利用率，同时也增加了测试的成本。 1 1 3 系统芯片的测试 系统芯片即s o c ( s y s t e m o n a c h i p ) 。随着集成电路集成度的增加，我们已 经可以把越来越多的电路设计在同一个芯片中，这里面可能包含有中央处理器 ( c p u ) 、嵌入式内存( e m b e d d e dm e m o r y ) 、数字信号处理器( d s p ) 、数字功能模块 ( d 适i t a lf u n c t i o n ) 、模拟功能模块( a n a l o gf u n c t i o n ) 、模拟数字转换器( a d c d a c ) 以及各种外围配置( u s b ，m p e g ，) 等等，这就是我们所说的s o c 技术。目 前，很多具有中央处理器功能的消费性电子产品，如视频转换器( s e t t o pb o x ) 、 移动电话( m o b i l ep h o n e s ) 和个人数字助理( p d a ) 等等，都可称之为s o c 芯片。 s o c 芯片内部非常复杂，研发制造的技术一直处于持续改进的状态。同样 的，在测试上也遇到前所未有的挑战。s o c 芯片中： ( 1 ) 晶体管的数目越来越多。 ( 2 ) 为了符合顾客的需求，芯片所提供的功能越来越多。 2 硕士学位论文 ( 3 ) 各个不同功能模块运作的频率往往不同。 ( 4 ) 各功能模块所使用的电压也可能不同。 ( 5 ) 各功能模块的测试原理也不相同。 其中一个比较典型的例子就是在s o c 中的模拟电路部分如a d c d a c 的测 试由于没有很好的有针对性的故障模型和可测性设计方法，只能采用比较昂贵的 功能测试( f u n c t i o n a it e s t ) 。随着s o c 的快速发展和广泛应用，s o c 的测试成本 成为制约s o c 发展的一个重要环节，这给s o c 的测试理论和测试设备都带来了 很多的难题。 1 1 4 可测性设计及可制造性设计 电路测试难度的提高一方面是由于集成电路本身的复杂性越来越高，另一个 方面也是由于电路设计人员在设计过程中只考虑了电路的功能需求，而对电路的 测试需求考虑很少。可测性设计( d f r ) 的基本思想就是在系统和电路进行功能设 计阶段就考虑测试的要求，即衡量一个系统和电路的标准不仅仅有实现功能的优 劣，所用元器件的多少，而且还要看所设计系统和电路是否可测，测试是否方便。 d f i 能有效降低测试生成的复杂度，提高故障覆盖率，降低测试成本。因此在 现代电路测试中的重要性越来越突出。内部扫描设计、边界扫描测试 ( b o u n d a r y s c a nt e s t ) 技术以及内建自测试等d f t 方法都已经得到了广泛的研究和 应用。但各种方法在不同程度上均存在局限性和实际应用上的困难，因此继续深 入研究硬件开销小，可测性好( 故障覆盖率高) 的设计方法仍然是数字系统设计及 测试领域的一个十分重要的课题。 可制造性设计( d e s i g n f o r m a n u f a c t u r e ，d f m ) 是将产品的工程需求与全球制 造能力相匹配，以达到成本最低、产量最高并加快产品面市时间的设计实践和流 程。d f m 的目标是很明确的：使设计人员所设计的芯片能够在良率可接受的范 围内，正确无误地被制造出来。当今的d f m 是并行工程的核心技术，因为设计 与制造是产品生命周期中最重要的两个环节，并行工程就是在开始设计时就要考 虑产品的可制造性和可装配性等因素。d f m 的提出，不仅对电路的设计过程是 一个重大的挑战，同时也深刻影响着电路测试阶段的理论和方法创新【5 l 。 1 2 本文主要贡献 本文在研究了当前主流的可测性设计方法，尤其是b i s t 技术的基础上，提 出了一种由被测电路自己施加测试矢量的b i s t 方案，简称为t p a c ( t e s t p a t t e r n a p p l i e d - b y - c u t ) 。该方法将被测电路本身视为一种可利用的资源， 而不仅仅是被测试的对象。通过将被测电路中的一些内部节点“反馈”连接到被 测电路的输入，该方法可以实现由被测电路自己产生并施加测试矢量。在t p a c 中，通常只需要存储很少的几个种子矢量，其反馈生成的测试矢量集就可以达到 辛p 由被测电路自己施加测试矢量的b i s t 方法研究 给定测试集的故障覆盖率；从而可以减少b i s t 的面积开销、缩短测试应用时间 并且实现全速测试。为了实现该b i s t 方法，本文给出了一个比较完整的数学描 述以及高效的测试矢量序列搜索算法。最后，用i s c a s 8 5 电路和m i n t e s t 给出 的测试集进行的一系列模拟实验，结果表明t p a c 方法的可行性和有效性。 1 3 文章的组织结构 本文共分六章，其余部分的主要内容以及组织结构如下： 在第二章中，主要介绍了数字电路测试的基本理论，包括故障模型、测试生 成以及故障模拟等。其次，由于本文提出的是一种b i s t 技术，所以在第二章中， 回顾了b i s t 技术的发展以及当前在这个领域主要的研究成果和方向。最后，出 于数据对比的需要，简要介绍了测试数据压缩的理论和主流技术。 第三章中主要说明了本文提出的t p a c 方法的基本思想。通过一个将该方法 应用到c 1 7 电路上的实例，展示了t p a c 在测试生成，测试应用以及测试响应 分析上的流程，并给出了该方法的几个基本的实施策略。然后，给出了t p a c 方 法的形式化描述。 在第四章，我们介绍了t p a c 的具体实现过程以及相应的算法，并针对t p a c 的两种不同实施策略以及各种改进方法都进行了模拟实验。通过对实现结果的分 析，可以看到本文方法在测试生成的面积开销以及生成测试码的长度上都有比较 明显的优势。 后面两章分别是关于t p a c 方法的后续研究方向展望和本文的总结。 4 第2 章数字电路测试基本理论及内建自测试技术介绍 数字集成电路测试技术是保证数字系统质量、可靠性及商业影响力的至关重 要的环节。现代的集成电路测试技术主要分为电压测试和电流测试两个大类，本 文中主要讨论的是电压测试。 故障测试的基本思想是“暗箱理论，在不允许打开“暗箱 但又要了解“暗 箱的情况下，只有施加一系列的激励，再根据相应的输出响应去分析得到测试 的结果。其工作框图如图2 1 所示【6 l ，其中测试器要完成以下四项工作： 1 、向被测电路送出测试的激励信号( 即测试矢量) ； 2 ) 接收被测电路在相应激励下的响应信息； 3 ) 根据激励与响应之间的关系分析并“决策 下一个测试矢量； 4 ) 根据激励序列和响应序列来得出最后的测试结果。 图2 1 故障测试的工作框图 在电压测试中，对于一个故障，若存在一个测试矢量，使得故障电路的输出 响应与正常电路的输出响应不同，则认为此故障可由该输入矢量检测出来。因此 可以把整个测试过程分为测试生成、故障模拟和响应分析三个部分。根据故障模 型和电路的结构特点产生测试矢量的过程即为测试生成；对电路生成一个故障 表，然后施加一个测试矢量集，并得出电路的具体状态和响应的过程称为故障模 拟。检验这组测试矢量集在测试故障时是否有效，即对比正常电路与故障电路响 应输出的过程称为响应分析。目前，电路测试生成和故障模拟技术均已比较成熟， 都有自动化的程序用于商业或者学术用途。 本章首先就故障模型、测试生成及故障模拟等数字电路测试基础理论做一个 简单介绍，然后引出当前应用十分广泛的可测性设计概念并在第三节介绍b i s t 技术的原理以及发展回顾。为了减少测试矢量的存储空间和测试应用时间，一般 都会将由测试生成程序生成的测试矢量集压缩后保存，测试矢量压缩技术的介绍 在本章的最后一节。 2 1 数字电路测试基础 2 1 1 故障模型 自从1 9 5 9 年e 1 d r e d 提出了第一篇关于组合电路的测试报告，电路测试在集 成电路生产中所占的重要性就越来越大。在电压测试中，存在功能测试和结构测 试两种不同的测试思想：一个完整的功能测试需要检查电路真值表中的每一项， 这对于原始输入比较多的电路一般是不可能的，所以只适用于简单的存储器测 试；结构测试是依赖于电路的具体结构开发测试算法的测试方法，而算法的核心 就是故障模型。 故障模型是电路中一些比较典型的故障模型化后的结果。一个故障模型的好 坏取决于两个因素：一是精确性，即它是否能很好的反映物理缺陷的影响；二是 易处理性，即在使用这个故障模型时是否方便、高效。然而，这两者往往是相互 矛盾的，一个精确的故障模型通常是复杂和不易处理的，而易于处理的故障模型 通常不能真实客观地反映许多实际存在的问题。因此，应根据电路或系统的不同 工艺、系统的各个阶段以及系统的不同模型和应用，从不同的角度和不同的层次 建立故障模型。下面是一些常见的故障模型： 1 固定故障模型 固定型故障( s t u c k a tf a u l t s ) 模型主要反映电路或系统中某根信号线( 如门的 输入线或输出线、连接导线等) 上的信号的不可控性，即在电路或系统运行过程 中永远固定在某一个值上。在数字系统中，如果该线或者点固定在逻辑高电平1 上，称之为固定1 故障( s t u c k a t 1 ，s - a 1 ) ；如果该线或者点固定在逻辑低电平0 上，则称之为固定0 故障( s t u c k a t 0 ，s - a 0 ) 。 固定型故障模型在实际应用中采用得最为普遍。因为电路中元件的损坏、连 线的开路和相当一部分的短路故障都可以用固定型故障模型比较准确的描述出 来，而且由于它的描述比较简单，因此故障处理也比较方便。以t t l 门电路为 例，输出端的对地短路故障属于s a 0 故障，而输出端的开路故障属于s a 1 故 障。根据电路中固定型故障的数目，可以把固定型故障分为单固定型故障( s i n g l e s t u c k a tf a u l t ，s s a ) 和多固定型故障( m u l t i p l es t u c k a tf a u l t ，m s a ) 两大类。通常 情况下，几个固定型故障可以在电路中同时出现，但由于m s a 故障情况非常复 杂，因此关于m s a 故障模型并不常用。如无特别声明，本文中所讨论的都是s s a 故障模型。图2 2 是一个单固定型故障的例子。 6 硕十学位论文 在图2 2 中，假设在线h 上有一个固定0 故障( 表示为h 0 ) ，即无论线g 的值以及输入线a 、b 的值如何变化，线h 始终都处于低电平状态。此时，如果 电路的输入a 、b 分别是1 和0 ，在正常电路中，最后输出线z 的值应该是1 ，而 在这个故障电路中输出就会是0 。通过适当选取测试输入矢量以及观测电路的输 出，我们可以判断出电路是一个故障电路，并且称该测试矢量可以检测故障h o 。 l 0 图2 2 一个单固定型故障的倒子 另外在图2 2 的电路共有1 2 条线，这些都是单固定型故障的潜在故障点， 因此这个电路可能的故障总数为2 4 。实际应用中可以通过故障等价和故障支配 的概念进行故障数目的压缩p 】。 有一类特殊的固定型故障，它的出现并没有修改电路的输入输出功能，因而 不能被任何测试矢量检测出来，这类故障叫冗余故障( r e d u n d a n tf a u l t ) 。在图2 3 中，假设与非门的b 输入线上有s a 1 故障，那么与非门的输出为a ，这就会在 电路的原始输出端得到输出函数为a b 。而在正常情况下，电路的输出应为 a b b = ( a + b ) b = 彻，与有b 1 故障时的输出函数一样。因此这个故障是冗 余的，在这里无论用什么测试矢量都检测不出这个故障，因为所有的输出响应都 是和正常电路的输出响应一样的。去除冗余的固定型故障通常被用来优化电路， 这对于电路在速度和功耗上的控制是有意义的，但是在实际电路中辨认和消除冗 余故障是一个很复杂的过程【7 1 。在本文第4 章模拟实验中，对于电路中故障数目 的计算数据都是去除了这些冗余故障后的结果。 a b 图2 3 有冗余故障的电路 a b 2 延时故障模型 即使电路结构无误，信号传播的延迟也可能导致异常情况的发生，这种情况 用时延故障( d e l a yf a u l t ) 来描述。时延测试中主要考虑三种时延故障模型：基于 一种由被测电路自己施加测试矢量的b i s t 方法研究 逻辑门的门时延故障( g a t ed e l a yf a u l t ) 、基于逻辑通路的通路时延故障( p a t hd e l a y f a u l t ) 以及转换故障( t r a n s i t i o nf a u l t ) 。 3 桥接故障模型 桥接故障( b r i d g i n gf a u l t ) 主要是用来描述在系统或者电路中发生的短路故 障。在实际应用中常见的两种桥接故障有元件输入端之间的桥接故障以及输入端 和输出端之间的反馈式桥接故障。 2 1 2 测试生成 在确定了所采用的故障模型后，测试的下一步就是要产生针对特定故障模型 的用于电路测试的测试矢量集合( 也称为测试码) 。在功能测试中，测试矢量是 通过穷举的办法产生的。对于一个有n 个输入的c u t 来说，需要施加2 “种不同 的输入激励才能实现对c u t 的完全测试。因此，除了小电路和结构比较规则的 存储器外，这种穷举的功能测试方法在测试数据和测试时间上都是不切实际的， 因为现在大多数电路的输入都是很大的。另一方面，在结构测试中，由于引入了 故障模型的概念，所需要测试的故障集合可以根据电路的内部结构特点确定，然 后通过一些简单可行的算法生成所需的测试矢量集。这个过程称为自动测试矢量 生成( a u t o t e s t - p a t t e r n - g e n e r a t i o n ，a t p g ) 。 a t p g 算法首先给电路注入一个故障，然后通过各种机制激活这个故障，并 将它产生的响应通过硬件传播到电路的输出端。如果输出信号与无故障电路的期 望值不同，则输入矢量可检测这个故障。在a t p g 过程中，通常需要进行故障模 拟，后者是用来判断一个测试矢量到底可以检测哪些故障的一种测试技术，是检 测一个测试矢量是否“有效 的手段。故障模拟器在数字设计过程中的一个典型 应用如图2 4 所示。故障模拟通常在设计验证之后进行，这时电路网表已经验证， 同时具有可用的验证矢量，故障模拟器的两个输入在图2 4 中用带有阴影的模块 表示。故障模拟器执行两个功能：一是对于给定的一组测试矢量，确定它对给定 故障模型或者给定故障列表的覆盖，被检测出的故障会从故障列表中删除。二是 如果故障覆盖率不够高，将在测试生成器协助下，生成需要的矢量集。另外故障 模拟还用来对测试集进行无损压缩【引。 最简单的a t p g 算法是随机测试生成算法，可以采用一些硬件电路如线形反 馈移位寄存器( l f s r ) 来产生随机的测试矢量，也可以由软件来实现这一功能。 对每个新的测试矢量，用故障模拟的办法确定该矢量所能检测的故障，并与已经 确定可以检测的全部故障进行比较，如果这个新的矢量能检测出新的故障，则将 该矢量保留，否则放弃它。这个过程不断重复下去，直至检测出所有的故障，或 是达到了一定的故障覆盖率。随机测试生成算法的优点是易于实现、成本低；缺 点则是故障覆盖率比较低，要想达到较好的覆盖率，通常需要生成规模很大的测 试矢量集。 8 硕士学位论文 停止 图2 4 用于测试生成的故障模拟 算法测试生成一般针对电路中的故障进行算法上的设计，也称为确定性测试 生成。基本的和第一个算法是r o t h 提出的d 算法【9 】，它采用d 立方建立了a t p g 的运算和算法。其次的发展是g e o l 提出的p o d e m 算法1 1 0 l ，它采用路径传播约 束有效地限制了a r p g 算法的搜索空间，并且引入了回溯的概念。第三个重要发 展是f u j i w a r a 和s h i m o n o 提出的f a n 算法i n 】，它有效地限制了回溯从而加快了 搜索的速度，并且利用信号信息来限制搜索空间。这种测试生成的特点是只需要 生成较少的测试矢量就可以达到很高的故障覆盖率，但它所消耗的c p u 时间是 关于电路等效门数的指数函数，成本较高。事实上，测试生成尤其是时序电路的 测试生成是一个数学上的n p 完全问题【1 2 l ，这意味着尚未发现计算时间函数是由 多项式表示的算法。 2 1 3 响应分析 在电路测试过程中，最后一个步骤就是加载测试矢量后，比较所得到的输出 响应值是否与无故障电路下的输出响应一致，如果两者至少有一位不同，则可断 定这个电路有故障，这个过程称为响应分析。 一种可选的响应分析方法是把电路的正常响应序列保存在一个存储器中，然 后与测试过程中的响应输出对比。这种方法虽然操作简单，但是存储正常的响应 序列需要大量的存储空间，实际运用时可能无法实现。为了减少占用存储空间和 提高测试速度，一般的做法是把响应序列进行压缩，即从中提取出它的特征( 也 称为签名) ，这样就不必把实际得到的响应序列同正常电路的响应序列做对比， 而只需要比较两者的特征值，这种响应分析方法被称为特征分析法。例如，正常 电路的特征是输出序列前n 个为1 ，如果c u t 地输出序列不符合该特征，则c u t 是有故障的。由于特征是从响应序列中提取出来的，特征中所含有的对检测故障 一种由被测电路自己施加测试矢量的b i s t 方法研究 有用的信息不会多于原序列中所含有的信息。所以，使用特征分析法来检测故障， 其故障覆盖率一般会低一些，即有些原本可以检测出来的故障变得检测不出来 了。但是特征分析法的主要优点是测试速度高、占用内存少、测试设备也比较简 单，因此有广泛的应用。 目前最常用的响应压缩器( 即特征分析器) 是由线性反馈移位寄存器组成的。 比如在后面将要介绍的b i s t 方法中，l f s r 通常既可以作为测试生成器，还可 以作为响应压缩器。 2 2 可测性设计 如1 1 4 中所述，可测性设计是在设计的同时就考虑测试的可行性和简单性。 可测性设计的方法主要可分为两大类【3 】：一类是专项设计( a dh o cd e s i g n ) ，即按 功能基本要求设计系统和电路，采用一些比较简单易行的措旋，使得它们的可测 性得到提高：另一类是结构设计( s t r u c t u r e dd e s i g n ) ，它是根据可测性设计的一般 规则和基本模式来进行电路的功能设计。对于时序电路来说，前者不能根本解决 测试问题，因此对时序电路的设计经常采取结构设计。常见的d f t 技术有三种： 扫描设计( s c a nd e s i g n ) 、内建自测试( b i s t ) 和边界扫描测试( b o u n d a r ys c a nt e s t ) 扫描设计是针对时序电路的一种应用广泛的可测性设计方法。通过把内部寄 存器全部或者部分的改造成扫描寄存器并连接为一个扫描链，它可以把电路内的 信号“移出 来观察，或把特定的输入信号“移入 ，在本质上提高了电路和系 统的可观察性和可控制性。其基本原理如图2 5 所示。 原始 输入 哩坚鬯竺l 一： 一一一一j s c a n 【n 图2 5 扫描设计的基本原理 一 s c a n a u t 在全扫描设计( f u l l s c a nd e s i g n ) 中，所有的内部触发器都被改造为扫描寄存 器，并通过增加图中虚线部分所示的连线构成一条扫描链。在测试模式下，通过 s c a n i n 端口将逻辑状态移位到扫描寄存器中，可以把所有的触发器设置为任意 1 0 硕士学位论文 需要的状态。同时，还可以把扫描寄存器的状态值通过移位的办法在s c a n o u t 端口进行观察。这个设计具有减少测试矢量生成工作的优点：一个组合a t p g ( 远 比时序a t p g 简单) 就可以生成时序电路中所有固定型故障的测试矢量集。 扫描设计作为一种比较成熟的d f r 方法，已经成为电子设计自动化 ( e l e c t r o n i cd e s i g na u t o m a t i c ，e d a ) 软件中普遍采用的技术。全扫描设计主要的 缺点是需要较大的面积和测试时间开销。因为大多数操作都是通过扫描链的移位 操作进行。在大多数a s i c 数字芯片的特定部分局部扫描比全扫描在功耗和测试 时间上更有利【1 3 15 1 。在局部扫描设计中，只有部分关键性的内部寄存器被连接 到扫描链中，这节省了硅片面积和布线资源，并且也能够通过时序操作将非扫描 元素置到所需的状态，以增加电路的可控制性。但局部扫描的问题主要是其在测 试生成时仍需要处理时序电路。 b i s t 方法中所有的测试步骤都放到c u t 内部来完成，即在c u t 内部生成 测试矢量，进行测试矢量施加并完成响应分析。其具体方式及结构将在下一节中 详细介绍。 另外一种被广泛应用来进行板级测试的技术是边界扫描技术。它的基本原理 是通过在芯片的每个i o 管脚附加增加一个边界扫描单元( b o u n d a r ys c a nc e l l ， b s c l 以及一些附加的控制逻辑来实现的。这些b s c 在测试模式下可以控制输入 管脚的状态，并可采集输出管脚的状态，然后通过一个扫描链串行的输出，这样 通过分析输出的结果就可以测试出电路板中器件的好坏以及相互连接的正确性。 关于边界扫描的详细规范，可以查阅i e e e l l 4 9 1 【1 6 l 标准。其基本原理如图2 6 所示，在测试模式下，所有在原始输入处的边界扫描单元的值都从t d i 移位进来， 然后在t d o 处移位出电路的输出响应。 i ( 测试数据输入t d l测试数据输出t d 0 ( 输出) 图2 6 边界扫描基本原理 边界扫描测试有两大优点：一个是方便芯片的故障定位，迅速准确地测试两 一种由被测电路自己施加测试矢量的b i s t 方法研究 个芯片管脚的连接是否可靠，提高测试检验效率：另一个是，具有j t a g 接口 ( j o i n tt e s ta c t i o ng r o u p ，即边界扫描接口) 的芯片，可以内置一些预先定义好 的测试功能，通过边界扫描通道来使芯片处于某个特定的功能模式，以提高系统 控制的灵活性和方便系统设计。 2 3 内建自测试 一个数字系统要在它的生命周期中的几个不同时间进行测试，包括门级测 试、板级测试以及系统测试。测试必须速度快而且有很高的故障覆盖率。实现这 个目的的一个方法是将测试指定为系统的一个功能，这样它就变成了自测试的。 内建自测试( b i s t ) 最早由a g r a w a l 和k i m e 【1 7 ，1 8 】提出，它的基本思想是在制造芯 片的电路中加入一些额外的自测试电路。测试时从芯片外部施加必要的控制信 号，通过运作内建自测试的硬件和软件