（信号与信息处理专业论文）基于pci总线数据采集系统的研究.pdf

摘要 摘要 本文从当前数据采集系统的概念和发展方向入手，论述了基于p c i 总线数 据采集系统和p c i 总线技术的特点，对由高速高精度a d 转换芯片、高性能d s p 芯片、p c i 总线接口组成和由高速高精度a d 转换芯片、m c u 、双口r a m 、p c i 总线接口组成的两种系统方案和目前使用较多的三种p c i 接口设计方案进行了 对比分析，并进行了方案论证，最后确定了以p c i 9 0 5 2 为p c i 接口，双口r a m ， 数据采集系统芯片c 8 0 5 1 f 0 2 0 组成的数据采集系统， 同时，硬件方面具体叙述了系统各个模块的功能、实现方法、数据传输的 方式以及p c i 扩展板p c b 设计要注意的问题；软件方面重点介绍了利用d d k 开发p c i 设备的w d m 驱动程序的设计原理、方法及在设计中注意事项，并详 细叙述了利用v c 开发应用程序。 关键字：数据采集； p c i ；w d m ；d d k ：a d a b s t r a c t a b s t r a c t t h e p a p e rh a si n t r o d u c e dt h ec o n c e p t i o na n dp r o s p e c to fd a t aa c q u i s i t i o ns y s t e m ， a n dt h et r a i to fs y s t e ma n dt e c h n i q u eb a s e do np c ib u s 。t h r o u g ha n t i t h e s i sa n d a n a l y s i so ft h e s et w ok i n d so fs y s t e m a t i cs c h e m e s ：o n ei sc o m p o s e do fah i g h s p e e d a n dh i g h - a c c u r a c ya dt r a n s i t i o nc h i p ，ah i g h - p e r f o r m a n c ed s p c h i pa n d t h ep c ib u s i n t e r f a c e ；t h eo t h e ri sc o m p o s e do fah i g hs p e e da n dh i g h a c c u r a c ya dt r a n s i t i o n c h i p ，am c u ，ad u a lp o r tr a m a n dt h ep c ib u si n t e r f a c e ，a n dt h r e ep c ii n t e r f a c e m e t h o d sm o s t l yu s e da tp r e s e n ta n dp r o p o s e d ，a n dih a v ec o n f i r m e dw i 也t h ed a t a a c q u i s i t i o ns y s t e ms c h e m ei n c l u d i n gac 8 0 5 1 f 0 2 0 ，ad u a lp o r tr a mi d t 7 1 3 0a n d t h ep c i 9 0 5 2a f t e rs c h e m ec o n f i r m a t i o n 。 h a r d w a r eh a sn a r r a t e dc o n c r e t e l ys y s t e me a c hf u n c t i o n , i m p l e m e n t a t i o nm e t h o d ， d a t at r a n s m i s s i o nm e t h o da n dp r o b l e mc a r e di np c bd e s i g no fd a t aa c q u i s i t i o n s y s t e m s o f t w a r eh a sg i v e nt h ed e s i g np r i n c i p l ea n di d e ao fw d md r i v e ro fp c i d e v i c eb yd d ka n da t t e n t i o nd e t a i l si nd e s i g n ，a n du t i l i z e dv cm a k ea p p l i c a t i o n s o f t w a r eo f d e v e l o p i n gi nd e t a i l k e yw o r d s ：d a t aa c q u i s i t i o n ；p c i ；w d m ；d d k ；a d 娃 南开大学学位论文版权使用授权书 本人完全了解南开大学关于收集、保存、使用学位论文的规定，同意如下各 项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论 文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存论文： 学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权 按有关规定向国家有关部门或者机构送交论文的复印件和电子版；在不以赢利为 目的的前提下，学校可以适当复制论文的部分或全部内容用于学术活动。 学位论文作者签名： 市坷 肿年t 月蝴日 士楹譬篓导教师同意，本学位论文属于保密，在) 年解密后适用 本授权书。 指导教师签名： 始挂话 学位论文作者签名： 唷巧 解密时间：年月日 各密级的最长保密年限及书写格式规定如下： 群| ； ， 聱，、一j7 口以 ，”“，。? 。“。r 。 驴“7 i 一c7 jp ：二 i 内部5 年( 最长5 年，可少予5 年) ：秘密1 0 年( 最长l o 年，可少于l o 年) ；机密2 0 年( 最长2 0 年，可少于2 0 年) ， 南开大学学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师指导下，进行研究工作 所取得的成果。除文中已经注明引用的内容外，本学位论文的研究成果不包含 任何他人创作的、已公开发表或者没有公开发表的作品的内容。对本论文所涉 及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明。本学 位论文原创性声明的法律责任由本人承担。 学位论文作者签名：有：呵 叫付年f 月艿e l 第一章绪论 第一章绪论 第一节数据采集系统的概述 数据采集经过几十年的发展，已经成为一门很成熟的技术。它主要完成两 部分工作：一是信号的采样，主要由采样保持电路完成；二是采样值的量化， 主要由a d 转换器完成【”。现在a d 转换器的集成化很高，很多都内置采样户缣 持放大器和电压参考源等单元电路，为应用的简化提供了方便，典型数据采集 系统框图如图1 1 所示。传感器输出的模拟信号经过前置放大器放大后进入采 集系统，先经过信号调理电路进行信号的放大、滤波、使信号带宽限制在需要 的范围内，并使信号的幅度与a d c 的量程相匹配；有时由于传感器的响应是非 线性的，那么信号调理电路还要将其线性化。经过以上处理后，信号被送入采 样保持器进行采样，然后被模数转换器量化，量化后的数据被送入存储器进行 存储以供处理。 圈羔。l 典型数据采集系统结构圈 第二节国内外发展现状 随羞计算机技术的飞速发展，人们迫切需要研制基于p c 系统的快速、高性 第一章绪论 能以及廉价的信号采集系统来获取传感器的各种信号，以满足数字信号处理新 技术的要求。而p c i 总线作为一种高性能的局部总线，代表微机总线的发展方 向。p c i 总线作为一种高性能的局部总线，现在是p c 机的主流总线，在由3 2 位升级到6 4 位后将在5 8 年内维持p c 主流的地位。而目前各种数据传输率较 低的总线都被迅速发展的p c 机技术所淘汰，各个c p u 及主板芯片生产商已经 不再专门支持i s a 总线，i s a 总线的信号采集系统将迅速被市场淘汰。 随着a d 转换及图形处理技术的广泛应用，在以w i n d o w s 为主的图形用户 接口进入p c 机后，对高速的图形扫描、处理和高速数据采集有了新的要求，这 时的外设速度也有了相当大的提高，图形控制器与显示器之间的数据传输率也 达到了7 0 m b s 。一般总线的速度应为外设速度的3 。5 倍，这样原有的i s a 、e i s a 总线已经远远不能满足系统的需要，成为制约整个系统的主要瓶颈，在这种情 况下，i n t e l 公司提出了一种先进的新局部总线标准，即p c i 总线标准，从结 构上看，p c i 总线是在c p u 和原来的系统总线之间插入的一级总线，由一个桥 接电路来实现对这一层的管理，实现上下之间的接口以实现数据的传送。 在我国的科研和生产中，随着计算机科学的高速发展，p c 机的占有率越来 越高，为人们利用现代数字信号处理技术高速、大量地处理信息提供了有效手 段。数据采集技术在信息的采集和处理中起着重要的作用。因此，发展基于p c 系 统的高性能低价位的数据采集系统以满足数字信号处理新技术应用的任务变得 日益迫切。目前，p c 机所用的数据采集系统很大部分是基于i s a 总线结构的， 这种结构的最大缺点是数据传输速率太低，已逐渐不能胜任现代技术的要求， 且许多新的p c 机已不再保留i s a 总线插槽。因此，研究开发基于p c i 总线的数 据采集系统具有较高的理论价值和广阔的应用前景。 第三节本文提出的背景 微波在化学领域中的应用越来越广泛，近年来，大量实验已经证实，微波 可以极大地提高一些化学反应速率，缩短化学反应时间，节省溶剂( 较常规方 法少5 0 - 9 0 ) 、节约能源、减少废物的产生，同时可以提高提取物的收获率 和纯度。另一方面有利于环境保护，它是一种具有广阔发展前途的新技术。而 温度在线实时检测以及控制是微波协助化学反应系统中的关键部分。 为了充分利用计算机资源，将数据采集控制、温度控制和显示界面均由计 2 第一章绪论 算机来完成。开发的硬件系统应包括温度检测、信号放大、a d 转换、p c i 接口 电路、过零检测电路、微波功率控制电路等。 第四节本文的主要研究工作 结合p c i 总线接口技术及其在高速数据采集系统中的应用在国内外的发展 趋势和实验室的实际情况，本文围绕基于p c i 总线接口技术的某些内容进行了 研究，主要工作具体如下： 1 探讨了p c i 总线接口技术，列举了三种p c i 总线接口方法。对p c i 总线 接口技术及其在高速数据采集系统课题进行了深入研究，提出了由 c 8 0 5 1 f 0 2 0 、双口r a m 、和p c i 9 0 5 2 来实现数据采集控制系统的方案。 2 根据设计方案完成了由c 8 0 5 1 f 0 2 0 、双口r a m 、和p c i 9 0 5 2 组成的硬件 电路、系统的调试和方案的完全实现。 3 根据课题方案和硬件板卡的要求，采用d d k 2 0 0 0 开发了w d m 驱动程序， 并且详细叙述了驱动程序开发和调试的过程。 第二章p c i 总线技术 第二章p c i 总线技术 通过a d 转换得到的数字信号通常由系统总线传输到计算机的存储器或外 设中，不同的总线技术对信号传输的质量和效率影响很大。作为一种高性能的 局部总线，目前，p c i 总线已成为新一代个人计算机的标准总线，将在今后的几 年内维持p c 杌总线的主流地位，而目前各种数据传输率较低的总线如i s a 总线 等都将被迅速发展的微机技术所淘汰。本章介绍了数据采集系统研究中所用到 的p c i 总线的相关技术以及操作系统对p c i 总线和设备进行初始化的具体方法。 第一节p c i 总线结构和特点 2 1 1p c i 总线的结构 p c i 总线的英文全称为p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c ts p e c i a li n t e r e s g r o u p ，简称p c i s i g ，即外设部件互连【触。p c i 总线通过主桥路( 也叫第一级总线， p c ib u so ) ，主桥路上有主存储器、c p u 控制器、高速缓存器与c p u 相连，同 时又通过一个扩展总线桥接出一个标准y o 总线，这条总线可以是i s a ，e i s a 或m c 总线，从而能够继续利用现有的y o 设备。高速网络设备和图形设备直接 连接到p c i 总线上。p c i 总线结构见图2 1 ： c 阳 c a c h e 高速图形设备 主桥路l 存储器 p c i 总线 ll 高速网络设备扩展总线桥基本i o 功能 | is a i e i s a i x c 总线 图2 1p c i 总线应用系统框图 4 第二章p c i 总线技术 2 1 2p c i 总线的特点 p c i 总线是一种同步的独立予处理器的3 2 位或6 4 位局部总线，最高工作频 率为3 3 m h z ，峰值速度在3 2 位时为1 3 2 m b s ，6 4 馒时必2 6 4 m b s ，总线规范 由p c i s i g 发布。i s a 总线相比，p c i 总线和有如下显著的特点： 高速性 p c i 局部总线以3 3 m h z 的时钟频率操作，采用3 2 位数据总线，数据传输速 率可高达1 3 2 m b s ，远超过以往的各种总线。而早在1 9 9 5 年6 月推出的p c i 总 线规范2 。l 已定义了6 4 位、6 6 m h z 的p c i 总线标准。因此p c i 总线完全可为未 来的计算机提供更高的数据传送率。另外，p c i 总线的主设备( m a s t e r ) 可与微机 内存直接交换数据，丽不必经过微机c p u 中转，也提高了数据传送的效率。 即插即用性 。 目前随着计算枫技术的发展，微机中留给用户使用的硬件资源越来越少， 也越来越含糊不清。在使用i s a 板卡时，有两个问题需要解决：一是在同一台 微机上使用多个不同厂家、不同型号的板卡时，板卡之间可能会有硬件资源上 的冲突；二是板卡所占用的硬件资源可能会与系统硬件资源( 如声卡、网卡等) 相冲突。而p c i 板卡的硬件资源则是由微机根据其各自的要求统一分配，决不 会有任何的冲突闻题。因此，作为p c i 板卡的设计者，不必关心微枫的哪些资 源可用，那些资源不可用，也不必关心板卡之间是否会有冲突。因此，即使不 考虑p c i 总线的高速性，单凭其即插即用性，就比i s a 总线优越了许多。 可靠性 p c i 独立于处理器的结构，形成一种独特的中间缓冲器设计方式，将中央处 理器子系统与外围设备分开。这样用户可以随意增添外围设备，以扩充电脑系 统而不必担心在不同时钟频率下会导致性能的下降。与原先微机常用的i s a 总 线相比，p c i 总线增加了奇偶校验错( p e r r ) 、系统错( s e r r ) 、从设备结束( s t o p ) 等控制信号及超时处理等可靠性措施，使数据传输的可靠性大为增加。 复杂性 p c i 总线强大的功能大大增加了硬件设计和软件开发的实现难度。硬件上要 采用大容量、高速度的c p l d 或f p g a 芯片来实现p c i 总线复杂的功能。软件 上则要根据所用的操作系统，用软件工具编制支持即插即用功能酶设备驱动程 序。 5 第二章p c i 总线技术 自动配置 p c i 总线规范规定p c i 插卡可以自动配置。p c i 定义了3 种地址空间：存储 器空间，输入输出空间和配置空间，每个p c i 设备中都有2 5 6 字节的配置空间 用来存放自动配置信息，当p c i 插卡插入系统，b i o s 将根据读到的有关该卡的 信息，结合系统的实际情况为插卡分配存储地址、中断和某些定时信息。 共享中断 p c i 总线是采用低电平有效方式，多个中断可以共享一条中断线，而i s a 总 线是边沿触发方式。 扩展性好 如果需要把许多设备连接到p c i 总线上，而总线驱动能力不足时，可以采 用多级p c i 总线，这些总线上均可以并发工作，每个总线上均可挂接若干设备。 因此p c i 总线结构的扩展性是非常好的。由于p c i 的设计是要辅助现有的扩展 总线标准，因此与i s a ，e i s a 及m c a 总线完全兼容。 多路复用 在p c i 总线中为了优化设计采用了地址线和数据线共用一组物理线路，即 多路复用。p c i 接插件尺寸小，又采用了多路复用技术，减少了元件和管脚个数， 提高了效率。 严格规范 p c i 总线对协议、时序、电气性能、机械性能等指标都有严格的规定，保证 了p c i 的可靠性和兼容性。由于p c i 总线规范十分复杂，其接口的实现就有较 高的技术难度。 第二节p c i 总线操作 在一个p c i 应用系统中，取得总线控制权的设备称为“主设备( i n i t i a t o r0 1 b u s m a s t e r ) ，而被主设备选中以进行通信的设备称为“从设备( t a r g e t0 1 s l a v e ) ”。 p c i 系统可以有多个主设备，主设备可以驱动地址、数据及控制信号；从设备不 能启动总线操作，只能向主设备传递或接收数据【3 1 。 2 2 1p c i 总线信号 p c i 系统相应的接口信号线，通常分为必备的和可选的两大类。如果只作为 目标的设备，至少需要4 7 条，若作为主设备则需要4 9 条。并且p c i 总线采用 6 第二章f c i 总线技术 地址和数据复用的总线结构，大大减少了信号数量。利用这些信号线便可处理 数据、地址，实现接瑟控制、彳孛裁及系统功熊。 p c i 总线的必要信号如表2 1 所示，表中对每条信号的名称、状态进行了说 明。其中i n 表示输入线，o u t 表示输出线，o d 表示开路输出线，魄表示三态线， s t s 表示抑制三态线( 它由某一设备驱动到低电平有效，然后该设备必须把它驱 动到高电平至少达半个时钟周期才能进入三态) 。p c i 总线的信号由于采用了复 用技术，需求的线数不多，麸露节省了成本。 表2 1p c i 信号分类 信号名称 状态说明 数据耪地址复甩线。在地址攒，它销包含3 2 位地址； a d 3 1 ：0 0 】 t s 在数据期，它们包含3 2 位数据。 总线命令秘字节有效的复用线。在地垃期，它们表承总线命 c b e 3 ：0 t s 令：在数据期，它们确定各字节的有效与否。 奇馁校验( 馁校验) 线。是曲 3 l ：0 3 和c 既 3 ：o 】# p a rt s 的校验。 帧信号。由薹煎主控部件驱动，袭臻一次存取的开始 f r a 麟s t s 和持续期。 t r d y 襻s t s总线晷标设备就绪。 p e 】刚 蹬o d 系统错误( 致命性错误) 。 i r d y 弹s t s总线主控设备就绪。 s 韵露s t s 表明当翦嚣标部件要求主控部件停止交换。 设备选择线。当某一设备的地址译码被选中对即驱动该线。 d e v s e l 稃s t s 另也作为输入线用来表明在总线上的某个设备 被选中。 设备初始化选择。在读写蠢动配鬟空间时，用来作为 d s e l 群i n 芯片选择。 r s t 群m复位线。 甸总线仲裁器发出的请求信号。每个主控部件需用一 删 t s 个r e q # 。 总线仲裁器给出许可总线存取的信号。每个主控部件 g 黼嫩 需用一个g n t # 。 总线时钟，最高为3 3 m h z 。c 毛km ， 第二章p c i 总线技术 2 2 2p c i 总线指令 总线指令的作用是用来规定主、从设备之间的传输类型，它出现在地址期 的c b e 撑 3 ：o 】上，这里的主设备是指通过仲裁而获得总线控制权的设备；从设 备是指在c b e # 3 ：0 上出现命令的同时，被a d 3 1 ：0 0 线上的地址所选中的设 备。表2 2 给出了总线命令的编码及类型说明，1 ”表示高电平，”0 ”表示低电平。 表2 2c b e # 命令类型 c b e 3 一c b e 0命令类型c b e 3 c b e 0命令类型 00o 0 中断确认周期； l0o0保留； 0001特殊周期：l0 0l保留： o0lov o 读周期；lolo配置读周期； 001lv o 写周期； 10l 1 配置写周期； o10o保留；1 100存储器重复读； 0lol 保留； l l0l双地址周期； 0l l0 存储器读周期；llo0存储器在线读； 存储器写和使能无 ol l l存储器写周期：l l0l 效； 2 2 3p c i 总线传输 总线传输由一个地址周期和一个或多个数据周期组成。当主设备需要占用 p c i 总线传输数据时，首先发出r e q 群信号，请求占用总线，若总线仲裁器允许 占用总线，发出相应的g e n # 信号，该主设备接受到允许信号后，要查询当前总 线是否空闲。下面重点以读传输为例来描述一下p c i 总线传输。 f r a m e # 由总线主控驱动，以说明传输的开始和结束。在这里f r a m e # 有 效表示读操作开始，f r a m e # 有效后的第一个时钟上升沿为地址周期，在地址期 间，c b e 3 ：0 # 上出现的是有效的总线指令，表示当前总线操作的类型，a d 3 1 ：0 】 包含一个有效地址。i r d y # 信号是发起读操作的主设备根据总线的占用情况自动 发出的，且能产生等待周期：t r d y # 由目标设备驱动，也能产生等待周期。数 据传输发生在i r d y # 和t r d y # 同时有效的时钟上升沿处，i r d y # 和t r d y # 两 者中的任意一个无效都将使总线自动插入一个等待周期。第一个数据段的第一 个时钟是c l o c k 3 ，在数据段期间，c b e 3 ：0 # 代表字节使能，指示当前传输的 8 第二章p c i 总线技术 姒八八八八八hhh 广 12345o78口 f r a m 睇 a d c 毋e 参 l r d y 零 t r d y 器 d e v s e l 存 盖云念百丽专面而一+ 百而一p i - i a s ep h a s ep n 1 l s e p h a s e l _ 一b u s 弧砷岭a g t i o 忖- 图2 2p c i 总线读时序 3 2 位数据中哪个字节有效。当主设备准备完成最后一个数据阶段时，需失效 f r a m e # 且发出i r d y # ，最后一个数据传完以后，主设备将p c i 总线还原至闲 置状态( 此时f r a m e # 和i r d y # 均无效) 。 2 2 4p c i 总线配置 p c i 有三种地址空间：p c ii o 、p c i 内存和p c i 配置空间( c o n f i g u r a t i o n s p a c e ) 。c p u 可以访问所有的地址空间，其中p c ii o 和p c i 内存地址空间由设 备驱动程序使用；而p c i 配置空间由操作系统核心中的p c i 初始化代码使用。 处理器没有访问除系统地址空间之外的地址空间的能力，它需要使用支持芯片 来访问p c i 配置空间这样的其它地址空间。它使用了一个地址空间的映射方案， 从巨大的虚拟地址空间中映射一部分到p c i 地址空间。 c p u 和p c i 设备需要访问它们所共享的内存，这些内存让设备驱动程序控 制这些p c i 设备并在它们之间传递信息。一般地，共享的内存包括设备的控制 和状态寄存器，这些寄存器用于控制设备和读取它的状态。c p u 使用的系统内 存可以用作这种共享内存，外部设备有它们自己的内存空间。c p u 可以访问这 些空间，但是设备对于系统内存的访问受到严格的控制，必须通过d m a ( d i r e c t 9 第二章p c i 总线技术 m e m o r ya c c e s s 直接内存存取) 通道。 配置空间为p c i 所特有，是一容量为2 5 6 字节并具有特定记录结构或模型 的地址空间，分为预定义的头标区( 6 4b y t e s ) 和设备有关区( 1 9 2b y t e s ) 两部分，用 来存放自动配置信息，从而使所有与p c i 兼容的设备实现真正的即插即用，该 空间又分为头标区和设备有关区两部分。设备在每个区中只实现必要的和与之 相配的寄存器。 一个p c i 物理设备可能包含一个或多个p c i 功能设备，每个p c i 功能设备 都有6 4 个配置双字用来实现配置寄存器，p c i 定义配置空间的目的在于提供一 种配置关联，这种关联适合于目前和将来的系统配置机制，从而使所有与p c i 兼容的设备实现真正的”p l a y & p l u g ，表2 3 给出了这个配置内存及其内容。 表2 3 配置空间头标区分配 3 l1 61 5o h 3 f h 4 0 h 序h 0 0 h 0 4 h 0 9 h 0 c h i 明 2 3 h 2 c h 3 似 3 4 h 3 8 h 3 c h 系统软件需要扫描p c i 总线以便确定实际上存在什么样的设备。为此，配 置软件必须读取p c i 槽位上的设备供应商识别代码。如果所读取的位置不存在 一个设备，由于0 f f f h 是一个非法的供应商识别码，于是宿主总线到p c i 桥可 以返回一个全”1 ，作为一个设备的配置空间寄存器的读出值，以表示设备不存 在。 任何因设备而异的寄存器都不在头标区，而必须安排在6 4 2 5 5 所对应的地 址空间。配置空间的头标区有分为两部分。前1 6 个字节的定义在各种类型的设 备中都是一样的，而其余4 8 个字节可以根据设备支持的基本功能情况进行不同 1 0 第二章p c i 总线技术 的配置。位于偏移地址0 e h 处的头标类型字段规定了所提供的是何种配置。 p c i 驱动程序提供了一个配置通道和一块独立的空间。定义了两种截然不同 的配置机制，称为配置机制l 挣和配置机制2 拱。其中一般采用机制l 磐，且所有以 后的主桥路都要提供这种机制。机制2 撑为向后兼容而定义，在新的设计中不再 使用。对配置地址空间进行操作时，要求设备选择译码，并通过囝s 嚣礴引脚发 出信号到p c i 设备，选择指定的设备或芯片。当某一芯片的i d s e 酣有效且配置 指令的地址节拍柚【l ：卅卸湿，醚【3 ：o 】= 1 0 1 0 b 或1 0 1 1 b ( 配置读或写) ，则该 设备是配置指令的从设备。由a d 7 ：2 】和字节允许信号选择6 4 个双字寄存器。 如果从设备在给定的时间内没有做出应答，总线主控设备也将终止从设备的请 求。 a d 【1 ：0 】线上的值用予区分类型o 或类型1 的配置操作。类型0 配置周期用 子选择当前正在操作的p c i 总线上的设备；类型至配置周期用于对别的p c i 总 线提出配置要求。此外，寄存器号表示选择从设备空间中的一个双字寄存器； 功能号表示用于选择某一设备中的八种可能的功能之一；在类型0 的配置操作 中，a d 1 ：0 】必须是 0 0 0 ”。 系统必须提供幽软件产生的p c i 配置周期的机制。这种机制一般放在主桥 路中，对于p c - a t 兼容系统，配置机制l 襻使用两个双字i o 地址。第一个双字 地址是c f 8 h ，是一个可读写寄存器，命名为c o n f i g - a d d r e s s ；第二个双字 地址是c f c h ，命名为c 镦娅i g - d a t a 寄存器。对配置空间的操作是通过写一 个值到设备的c o n f i g - a d d r e s s 寄存器，在此后如果对c o n f i g 。d a t a 寄存 器的读或写操作，桥就会将c o n f i g - a d d r e s s 寄存器中的值转换为p c i 总线 上所要求的配置周期，即自动产生配置读和配置写周期。 c o n f i g - a d d r e s s 寄存器是一个3 2 位寄存器。b i t 3 1 是允许标志。 b i t 3 0 b i t 2 4 保留、只读，其返回必须是全0 。b i t 2 3 到b i t l 6 选择系统中的特 定功能。b i t l 和b i t 0 是只读字段，且在读时必须返回全o 。 当桥路检测c o n f i g - d a t a 寄存器的读写操作时，先检查 c o n f i g a d d r e s s 寄存器中允许位和总线号，如果允许位等于1 且总线号与设 备的总线号相符，就允许配置周期传送。对于类型0 传输，桥路的设备号译码 使相应设备i d s e l 线有效，并在p c i 总线上完成一个a d 【l ：o 】= 0 0 的配置周期。 c o n f i g a d d r e s s 的2 。1 0 位被复制到p c i 总线的a d 1 0 ：2 上；对于类型1 传 送，在配置周期的地址节拍，桥路直接将c o n f i g - a d d r e s s 寄存器的内容拷 第二章p c i 总线技术 贝到p c i 的a d 线上，并保证a d i ：0 = 0 1 。 第三节本章小结 p c i 总线作为一种高性能的微机局部总线，已成为新一代微机的标准总线。 其规范具有严密而复杂的体系结构。本章结合数据采集系统需要，简要地介绍 了p c i 总线的特点、p c i 总线传输协议以及p c i 总线操作中的关键技术呻c i 总 线配置技术。此外，本章还给出了对p c i 配置寄存器读写的相关代码。 1 2 第三章数据采集系统硬件设计与实现 第三章数据采集系统硬件设计与实现 第一节p c i 接口设计方案的讨论 p c i 局部总线具有良好的扩展性，可通过p c i p c i 桥路进行扩展。p c i 总线 支持自动配置，扩展卡不需开关或跳线设置。要设计p c i 接口电路，必须深入 了解p c i 总线规范。此外，需应用e d a 工具和选用合适的与p c i 兼容的复杂可 编程器件方能进行接口电路设计。p c i 总线接口设计必须严格遵守p c i 总线规范、 电子技术规范，一般的集成电路不宜作p c i 接口电路。p c i 总线是c m o s 总线， 在传输信号消失后，稳态电流是很小的，大多数电流消耗在上拉电阻上。p c i 总线是基于反射波信号而不是入射波信号的。总线无终端的特性导致传输线终 端的反射波与入射波叠加后达到所需的电平值。p c i 规范要求集成电路的引脚有 上拉电阻以防止振荡或在输入缓冲器上的功率消耗。 在电路设计中p c i 局部总线接口电路主要有以下几个功能： 1 地址译码及命令译码 地址译码时由于p c i 总线可以采用正向方式和负向方式进行译码，因此应 视具体应用情况选择适当的译码方式，一般选择正向译码。为保证不会出现地 址冲突，应采用全地址译码，命令信号线c b e 3 ：0 # 必须参加译码。 2 产生地址 p c i 的猝发传输方式包括一个地址周期和若干个数据周期。因此在p c i 输出 接口电路中应包含高速的地址产生部件用于向后级应用电路提供地址。 3 产生控制信号 p c i 总线上的数据传输基本上由f r a m e # ，i r d y # ，t r d y # 和d e v s e l # 四根 信号线控制。因此必须根据主从设备的忙闲等情况相应产生这些控制信号。另 外，p c i 输出接口电路还具有实现地址锁存、数据分离、命令锁存及字节选择信 号分离的功能。当然整个电路设计必需考虑p c i 规范中信号的负载能力。 3 1 1 支持p c i 协议的专用接口芯片 目前可选用的p c i 总线接口芯片主要为p l x 公司的p l x 系列p c i 接口芯片 和a m c c ( a p p l i e dm i c r oc k c u i mc o r p o r a t i o n ) 公司的s 5 9 2 0 及$ 5 9 3 3 t 4 1 。下面简 第三章数据采集系统硬件设计与实现 单介绍一下s 5 9 3 3 芯片，由于本系统采用p l x 系列p c i 接口芯片，所以会在下 面详细介绍。 a m c c $ 5 9 3 3 是功能较强的p c i 控制芯片，支持各种层次的接口环境。s 5 9 3 3 可作为p c i 总线目标设备，实现基本的数据传送要求，也可以作为p c i 总线主 控设备访问其他p c i 总线设备。$ 5 9 3 3 提供了三个物理总线接口：p c i 总线接口、 外加总线接口和可选的外部非易失性( n v ) 存储器接口。外接n v 存储器用来保 存p c i 配置参数，如设备d 号、地址空间、中断号等资源需求。n v 存储器可 以是串行存储器，也可以是并行存储器，一般采用e e p r o m 芯片。p c i 总线接 口面向p c i 总线，用于响应p c i 总线信号，管理p c i 总线。外加接口面向用户 扩展逻辑，是用户接口电路连接界面。 基本数据传送在p c i 总线与外加总线间进行。$ 5 9 3 3 提供了三种数据传送方 式：p a s s - t h r u 方式、f i f o 方式和m a i l b o x 方式。它们通过驱动程序对总 线控制寄存器设置来控制总线操作和数据的传送。m a i l b o x 提供了一个双向数 据通道，可以在软件控制下完成系统平台与外加设备之间的数据传送。 这些信箱可以当作用户命令、状态或命令参数寄存器使用，其用途由用户 自己定义。p a s s t h r u 方式通过地址映射的方法实现p c i 总线与外接口的数据 传送。在$ 5 9 3 3 内部有两个独立的f i f o 数据通道，分别用于p c i 总线到外加总 线的数据传送以及外加总线到p c i 总线的数据传送。两个f i f o 都可以支持p c i 主控。每一个f i f o 有一个地址指针和传送计数器以实现p c i 数据传送。f i f o 数据缓冲区的宽度为3 2 b r ，深度为8 。 这类芯片专为p c i 总线的使用者设计，它们将复杂的p c i 总线接口关系转 化为简单的8 1 6 3 2 位附加总线( a d d o nb u s ) 接口关系，并为使用者提供双向 f i f o 、邮箱等硬件资源。附加总线接口关系与i s a 总线接口关系相似，使得原 i s a 板卡的设计者可以很容易地针对附加总线接口关系进行p c i 总线接口的设 计。采用专用的p c i 接口芯片的板卡，即可作为总线从设备( s l a v e ) 使用【5 】，也可 作为总线主设备( m a s t e r ) 使用。当作为主设备使用时，板卡上的微处理器等智能 部件通过p c i 总线直接对微机内存进行访问，其速度可达1 3 2 m b s 。总线主设 备方式适用于数字视频、网络、多媒体及高速数字采集等高速数据传输领域。 采用专用的p c i 接口芯片进行设计，优点是功能强、可靠性高、设计者可避开 复杂的p c i 总线接口关系、性价比较高。其缺点是芯片本身及其所需的非易失 性存储器件占用宝贵的板卡面积，设计上也缺少灵活性。 1 4 第三章数据采集系统硬件设计与实现 3 1 2 基于i p 模块的p c i 总线接口设计 目前国内系统厂家的p c i 总线接西一般采用圜岁 的p c i 专用芯片，如 t u n d r a 公司的q s p a n , p l x 公司9 0 5 2 ，i n t e l 公司的2 1 5 5 4 等，但是这些专 用芯片价格昂贵、功能繁杂、不能灵活配置、不利于系统的升级优化，难于应 用。力此，各大f p g a 厂商纷纷推出基于各自可编程逻辑器件结构与工艺的p c i 球模块( 软核、固核或硬核) ，设计者可以用c p l d 或f p g a 设计自已的p c i 接口， 这种设计的接嚣功能相对简单。 x i l i n x 、a l t e r a 、a e t e l 及q u i c k l o g i e 等公司的p c i 核在国内都有广泛应用， 它们各有特色，总体而言，x i l i n x 的p c ic o r e 是含有布局布线信息的h d l 门级 网表格式，便于v h d l 方法设计及第三方e d a 软件环境下的仿真验证。a l t e r a 的p c ic o r e 为a h d l 格式，通过a c f 文件提供布局布线时的约束，其用户侧的 信号数量较少，功能简单，便于实现。a e t e l 及q u i e k l o g i e 公司的反熔丝结构， 使其可编程芯片在速度与性能上有一定的优势，但p c i 核的功能则相对较弱。 1 设计输入 设计输入包括v hl 代码设计及功能仿真。在进行设计之前，先对系统划 分功能模块，最顶层例化两个模块：a l t e r a 的p c ic o r e 和用户侧逻辑。用户侧 逻辑根据功能再进一步细化。v h d l 的结构化特点非常便于层次化设计，每个 正程师负责完成功能相对独立的各子模块设计仿真，最后进行整体的功能仿真。 进行整体功能仿真蘸，先要提取p c ic o r e 的功能仿真模型，在m a x p l u si i 环 境下，按照系统要求配置p c ic o r e 的相关参数，然后对其进行编译及布局布线， 此时不必产生a c f 文件。为能输出用于v e r b e s t 环境下仿真的v h d l 网表， 编译时需要选择i n t e r f a c e 菜单下v h d ln e t l i s tw r i t e r 。考虑到综合后 可能要作带门级延时的仿真，编译时最好产生s d f 标准延时文件，在 i n t e r f a c e菜单下v h d lo u t p u tf i l e 【。v h o 】( w p d t ed e l a y c o n s t r u c t st o 一栏中) ；完成以上关键设置后，通过编译即可得到p c ic o r e 带延时的v h d l 网表文件。通过相同的操作可得到用户侧逻辑模块中例化的其 他a l t e r a 的m e g a c o r e 子模块。 用户侧逻辑模块与p c ic o r e 互连时，需要注意一些关键问题。p c ic o r e 支 持p c i 主从王作模式，其用户侧* a 模式信号是分开的，在p c ic o r e 处于一种 工作模式时，另一种模式的信号必需处于确定的无效态，不能处于悬浮态或高 阻态。用户侧逻辑模块内部应避免使用三态信号，搀便予控制与调试，应采用 1 5 第三章数据采集系统硬件设计与实现 状态机设计。对于p c i 时钟与c p u 时钟间的交互使用，应采用握手信号实现。 功能仿真时首先要对p c ic o r e 进行配置访问，配置p c ic o r e 内部配置寄存器的 相应位。 2 设计实现 设计实现包括逻辑综合及布局布线。功能仿真完成后，下一步为用户逻辑 的综合。v e r i b e s t 支持两种f p g a 综合器：f p g ae x p r e s s 和s 岬l i f y 。 f p g ae x p r e s s 操作简单，界面清晰，综合效率好，但其s c h e m a t i cv i e w 功能较差，所生成的原理图晦涩难懂，不利于深入的时序分析。s y n p l i f y 提 供了r t lv i e w 和t e c h n o l o g yv i e w 两种原理图，有利于关键路径的寻找 和分析，它还提供了许多功能强大的属性参数，但同时也增加了软件使用的复 杂性。 v h d l 语言中例化的f p g ai p 模块( p c i 核，双端口r a m 等) 应该不参与逻 辑综合，可以在v h d l 源码中加入f p g ae x p r e s s 的综合开关r p a g m a s y n t h e s i so f f 或s y p l i f y 的综合开关s y n t h e s i st r a n s l a t eo f f 实 现，也可以将f p g ai p 模块的v h d l 网表文件从综合文件列表中删除。 逻辑综合时应该分模块进行，找出各子模块内部的关键路径，通过修改设 计，优化数据通路，最后进行顶层的综合。顶层综合时最好保留设计层次。对 于各模块间的关联信号，由于它们一般经过多级查找表，造成延时较大，应利 用流水线技术在这些关键路径上加入适当数量的触发器，减小延时。软件上的 一些设置也有利于提高综合后电路的频率，如状态机采用o n eh o t 编码，减小 f a n o u t 数量，屏蔽操作数共享功能等。通过上述方法，我们的设计综合后电 路的频率从3 8 m h z 提升到6 3 m h z 。 综合完成后可生成用于m a x p l u s 环境下布局布线的e d i f 文件，如要作 门级仿真，也可同时生成带延时的v h d l 网表文件。在m a x p l u si i 中调入e d i f 文件后，设置a s s i g n 菜单下相关参数并指明p c ic o r e 的库路径。编译e d i f 文件时要设置e d i fn e t l i s tr e a d e r 为s y n o p s y s 或s y n p l i f y 。第一次布 局布线，最好不要加入a c f 文件。完成后，按要求生成p c i c o r e 的a c f 文件并 放在工作目录下，加入自己的约束条件，然后进行第二次布局布线，此时应设 置产生用于v e r i b e s t 进行功能验证的v h d l 网表文件，布局布线后，进行时 间参数分析。 3 设计验证 1 6 第三章数