版图设计课件.ppt

集成电路计算机辅助设计集成电路制造与版图基础,微电子学院高海霞Email:hxgao,集成电路设计与制造的主要流程框架,设计,芯片检测,单晶、外延材料,掩膜版,芯片制造过程,封装,测试,系统需求,设计创意+仿真验证,集成电路的设计过程,集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。,集成电路设计,制版,流水加工,划片,封装,封装后的芯片,裸片die,硅圆片Wafer,掩膜版MASK,版图layout,集成电路的制造过程,芯片加工：从版图到裸片,制版,加工,是一种多层平面“印刷”和叠加过程。,集成电路版图的作用,所设计的版图,集成电路版图的作用,加工后得到的实际芯片版图,集成电路版图的作用,内容提要,双极集成电路工艺的基本流程双极IC中的基本元器件CMOS集成电路工艺的基本流程集成电路版图设计规则,一、双极集成电路工艺的基本流程,集成电路技术的核心,PN结：集成电路和半导体器件的各类特性都是PN结相互作用的结果；如果通过某种方法使得半导体中一部分区域为p型，另一部分区域为n型，即将p型半导体与n型半导体制作在同一硅片上，则在其交界面就形成PN结。由于半导体器件和集成电路是由不同的n型和p型区域组合构成的，因此，以掺杂为手段，通过补偿作用形成不同类型半导体区域是制造半导体器件的基础。选择性掺杂是集成电路制造技术的核心。,实现选择性掺杂的三道基本工序,(1)氧化：在温度为8001200度的氧气中使半导体表面形成SiO2薄层。作为阻挡层，在硅片表面没有SiO2层的区域才允许掺杂原子进入硅片，从而改变硅的性质，而硅上覆盖有SiO2层的区域就起阻挡层作用，阻挡杂质原子进入硅片。,SiO2薄膜在集成电路中的作用：作为对杂质选择扩散的掩膜；作为MOS器件的绝缘栅材料；作为器件表面的保护（钝化）膜；作为绝缘介质和隔离介质，如器件之间的隔离，层间隔离；作为集成电路中电容器元件的介质。,一、双极集成电路工艺的基本流程,实现选择性掺杂的三道基本工序,(2)光刻：有选择地去除SiO2层。借助于掩膜版，并利用光敏抗蚀涂层发生光化学反应，结合刻蚀方法在各种薄膜上制备出合乎要求的图形，实现掩膜版图形到硅片表面各种薄膜上图形的转移。光刻工艺需使用掩膜版生成合适的图形。,一、双极集成电路工艺的基本流程,实现选择性掺杂的三道基本工序,(3)掺杂：在半导体基片的一定区域掺入一定浓度的杂质元素，形成不同类型的半导体层，来制作各种器件。掺杂工艺主要有两种：扩散和离子注入。扩散：在热运动的作用下，物质的微粒都有一种从高浓度的地方向低浓度的地方运动的趋势。在IC生产中，扩散的同时进行氧化。,一、双极集成电路工艺的基本流程,按照制造器件的结构不同可以分为：双极型：由电子和空穴这两种极性的载流子作为在有源区中运载电流的工具。MOS型：PMOS工艺、NMOS工艺、CMOS工艺BiCMOS集成电路：双极与MOS混合集成电路按照MOS的栅电极的不同可以分为：铝栅工艺、硅栅工艺（CMOS制造中的主流工艺）按照CMOS工艺的不同可以分为：P阱工艺、N阱工艺、双阱工艺,工艺类型简介,一、双极集成电路工艺的基本流程,制备NPN晶体管的工艺流程,(1)基区氧化：原始材料为N型硅片，将作为最终NPN晶体管的集电区。,一、双极集成电路工艺的基本流程,制备NPN晶体管的工艺流程,(2)基区光刻,(3)基区掺杂：采用扩散技术，掺入P型杂质，通过补偿，使衬底的一部分区域变为P型区，成为晶体管的基区。同时表面又生成一层SiO2,一、双极集成电路工艺的基本流程,制备NPN晶体管的工艺流程,(4)发射区光刻：在基区范围内的SiO2层上光刻出一个小窗口，确定发射区的范围。,(5)发射区掺杂：采用扩散掺杂技术，掺入N型杂质，通过补偿，使一部分P型基区转变为N型，成为晶体管的发射区。同时表面上又生成一层SiO2,一、双极集成电路工艺的基本流程,制备NPN晶体管的工艺流程,(6)引线孔光刻：在基区和发射区范围内分别刻出窗口，用于制备电极。,(7)淀积金属：将用于形成电极。,一、双极集成电路工艺的基本流程,制备NPN晶体管的工艺流程,(8)“反刻”：采用光刻技术，将用作为E电极和B电极的金属保留，刻蚀掉其余部分。硅片背面通过金属化形成C极。构成晶体管管芯。,一、双极集成电路工艺的基本流程,制备NPN晶体管的工艺流程,一、双极集成电路工艺的基本流程,IC管芯中的特殊问题,(1)隔离问题：由于集成电路中各种晶体管、二极管、电阻和电容等都是制作在同一块硅片上的，采用常规NPN工艺，硅片衬底即为集电区，同一硅片上制作的多个NPN晶体管，集电区连在一起，显然不会与电路中元器件连接关系相一致。因此先要使不同元件相互绝缘而成为各自独立的元件，然后再用金属导电膜将它们按照电路要求相互连接起来。解决方法：采用隔离技术，将不同元器件相互隔开。实际生产中采用多种隔离方法。最简单的是PN结隔离技术（运用PN结的单向导电性），将不同的元器件之间用背靠背的PN结隔开，并且将其中的P区接至电路中的最低电位。,一、双极集成电路工艺的基本流程,衬底硅片(P型)外延生长N型硅隔离氧化隔离光刻隔离扩散,IC管芯中的特殊问题,PN结隔离工艺流程,一、双极集成电路工艺的基本流程,IC管芯中的特殊问题,(2)NPN晶体管集电区埋层的引入：因为在集成电路中各元件的端点都从上表面引出，并在上表面实现互连，所以集电极电流在集电区是横向流动的，而为了保证集电结可以承受足够高的反向击穿电压，外延层的电阻率又不能选得很低，这就形成较大的集电极串联电阻。为了减小集电极串联电阻，在晶体管的外延层和衬底之间需要增加N+埋层。,一、双极集成电路工艺的基本流程,IC管芯中的特殊问题,(3)元器件之间的互连：在NPN晶体管工艺中通过淀积金属和反刻工艺形成晶体管电极引出区时，可以同时实现IC内部的互连不增加工艺。(4)集成电路中的其他元器件：可以在形成NPN晶体管的同时，生成IC中的其他元器件，例如电阻、电容、PNP晶体管等。结论：对采用PN结隔离的双极IC基本工艺，与制作NPN晶体管的基本工艺相比，只需增加外延工艺，当然工艺步骤要增加不少。,一、双极集成电路工艺的基本流程,PN结隔离双极IC工艺基本流程,衬底材料(P型硅)埋层氧化埋层光刻埋层掺杂(Sb)-外延(N型硅)-隔离氧化隔离光刻隔离掺杂(B)基区氧化基区光刻基区掺杂(B)和发射区氧化发射区光刻发射区掺杂(P)和氧化引线孔光刻淀积金属化层反刻金属互连线合金化后工序结论：PN结隔离双极IC基本工艺包括6次光刻。,一、双极集成电路工艺的基本流程,PN结隔离双极IC中的NPN晶体管,一、双极集成电路工艺的基本流程,双极IC的工艺流程是按照构成NPN晶体管设计的。在构造NPN晶体管的同时，生成IC中的其他元器件。下面是一种典型的NPN晶体管结构。,二、双极IC中的基本元器件,1.其他NPN晶体管结构,二、双极IC中的基本元器件,2.电阻：RRsL/WRs称为方块电阻，可以由工艺控制。,二、双极IC中的基本元器件,3.电容：可以采用两种结构类型。MOS结构PN结电容结构(Metal-Oxide-Semiconductor),二、双极IC中的基本元器件,P,二、双极IC中的基本元器件,4.二极管可以采用NPN晶体管的不同接法构成二极管。例如：(1)用BC结，发射极开路；(2)用EB结，集电极开路；(3)用EB结，BC短路；(4)用BC结，EB短路；(5)用BC结，CE短路；(6)单独BC结(无发射区掺杂)。不同接法构成的二极管，其击穿电压、结电容等电参数各不相同。,5.横向PNP晶体管,二、双极IC中的基本元器件,6.纵向PNP晶体管(注意：其集电区即为衬底材料，与隔离墙相连),二、双极IC中的基本元器件,说明：版图中只采用了NPN晶体管、二极管和电阻。,二、双极IC中的基本元器件,小结：集成化线路的特点(以双极IC为例)(1)IC中制备大容量的电容比较困难，高阻值电阻精度差，因此放大电路中多以差分对为基本单元，同时采用恒流源、有源负载等电路结构。(2)双极IC工艺流程是围绕如何使NPN晶体管具有最佳特性安排的，在这同时形成其他元器件。因此双极IC中PNP晶体管特性比NPN晶体管特性差得多，例如PNP晶体管的电流放大系数只有几到20左右。一般情况下尽量少用PNP晶体管。如果需要特性好的PNP晶体管，就要增加工艺流程。,二、双极IC中的基本元器件,二、双极IC中的基本元器件,小结：集成化线路的特点(以双极IC为例)(3)由于下述原因，集成化电路中应少用电阻、电容，尽量改用晶体管。*双极IC中制备NPN晶体管比制备电阻、电容要方便经济得多(晶体管占用面积小)。*晶体管参数一致性和对称性都很好。*容易实现各种特殊的晶体管结构，如复合晶体管、达林顿晶体管、可控增益PNP晶体管等。(4)IC工艺中制备的电阻阻值绝对误差大,但是电阻阻值之比的精度比阻值绝对值的精度好一个数量级。设计电路时，应尽量使电路特性与阻值之比关系密切，而与阻值大小的关系较弱。,三、CMOS集成电路工艺流程,以CMOS反相器电路为例，介绍使用较多的n阱CMOS工艺的基本流程。1、n阱生成采用p型硅圆片作为CMOS器件的衬底，因此n沟MOS晶体管直接在衬底上制作。为了制作CMOS中的p沟MOS晶体管，需要按下述步骤生成n阱。(1)氧化：在p型硅衬底晶片上生长一层二氧化硅层。(2)光刻1：n阱光刻，在氧化层上刻蚀出进行n阱掺杂的窗口。(3)n阱掺杂。N阱生成后的剖面图如图所示。,三、CMOS集成电路工艺流程,2.有源区的确定和场氧氧化CMOS器件中，n沟晶体管和p沟晶体管所在的区域称为“有源区”。为了减少寄生晶体管的影响,需要按下述步骤在不同MOS晶体管之间形成较厚的氧化层，称为“场氧”。生长场氧后，也就随之确定了有源区的范围。(1)淀积氮化硅层。生成n阱后，首先去除掉硅表面的氧化层。然后重新生长一层薄氧化层，并淀积一层薄氮化硅（Si3N4）。氮化硅将作为场氧氧化的“掩膜”。由于氮化硅与硅之间热膨胀系数差别较大，为了防止硅表面受热应力的影响，在氮化硅与硅之间生长的薄氧化层起缓冲作用。(2)光刻2：场氧光刻，又称为有源区光刻。将以后作为有源区区域的氧化层和氮化硅层保留，其余区域的氧化层和氮化硅全部去除。,(3)氧化层生长。在没有氮化硅层保护的区域（即场区）生长一层较厚的氧化层。图中表面没有氧化层的区域即为有源区。,三、CMOS集成电路工艺流程,3.生长栅氧化层和生成多晶硅栅电极确定了有源区以后，就可以制作MOS晶体管。首先按下述步骤生长栅氧化层和制作栅电极。(1)生长栅氧化层。去除掉有源区上的氮化硅层及薄氧化层以后，生长一层作为栅氧化层的高质量薄氧化层。(2)在栅氧化层上再淀积一层作为栅电极材料的多晶硅。(3)光刻3：光刻多晶硅，只保留作栅电极以及起互连作用的多晶硅。光刻后的剖面图如图所示。,三、CMOS集成电路工艺流程,4.形成p沟MOS晶体管形成栅电极后，就可以制作n沟和p沟MOS晶体管。下面是制作p沟MOS晶体管的步骤。(1)光刻4：p沟MOS晶体管源漏光刻，在光刻胶层上刻蚀出进行p沟MOS晶体管源漏区掺杂的窗口。(2)p沟源漏区掺杂。通过光刻胶窗口采用离子注入工艺掺入p型杂质。注意这时光刻生成的窗口中，多晶硅对掺杂也起“掩膜”作用，因此多晶硅下方区域未掺入p型杂质。实际上这部分区域就是PMOS晶体管的沟道。通过p沟MOS晶体管源漏光刻和掺杂，即生成了p沟MOS晶体管，如图所示。多晶硅栅电极的宽度确定了沟道的长度。,三、CMOS集成电路工艺流程,5.形成n沟MOS晶体管生成PMOS晶体管后，可以采用类似方法按下述步骤生成NMOS晶体管。(1)光刻5：n沟MOS晶体管源漏光刻。去除p沟MOS晶体管源漏掺杂时采用的光刻胶，在光刻胶层上刻蚀出进行n沟MOS晶体管源漏区掺杂的窗口。注意，n沟源漏区光刻与p沟源漏区光刻图形正好“相反”，通常称之为p沟源漏区光刻版图的“反版”。其作用是简化版图设计。(2)n沟源漏区掺杂。采用离子注入技术通过光刻胶层窗口掺入n型杂质，形成n沟源漏区。由于硅栅自对准起“掩膜”作用，硅栅下方区域未掺入n型杂质。这部分区域就是n沟MOS晶体管的沟道。因此通过n沟MOS晶体管源漏光刻和掺杂，即生成了n沟MOS晶体管，如图所示。注意，为了使n阱与p型衬底之间的pn结处于反偏，起到隔离作用，需要将n阱与电路中的高电位相连。而n阱掺杂浓度一般较低，因此在n阱区域也有一小部分表面没有光刻胶，在这一区域也掺入n型杂质，其作用是提高该区域表面的n型掺杂浓度，保证以后与金属之间具有良好的欧姆电接触。,三、CMOS集成电路工艺流程,6.光刻引线接触孔经过前面几步，已经生成了所有的n沟和p沟晶体管。为了形成电极，首先按下述步骤生成引线接触孔。(1)氧化。源漏掺杂后，去除掉表面的光刻胶和薄氧化层，重新生长一层厚氧化层。由于硅栅的保护作用，其下方的栅氧化层还保留，不会被腐蚀掉，起栅介质作用。(2)光刻6：引线孔光刻。光刻结果如图所示。7.光刻金属互连线形成互连线的方法与一般集成电路相同。(1)采用蒸发或者溅射工艺在晶片表面淀积金属化层。(2)光刻7：互连线光刻。按照电路连接要求，生成互连线，完成管芯的制作。光刻结果如图所示。,三、CMOS集成电路工艺流程,(a)反相器版图(b)剖面立体图(c)原理图,版图概念,版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。版图是IC设计的最终输出，是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造厂家根据这些数据来制造掩膜。从平面工艺到立体结构，需多次掩膜版，故版图是分层次的，由多层图形叠加而成。版图与所采用的制备工艺紧密相关。,三、CMOS集成电路工艺流程,Vdd,Gnd,out,in,版图,P-substrate,N-阱,N管源漏区,N,P管源漏区,P,P,N,N,N-阱,P,FOX,Si3N4,剖面图,N,ploy,metal1,contact,三、CMOS集成电路工艺流程,P-implant,N-implant,版图分层处理方法,版图的层,N-well,active,P+implant,N+implant,poly1,metal1,contact,via,metal2,加工过程中的非理想因素制版光刻的分辨率问题多层版的套准问题表面不平整问题流水中的扩散和刻蚀问题梯度效应解决办法厂家提供的设计规则(topologicaldesignrule)，确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循设计者的设计准则(ruleforperformance)，用以提高电路的某些性能，如匹配，抗干扰，速度等,四、集成电路版图设计规则,四、集成电路版图设计规则,设计规则的作用集成电路的设计工程师可能并不十分了解各集成电路生产加工企业生产线的工艺水平，那么如何保证他所设计的集成电路的版图能够在生产线上加工出来并有一定的合格率呢？这就要靠设计规则。设计规则规定了掩膜版各层几何图形宽度、间隔、重叠及层与层之间的距离等的最小容许值。设计规则是设计和生产之间的一个桥梁，是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。因此不同的工艺，就有不同的设计规则。,设计规则描述描述设计规则通常有两种方式：微米设计规则和设计规则。微米设计规则：以微米为单位直接描述版图的最小允许尺寸;设计规则：为了使同一个版图设计适用于不同水平的工艺生产线，在IC版图设计中采用为单位表示版图设计中的尺寸，同时用为单位表示设计规则，称之为设计规则。以为基准，最小允许尺寸均表示为的整数倍。近似等于将图形移到硅表面上可能出现的最大偏差。如限制最小线宽为2，窄了线条就可能断开。可以随着工艺的改进而线性缩小，这就使设计变得更加灵活。例如，要求套刻尺寸为1、最小条宽为2等等。代表了加工该IC的生产线的工艺水平。例如，0.25微米工艺生产线表示其0.25微米，3微米工艺生产线表示其3微米。,四、集成电路版图设计规则,基本定义(Definition),Width,Space,Space,Enclosure,Extension,Extension,Overlap,1.请记住这些名称的定义2.后面所介绍的layoutrules必须熟记，在画layout时须遵守这些规则。,四、集成电路版图设计规则,设计规则举例说明。（采用PN结隔离的双极器件的版图，单位um）,a.引线孔最小尺寸1010。对于双极IC，最小尺寸一般为引线孔尺寸。b.金属条最小宽度10，扩散条最小宽度10，P隔离槽最小宽度10c.基区各边覆盖发射区的最小富裕量5，扩散区对引线孔各边留有裕量大于5d.N埋层和P隔离间的最小间距20，其余最小间距10,四、集成电路版图设计规则,上华0.6umDPDMCMOS工艺设计规则,N-well,active,P+implant,N+implant,poly1,metal1,contact,via,metal2,poly2,版图的层定义,HighResistor,四、集成电路版图设计规则,Nwell,四、集成电路版图设计规则,四、集成电路版图设计规则,Nwell,Active,四、集成电路版图设计规则,可做MOS晶体管栅极、导线、poly-poly电容的下极板,四、集成电路版图设计规则,Poly1,可做MOS晶体管栅极、导线、poly-poly电容的下极板,四、集成电路版图设计规则,Poly1,在Poly2上定义高阻区,四、集成电路版图设计规则,HighResistor,其上禁止布线高阻层定义电阻长度Poly2定义电阻宽度,四、集成电路版图设计规则,HighResistor,可做多晶连线、多晶电阻和poly-poly电容的上极板,四、集成电路版图设计规则,Poly2,可做多晶连线、多晶电阻和poly-poly电容的上极板,四、集成电路版图设计规则,Poly2,四、集成电路版图设计规则,Implant,四、集成电路版图设计规则,Implant,定义为金属1与扩散区、多晶1、多晶2的所有连接！,四、集成电路版图设计规则,Contact,四、集成电路版图设计规则,Contact,四、集成电路版图设计规则,Metal1,定义为两层金属之间的连接孔,四、集成电路版图设计规则,Via,可用于电源线、地线、总线、时钟线及各种低阻连接,四、集成电路版图设计规则,Metal2,由于应力释放原则，在大晶片上会存在与大宽度金属总线相关的可靠性问题。表现在裂痕会沿着晶片的边缘或转角处蔓延,缝隙用于宽度任何大于20m，长度大于300m的金属线。缝隙与电流方向平行,四、集成电路版图设计规则,PowerSupplyLine,R=R(L-Ld)/(W-Wd)R=996欧姆Ld=1.443uWd=0.162u温度系数：-3.04E-03/度电压系数：-4.36E-03/V,四、集成电路版图设计规则,高阻多晶电阻,C=0.7*W*LfF,1.5,0.75,0.7,0.7,温度系数：2.1E-05/度电压系数：-7.7E-05/V,0.6,四、集成电路版图设计规则,PolyPoly电容,集成电路计算机辅助设计IC版图设计工具L-Edit,微电子学院高海霞Email:hxgao,工艺流程与版图流程的对照,N阱,工艺流程与版图流程的对照,有源区,工艺流程与版图流程的对照,多晶硅,工艺流程与版图流程的对照,有源区,工艺流程与版图流程的对照,有源区,工艺流程与版图流程的对照,接触孔,工艺流程与版图流程的对照,金属,Tanner集成电路设计工具简介,在自动布线的功能上，Tanner工具与Cadence工具的差距很大。但是，Cadence的自动布线工具是选购项，最高级的自动布线器的价格高达百万美金。,由于早期PC的计算能力与工作站无法比较，加上98年以前的Tanner集成电路设计工具缺少电路图设计和电路Spice模拟工具，人们习惯地把这套软件看成一个档次较低的产品。实际上，与工作在工作站UNIX平台上的Cadence相比，Tanner新版本并不逊色，可以完成任何复杂度的IC设计，且价格便宜得多。,L-Edit版图编辑器的用户界面,1、菜单栏2、标准工具条3、绘图工具条4、编辑工具条5、验证工具条6、布图布线工具条7、图层板8、状态栏9、鼠标键条10、定位器11、绘图区,1,2,3,4,5,6,7,8,9,10,11,L-Edit版图编辑器的用户界面,绘图工具条,利用绘图工具不但可以在单元中绘制不同几何图形对象（原始体），还可以在当前单元中放置标尺和其他单元的例化体。,图层板,在L-Edit中，图层与用于制造过程的掩膜相联系，不同的图层可以方便地使用不同的颜色和图案来表示。L-Edit产生的工艺图层的数目是没有限制的，这些图层显示在图层板中。每一个图层都由一个小方块的图标来代表，各个图标以颜色和花纹来相互区别。图层有选中与非选中之分。在任何一个时间只能选中一个图层，被选中的图层称为当前图层。当用绘图工具绘图时，只能在当前图层上绘制图形。,L-Edit版图编辑器的用户界面,鼠标键条,显示各鼠标按钮的功能。各鼠标按钮的功能取决于鼠标所在的位置以及当前的状态（绘图，编辑，缩放等）。共有18种不同的鼠标按钮功能组合。,绘图区,放置版图的区域。L-Edit使用内部单位来构建绘图区的坐标体系。绘图区内有一个十字叉丝表示的原点，它的坐标是（0，0）。绘图区内的鼠标指针的坐标由定位器显示。,L-Edit版图编辑器的用户界面,定位器,显示鼠标指针在绘图区中的坐标，有绝对模式和相对模式两种模式。1、绝对模式：默认模式，指示鼠标指针离绝对原点的距离，采取定位单位。绝对定位模式下的位置坐标是放在圆括号内的。定位单位：定位器中坐标的单位。内部单位：L-Edit中所有的数据都以内部单位的形式存储。工艺单位：微米，毫米等，Other（自定义单位，通常为Lambda）。定位单位与内部单位的关系可以在Setup/Design/Grid页内来设定；内部单位与工艺单位的关系可以在Setup/Design/Technology页内来设定。2、相对模式：定位器显示鼠标指针在绘图区中的相对位置。相对位置是指当前鼠标指针所处位置与进入相对模式时鼠标指针所处位置的相对值。相对模式下的位置坐标是放在方括号内的。,使用L-Edit进行版图设计的参考步骤,1、设置L-Edit版图编辑器窗口。设置的内容包括调色板，应用参数，设计参数，图层，DRC规则等。要尽量使用原有的设置，对其作必要的修改，不要从头开始。调色板（Setup/Palette）：设置设计文件的图层可用颜色的数目，版图设计文件可以用调色板中的16，32，64，128或256色来显示。应用参数（Setup/Application）：设置L-Edit环境，如热键设置和鼠标作用的某些规定。设计参数（Setup/Design）：设计相关参数设置，如工艺参数，栅格参数。图层（Setup/Layers）：图层的显示方式。DRC规则：图形的最小宽度、最小间隔、最小伸展及最小重叠。2、绘制版图。3、版图的DRC检查和LVS检查。4、后仿真。5、输出CIF文件或GDSII文件，交给掩膜制造商制造掩膜。,版图绘制,1、创建文件。在L-Edit中，设计是以TDB文件形式存在和保存。创建新文件时，需要指定TDB设置文件的路径和名称。设置文件的作用是什么？设置L-Edit版图编辑器，设置的内容包括调色板，应用参数，设计参数，图层，DRC规则等。2、绘制版图。在图层板选定了图层后，绘制图形包括两个基本步骤：选择绘图工具和执行绘图操作。绘图工具：选择绘图对象类型，例如Box（长方形），Polygon（多边形），Wire（连线）、Circle（圆），PieWedge（弧扇）等。,演示1,演示内容：1、L-Edit用户界面介绍2、设置L-Edit版图编辑器窗口3、创建文件4、版图绘制的基本操作,L-Edit版图设计工具的特点,L-Edit中的图层的数量是没有限制的。L-Edit可以设计等级构造的版图，使得设计工作量减轻，计算机的存储得到有效利用。L-Edit中还集成了五个子模块：1、DRC（设计规则检查）：对集成电路版图进行任何设计规则检查。2、SPR（标准单元布图布线）：进行主要是用标准单元的集成电路版图的自动布图布线。3、Extract（版图提取）：提取版图的SPICE网表，以便验证版图设计的正确性。4、CrossSectionViewer（剖面观察器）：产生版图设计中的不同部分或元件的剖面。5、UPI（用户编程界面）：用来扩展L-Edit的功能。*L-Edit可以把版图设置的格式转换为掩膜制造商使用的CIF或GDSII格式，还可以把CIF或GDSII格式的版图数据输入到L-Edit设计文件中。,设计的等级构造,L-Edit用文件（File）、单元（Cell）、例化体（Instance）以及原始体（Primitive）描述版图设计。文件：一个文件由一个或多个单元组成。单元：在L-Edit中，集成电路设计的基本构件是单元，每一个单元都代表一个设计版图。单元可以是整个设计的一部分或全部，也可以在其他单元中被援引为子单元（例化体）。单元可以包含任意数目的原始体，例化体，或两者的组合。原始体：在单元中创建的几何图形对象，如矩形，圆。等级结构的复杂度没有任何限制。单元可以包含其他单元的例化体，反过来，被例化的单元又可以包含其他单元的例化体，但是不能递归例化，等级链中的下层单元不能例化上层单元或它本身。,绘图对象,L-Edit中，版图设计数据都保存在TDB文件中；TDB文件由单元组成；单元则是由放在不同图层中的绘图对象组成。绘图对象包括几何图形，端口，例化体和标尺。几何图形包括：Box长方形，Polygon多边形，Wire连线，Circle圆，PieWedge弧扇，Torus环扇。端口Port：是L-Edit的一个独特的对象，是一种伴有注解文字的几何图形。有0维（点），一维（线）和二维（长方形）三种。端口有许多功能，除作一般的标注用外，还可以用来命名版图中连线的节点，标志单元的边界等。端口在版图的网表提取和标准单元自动布图布线中都起重要作用。例体化Instance标尺Ruler：用来测量几何图形对象的尺寸，是绘图中重要的辅助工具。,例化体,例体化Instance：是在一个单元中对另一个单元援引的符号。在援引时例化体被放在一定位置，并可作旋转和翻转操作。放置例化体的单元称为例化单元。例体化所援引的单元称为被例化单元。被例化单元内可以含有例化体，例化单元又可以被其他单元援引，产生新的例化体。在一个单元中可以放置多个相同的或不同的例化体。使用例化体形成设计的等级构造，可以极大地提高设计效率和减小存储容量。如果对于被援引的单元进行编辑，改变将反映在该单元的所有例化体中。例化体的使用简化了设计更新的过程，可以避免重复设计，同时减小了数据存储量。因为实现例化体所需的不是被例化的单元的全部数据，而是援引被例化单元，以及例化体的位置，转动和镜像操作等的数据。,例化体,例化体的两种创建方法：1、把设计浏览器窗口中某单元拖放到同一文件另一单元的版图窗口中某处，产生该单元的一个例化体；2、用Instance命令创建例化体。例化体的图形编辑：与几何图形对象不同，例化体不能改变大小和形状，也不能切割和合并，作为一个整体，例化体可以被移动，旋转，翻转。例化体的内容可以用两种方法编辑：1、打开它们所援引的源单元，进行所需的修改。2、例化体的原地编辑：使用Edit/Edit-in-place/PushInto命令（快捷键：PgDn）进入原地编辑模式，编辑完成后可用Edit/Edit-in-place/PopOut命令（快捷键：PgUp）返回上一级单元。原地编辑与打开源单元编辑的效果一样，改动将反映到例化体所援引的单元和该单元的所以例化体中。,例化体,例化体的展平：Cell/Flatten：用例化体所援引的单元（被例化单元）替代例化单元中所有的例化体来实现的。不能用Undo命令来取消。Draw/Ungroup：只展平一级，不展平例化体中的例化体。可以用Undo取消组合和去组合：Draw/Group：把当前单元中选中各种对象组合为一个整体，产生一个新单元和一个新单元的例化体。Draw/Ungroup：用于由Draw/Group命令所产生的例化体时，例化体被展平为原来的对象；用于一般例化体时向下展平一级。,演示2,演示内容：1、设计的等级构造2、例化体的创建、图形编辑、内容编辑、展平、组合和去组合,DRC设计规则检查,DRC设计规则检查,如果在DesignRuleCheck对话框中选中了Placeerrorport和Placeerrorobject复选框，在DRC检查后，在发生违反设计规则的地点将会在特殊图层Error层上放置Errorport和errorobject。用Edit/Find命令可以定位错误。错误层上的错误标记可以用Tools/ClearErrorLayer命令来清除。,版图的提取,提取是指从版图得到版图所代表的SPICE网表。使用LVS工具，可以把提取到的SPICE网表和电路图的SPICE网表进行比较，验证版图的正确性。提取定义文件（EXT文件）是文本文件，定义版图中的元件和连接，以便提取程序能识别版图中的元件和元件的连接关系。SPC文件是标准Berkeley2G6SPICE网表。,LVS,LVS是一种网表比较工具，用来比较两个SPICE网表，判别它们是否描述同一个电路。在L-Edit中的版图可以用网表提取程序提取SPICE网表。用设计正确的电路图的网表与从版图提取的网表比较，就可以判断版图设计的正确性。当两个网表不一致时，LVS还能帮助确认和改正版图中错误。LVS的特点：1、SPICE输入格式2、参数比较：LVS使用拓扑（元件类型，连接的数目），参数（电阻值，电容量），以及几何形状（面积，长度，宽度）信息来比较网表，可以规定允许的两个待比较量的容差范围。3、自同构的决断：LVS可以使用用户提供的预匹配信息或运行细致试匹配，来决断自同构类型（一组不能相互区分的元件或节点，例如并联的元件）4、碎片现象的确定：当两个网表不等同时，LVS可以确定未决断的节点和元件，并能协助找出它们在电路图或版图上的位置。,LVS,CIF、GDSII简介,CIF（CaltechIntermediateForm）的提出：在集成电路版图CAD软件开发的初始阶段，不同CAD软件生成的版图数据格式互不相同，制版用的不同型号图形发生器设备对输入数据格式也有各自的要求，这些给集成电路的研制带来很大的不便。为此，美国加州理工学院于70年代末提出了表征集成电路版图数据的中间格式CIF。目前CIF已成为国际上公认的集成电路版图数据标准格式之一。不同的版图CAD工具都能将CIF作为其输入、输出文件的一种格式。不同的制版设备也都能接受CIF文件。CIF文件是一种ASCII文件，是纯文本的中间文件，可直接显示、打印，主要用于版图的导入输出，不作为生产之用。GDSII（GraphicDesignSystemII）也是一种版图格式，不同之处在于它是二进制的，需要相应的工具才能看到。在成为工业标准之前，GDSII最初始于GECalma公司。,演示3,演示内容：1、DRC（samples/tech/mosis/morbn20）2、版图网表提取（samples/tech/mosis/morbn20）3、LVS（samples/lvs/ex3）,Cadence公司为IC设计者提供了丰富的设计工具，包括：数字系统模拟工具Verilog-XL；电路图设计工具Composer；电路模拟工具AnalogArtist；射频模拟工具SpectreRF；版图编辑器VirtuosoLayout；布局布线工具Preview；版图验证工具Diva、Dracula等,CadenceEDA软件简介,Cadence的启动,在命令行中键入命令icfb调出Cadence软件。,库的建立,文件的建立,CreateLayoutView,鼠标位置,与上一点的相对位置,当前命令,绘图,放大缩小,修改、移动及复制,设定instance,pin是否可编辑,标尺,除当前层外其余层不可选,這是LSW(LayerSelectionWindow)主要配合Edit使用,当前层,libraryname,LSW上所有层皆可选,除当前层外其余层不可显示,显示LSW上所有层,设定LSW上所选层的顏色,设定可显示于CIW上的层,EditLayout,SetGrid,EditLayers,切换至CIW窗口，在technologyfile的下拉菜单中选择最后一项editlayers出现如图窗口在technologylibrary中选择库，使用delete功能去除不需要的层次，点击add添加必需的层次,EditLayers,EditLayers,layout完成后所需作的验证如下：DRC(DesignRuleCheck)：对IC的layout作几何空间的检查以确保电路能够被特定的工艺所实现。ERC(ElectricalRuleCheck)：检查power,ground的short,floatingdevice,floatingnet等指定的电气特性。LVS(LayoutVersusSchematic)：将layout与schematic作对比，以检查电路的链接，与MOS的Length、Width值是否匹配。LPE(LayoutParameterExtarction)：从layoutdatabase提取电气参数(如MOS的W、L值，BJT，diode的area，perimeter，node的寄生电容)，并以HSPICEnetlist方式表示电路。,Verifications,DivaVersusDracula,Cadence拥有两套版图验证系统：1、Diva是on-line交谈式，具有快速验证小单元的优点，缺点是对大规模电路的版图可能无法作完整验证，Diva的运行时间比Dracula长。2、Dracula是使用batch-job方式，Dracula(吸血鬼)被公认是版图验证的标准，几乎全世界所有IC公司都拿它來作凭据。一般Diva用于对小单元或中型模块的版图设计验证，而整个芯片的最后验证则一定要交由Dracula处理。,DivaDRC(I),DivaDRC(II),CreateExtractedView,DivaLVS(I),DivaLVS(II),集成电路计算机辅助设计集成电路版图设计,微电子学院高海霞Email:hxgao,内容提要,CMOS反相器版图设计版图数据中间格式CIF双极集成电路版图设计方法和原则双极DTL与非门版图设计,CMOS反相器版图设计,版图数据中间格式CIF,CIF:CaltechIntermediateForm,是美国加州理工学院于70年代末提出的表征集成电路版图数据的中间格式。目前CIF已成为国际上公认的集成电路版图数据标准格式之一。成为不同CAD软件以及不同制版设备之间交换数据的一种中间格式。CIF文件的特点(1)CIF文件中语句格式有严格规定，具有无二义性的特点。(2)CIF文件是一种ASCII码文件，可直接显示、打印。(3)CIF文件中调用可嵌套。(4)单元电路可以用CIF格式存入数据库,便于不同CAD系统间交流。(5)CIF文件采用层次设计结构。整个版图作为一个文件(File)。文件中可定义、调用若干个单元(Cell)。单元中包括若干基本几何图形，也可调用业已定义的其他单元。CIF文件中可采用的基本几何图形有：矩形、多边形、圆和带一定宽度的互连线。,版图数据中间格式CIF,CIF文件中几条共同的规定(1)采用xy直角坐标系，坐标单位为0.01m。(2)CIF文件中用矢量的分量表示方向，而不采用角度。例：若某矢量的x、y分量分别为-10，20，则该矢量方向用(10，20)表示。显然，将x、y分量放大或缩小同一倍数，例如(20，40)，(5，10)表示的矢量方向相同。与y轴平行的矢量方向x分量应为0，例如(0，1)或(0，10)。与x轴平行的矢量方向其y分量为零，例如(1，0)或(5，0)。(3)CIF文件中大写字母有效。(4)CIF文件中不同语句之间用分号“;”为结束符号。同一条语句中各项之间可用空格、逗号等分隔符隔开。(5)圆括号中的字符起注释作用。,基本几何图形数据格式对集成电路版图中常用的矩形、多边形、圆和互连线四种基本几何图形，CIF规定了严格的描述格式。(1)矩形(Box):以关键词B开头的一条语句表示矩形。格式为：B长边长度短边长度中心坐标点长边方向；注意：格式中的长边与短边之间并非以几何尺寸长度为区分依据。紧跟在关键词B的后面的那一条边(不管是否为尺寸最长)即为“长边”。若长边方向与X轴平行，则“长边方向”一项可省。例如，对图示矩形，其表示格式为：B484，5,版图数据中间格式CIF,基本几何图形数据格式(2)多边形(Polygon)描述语句：以关键词P开头。格式为：P多边形各顶点坐标；即从“起点”沿多边形到“终点”为止，例如左图多边形表示为：P0,08,08,25,51,51,40,4；对于矩形环图形，可添加辅助线使其成为等效的多边形。例如对右图所示图形，可加直线EF，依次给出A、B、C、D、E、F、G、H、I和J点的坐标，就可以用多边形表示该矩形环图形。,版图数据中间格式CIF,基本几何图形数据格式(3)圆(Round):以关键词R开头的一条语句表示圆。格式为：R直径圆心坐标；例如对图中的圆，可用下列语句表示：R65,4；,版图数据中间格式CIF,说明：L-Edit可以绘制圆环或圆环的一部分，但是在CIF文件中是用多边形逼近的方式描述。对于右边所示图形,L-Edit生成的CIF文件中，描述该图形的语句如下所示。是一个有58条边的多边形。,版图数据中间格式CIF,基本几何图形数据格式(4)互连线(Wire):以关键词W开头。格式为：W线宽互连线中心线上点坐标；说明：中心线上点坐标依次为中心线的起点、各转折点和终点的坐标。在起点和终点处的互连线为向两头扩展的半宽矩形。例如，右图示互连线的宽为6，中心线上各点坐标依次为A(3,3)、B(3,11)、C(24,11)和D(24,20)，则描述该图形的语句为：W6，33，311，2411，2420；,版图数据中间格式CIF,单元图形定义集成电路中的一些图形在CIF中可作为单元来定义。已被定义的单元可被反复调用，这对重复单元的描述带来很大的方便。(1)CIF中单元描述的语句结构(a)在CIF中定义的单元由一条单元定义起始语句开始;(b)单元中各种基本几何图形所在层次说明及图形描述语句，可以调用前面业已定义过的单元;(c)最后以单元结束语句表示单元定义的结束。,版图数据中间格式CIF,单元图形定义(2)单元定义起始语句单元定义起始语句必需以关键词DS(DefinitionStart的缩写)开头，其格式为:DS单元编号比例因子a比例因子b；其中单元编号用数字表示，它将作为该单元的名称代号。以后需要调用该单元时，只要指明该单元编号即可。比例因子a、b表示将该单元中包括的各基本几何图形描述语句中的几何尺寸和坐标数据均乘以a/b。由于CIF中坐标单元为0.01m，若取a=100，b=1，则单元中出现的各种尺寸和坐标数据就以m为单位。比例因子a和b的缺省值为1。,版图数据中间格式CIF,单元图形定义(3)层次(Layer)描述语句：以关键词L开头的语句描述层次名，格式为:L层名代号；其中层名代号可以是字母数字的组合。层次描述语句后面出现的基本几何图形描述语句描述的都是这一层次的几何图形，直到出现又一条层次描述语句为止。为了增加可读性，层次代号应选用能表征该层次名称的字符。例如对NMOS工艺中的扩散层用ND表示，多晶层用NP表示等。目前有些CAD软件对层次代号有特定的规定。,版图数据中间格式CIF,单元图形定义(4)单元调用(Call)语句：以关键词C开头，格式为:C被调用单元的编号T坐标值R方向MXMY；“T坐标值”：将被调用单元所在坐标系的原点移至该坐标处；“R方向”：将被调用单元所在坐标系的x轴转至该方向，缺省值表示原x轴与现x轴平行；“MX”：将被调用单元的x坐标对y轴作镜向处理，即其x坐标乘以(1)，缺省值表示不作镜向处理；“MY”：将被调用单元的y坐标对x轴作镜向处理，即其y坐标乘以(1)。缺省值表示不作镜向处理。调用单元时按语句中上述四项参数出现的顺序依次进行坐标变换。若四项参数在语句中的顺序不同，变换的结果将不一样。该语句中出现的坐标也要受单元定义起始语句中比例因子a、b的作用，但被调用单元中的几何尺寸和坐标值只受其原来单元定义中的比例因子作用。,版图数据中间格式CIF,单元图形定义(4)单元结束语句单元定义部分的最后一条语句必需为：DF；DF是DefinitionFinish的缩写。,版图数据中间格式CIF,CIF格式文件(1)CIF文件组成CIF文件可以包括下列六个部分(注意：没有起始语句)：(a)一个或多个单元定义；(b)单元删除；(c)注释语句；(d)单元调用；(e)层次说明及该层次基本几何图形描述；(f)结束语句。说明：CIF文件中的单元定义部分相当于是“子程序”，文件中单元定义以外的部分相当于“主程序”。一个单元尽管被定义了，但尚不能作为图形实体起作用。只有当单元在“主程序”被调用后才作为图形实体出现在版图上。,版图数据中间格式CIF,CIF格式文件(2)单元删除语句单元删除语句以关键词DD开头(DD为DeleteDefinition的缩写)。格式为:DD单元号其作用是删除单元号等于或大于该语句中所给单元号的那些单元。在多个版图设计共用一部分单元定义并用一个CIF文件表示时，要涉及到本语句的使用。正常情况下使用不多。LEDIT版图设计软件处理CIF文件时不支持单元删除语句。,版图数据中间格式CIF,CIF格式文件(3)CIF文件结束语句CIF文件的最后一条语句必需为：E；E为End的缩写，表示文件的结束。(4)用户扩展语句CIF规定，以数字开头的语句作为用户扩展语句。例如，在用LEDIT软件将绘好的版图生成CIF文件输出时，在每一个单元定义起始语句后均有一条以9开头的语句给出该单元的名称。,版图数据中间格式CIF,版图数据中间格式CIF,双极IC设计方法和主要原则,1、双极型晶体管有各种各样的结