（通信与信息系统专业论文）基于fpga的dab信道编码器输入接口的设计与实现.pdf

摘要 电台广播在我们的社会生活中占有重要的地位。随着我国广播事业的发展， 对我国广播业开发技术、信号的传输质量和速度提出了更高更新的要求，促使广 播科研人员不断更新现有技术，以满足人民群众日益增长的需求。 本论文主要分析了现行广播发射台的数字广播激励器输入接口的不足之处， 根据欧洲e t s 3 0 0 7 9 9 标准，实现了一种激励器输入接口的解决方案，这种方案 将复接器送来的e t i ( n a ，g 7 0 4 ) 格式的码流转换成符合e t s 3 0 0 7 9 9 标准e t i ( n i ) 的标准码流，并送往后面的信道编码器。e t i ( n a ，g 7 0 4 ) 格式与现行的 e t i ( n i ，g 7 0 3 ) 格式相比，主要加入了交织和r s 纠错编码，使得信号抗干扰能力 大大加强，提高了节目从演播室到发射台的传输质量，特别是实时直播节目要求 信号质量比较好时具有更大的作用。 本论文利用校验位为奇数个的r s 码，对可检不可纠的错误发出报警信号， 通过其它方法替代原有信号，对音质影响不大，节省了纠正这个错误的资源和开 发成本。 同时，我们采用f p g a 硬件开发平台和v h d l 硬件描述语言编写代码实现 硬件功能，而不采用专用芯片实现功能，使得修改电路和升级变得异常方便，大 大提高了开发产品的效率，降低了成本。 经过软件仿真和硬件验证，本系统已经基本实现了预想的功能，扩展性较好， 硬件资源开销较小，具有实用价值。 关键词：d a b 输入接口f p g ar s 解码 a b s t r a c t b r o a d c a s t i n gi sv e r yi m p o r t a n ti n0 1 1 1 s o c i e t ya n dl i f e a st h eb r o a d c a s t i n g d e v e l o p i n g ，t h e n e wa n df u r t h e rr e q u e s th a sb e e np u tf o r w a r di n e x p l o i t a t i o n t e c h n o l o g y , t r a n s m i s s i o nq u a l i t ya n dr a t eo fs i g n a l s t h a te n c o u r a g es c i e n t i f i c r e s e a r c h e r so fb r o a d c a s t i n gt ou p d a t et h ee x i s t i n gt e c h n o l o g yc o n t i n u o u s l yf o rt h e i n c r e a s i n gn e e do fp e o p l e i nt h i s p a p e rw ea n a l y z et h ed e f i c i e n c i e so ft h ee x i s t i n gi n t e r f a c eo fd i 百t a l b r o a d c a s t i n g s t i m u l a t o ra t b r o a d c a s t i n gs t a t i o n ，a n d i n a c c o r d i n go fe u r o p e a n t e l e c o m m u n i c a t i o ns t a n d a r de t s 3 0 0 7 9 9 ，a ns c h e m eo fi n t e r f a c ei sc a r r i e do u t i n t h i s s c h e m e ，c o d e s o fe t i ( n a ，g 7 0 4 ) f o r m a tt r a n s m i t t e df r o mm u l t i p l e x e ra r e t r a n s f o r m e dt oe t i ( n i ) s t a n d a r df o r m a tc o d e sw h i c hc o r r e s p o n dt os t a n d a r d e t s 3 0 0 7 9 9a n dt r a n s m i t t e dt ot h ef o l l o w i n gc h a n n e le n c o d e r c o m p a r e dw i t ht h e e x i s t i n ge t i ( n i ，g 7 0 3 ) f o r m a t ，e t i ( n a ，g 7 0 4 ) f o r m a th a si n t e r l e a v i n ga n dr se r r o r p r o t e c t i o n e n c o d i n g ，w h i c hs t r e n g t h e na n t i j a m m i n ga n di m p r o v eq u a l i t yo fp r o g r a m t r a n s m i t t e df r o ms t u d i ot ob r o a d c a s t i n gs t a t i o n ，e s p e c i a l l yw h e nl i v i n gb r o a d c a s t i n g i nt h i sp a p e r , w a r n i n gm e s s a g ei sg i v e no u tf o rt h ee r r o rc o d ew h i c hc a nb e d e t e c t e db u tc a i ln o tb ec o r r e c t e du s i n gr sc o d ew h o s en u m b e ro fv e r i f i e dc o d e si s o d d t h ee r r o rc o d ec a i lb er e p l a c e db yo t h e rw a y sw h i c hh a r d l ya f f e c t e dt h ea u d i o q u a l i t y a n da tt h es a m et i m en l a ts a v e st h er e s o u r s e sa n dc o s t s f p g ah a r d w a r ep l a t f o r ma n dv h d lh a r d w a r ed e s c r i p t i o nl a n g u a g ea r eu s e dt o c a r r yo u th a r d w a r ef u n c t i o nb u tn o ts p e c i a lc h i pu s e d t h i se n a b l em o d i f y i n gc i r c u i t a n du p g r a d i n gt ob ee x t r e m e l yc o n v e n i e n t c e r t a i n l y , e f f i c i e n c yo fe x p l o i t i n gp r o d u c t i si m p r o v e da n dc o s ti sb r o u g h td o w n a sar e s u l to fs i m u l a t i n gb ys o f t w a r ea n dp r o v i n gb yh a r d w a r e ，t h i ss y s t e mh a s c a r d e do u tt h ee x p e c t e df u n c t i o n ，a n dh a se x c e l l e n te x t e n s i o n i te c o n o m i z e sh a r d w a r e m a t e r i a l sa n dh a s p r a c t i c a l i t y k e yw o r d s ：d a bi n p u ti n t e r f a c e f p g ar sd e c o d i n g 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得叁鲞盘堂或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位论文作者签名：l 司l 藐芡 签字日期：肋7 年月l r - e j 学位论文版权使用授权书 本学位论文作者完全了解鑫洼盘堂有关保留、使用学位论文的规定。 特授权苤垄盘堂可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名：阅唬璞 签字日期：少年月旷日 导师躲刎 签字日期：知7 年f 月日 第一章绪论 1 1 数字音频广播概述 第一章绪论 随着科学技术的发展和人们生活水平的提高，广大听众对广播节目质量的要 求也越来越高，现有广播体制的声音质量已经远远滞后于人们的要求，目前我们 每天收听到的广播是调幅广播或者是调频广播，传送的都是模拟信号，属于模拟 广播。模拟广播由调制方式和带宽所决定，有很多缺点，主要问题是传输过程中 会产生噪声和失真的累积以及由电波多径传播引起衰落，严重影响传输质量。特 别在我国大城市中，由于城市的发展，高楼迅速增多，对于固定或移动接收机来 说，必须解决多径衰落、阴影屏蔽、多普勒频移等问题。另外随着近几年我国汽 车数量的增加，传统的a m 和f m 不适合快速移动接收的问题日益突出。事实 上，a m 和f m 的体制本身就限制了广播节目的接收质量。受节目传输方式和带 宽限制，加上抗干扰和抗衰落的能力差，即使节目源能够提供高质量的节目，在 接收时也无法再现原有的音质。同时，受i n t e m e t 和数字技术发展的影响，越来 越多的用户希望在欣赏广播节目的同时，还能获得有关数据服务。而传统的模拟 广播方式，大多数只有声音广播业务，业务单纯，因此现有广播体制提供的服务 与广大听众的要求差距越来越大。数字技术的发展，为解决以上问题提供了一种 全新的节目传输体制：数字音频广播( d a b ：d i g i t a la u d i ob r o a d c a s t i n g ) 。 目前世界上d a b 系统之发展大致可分为：欧洲e u r e k a 一1 4 7 、美国i b o c ( i n b a n do n c h a n n e l ) 及法国d r m ( d i g i t a lr a d i om o n d i a l e ) ，还有部分国家 自行发展的d a b 系统，而我国目前试播采用e u r e k a 1 4 7 系统，e u r e k a1 4 7 译为尤 里卡1 4 7 t 1 1 。 欧洲e u r e k a - 1 4 7 计划开发的数字广播系统，是继传统的a m 和f m 后的第 三代声音广播，它从声音的信源编码到调制和传输，都运用了新的信号处理和调 制技术，保证整个传输系统中各个环节的音频质量。在信源编码中，它使用先进 的压缩编码技术去除声音信号中的冗余度和人耳感觉不到的信息，从而得到有效 的源信号的码率压缩。在信道编码中，系统采用了删除型卷积编码，既对关键数 据提供可靠的差错控制又保证了一定的编码效率。系统传输的信息利用频率和时 间交织在频域和时域均进行了扩展，减少了突发干扰引起数据连续发生错误的可 能性。差错控制和频率与时间交织一起使得信道失真和衰落引起的损失在接收复 原的信号中影响很小。 与以往的传统广播相比，d a b 具有以下突出优点： 第一章绪论 ( 1 ) 广播音质达到激光唱盘( c d ) 的质量； ( 2 ) 业务容量大，频谱利用率高，可在约1 5 m b s 的带宽中同时传送约6 套高 质量( c d 音质) 的音频节目或其他音频和数据节目的组合； ( 3 ) 适用范围广，在便携，固定和移动环境下都能保证很高的接收质量； ( 4 ) 现有的调幅和调频广播系统中只有声音广播业务，随着人们对获取信息的 数量和速度的要求不断提高，希望广播声音的电台能同时广播数据乃至图象。 d a b 业务内容多样，能够提供声音以外的多种数据服务； ( 5 ) 组网方式灵活，可以采用地面、卫星或混合广播，能够用单频网( s f n ) 覆 盖整个服务区域。单频网络即分布在不同位置构成广播覆盖的各发射机，均使用 相同的载波频率发射在时间上同步的相同的信号，这可大大节省频率资源。使用 单频网络还可以方便地使用辅助发射机覆盖网络覆盖该范围内存在的阴影区，辅 助发射机接收网络中主发射机发射的信号，放大后以同样的频率发射出去而不需 要经过解调和调制过程。 表1 1 各种音频广播体制比较 名称范围调制节目每节目音频音频单声固定 方式数功率带宽信噪 道立 移动 k h z比d b 体声 长波l f国家调幅 3 5 4 52 0单固+ 移 中波肝国家调幅 8 l m w 4 52 0 单固+ 移 短波吓世界调幅 4 1 57 0且固+ 移 声广播d a b 卫星数字国家 0 f d m 1 57 0立固+ 移 声广播d a b本地 表1 1 是各种音频广播体制的比较。从以上特点和表1 1 可以看出，d a b 的性能明显优于f m 。尤其在接收环境不好的情况下，其优越性更加突出。d a b 对未来广播业带来革命性变化，是广播业发展的一个新的里程碑。 第章绪论 1 2 数字音频广播( d a b ) 发射机总体结构 d a b 发射系统的基本结构和功能： 图1 一ld a b 发射系统 图1 1 是我们实现的d a b 发射系统的关键部件框图，按照所处位置，整 个系统基本可划分为三个主要部分，其主要部件分别为源编码器、复接器和 c o f d m 编码调制器。 第一部分是节目提供商的设备，其数字部分主要由m u s i c 蝴源编码器和 各种传输接口构成。源编码器将模拟声音经编码并加入其他辅助信息后成为 d a b 音频帧，经w g l 2 接口成为w g l 2 码流。源编码器与复接器之间的接口 称为业务传输接口( s e r v i c et r a n s p o r ti n t e r f a c e ) 。 第二部分是处于广播台的演播室设备，其主体是复接器。复接器与源编码器 相连的输入接口一般可接入多种数据格式，与c o f d m 编码器的接口称为业务 群传输接口e t i ( e n s e m b l et r a n s p o r ti n t e r f a c e ) 。复接器将输入的各业务的d a b 音频帧数据按不同通道要求配以适当的f i c ( f 邪ti n f o r m a t i o nc h a n n e l ) ，形成e t i 逻辑帧并送往输出接口。演播室人员通过p c 机控制台对复接器的业务流进行配 置和监控。另外，在复接器上还有f i b ( f a s ti n f o r m a t i o nb l o c k ) 的插入接口， 用于辅助数据的传送。 第三部分是处于发射机的c o f d m 编码调制器，可分为信道编码，o f d m ( o r t h o g o n a lf r e q u e n c yd i v i s i o nm u l t i p l e x ) 调制和数字上变频等几个部分。信道 编码器完成e t i 码流的解复接、能量扩散、卷积编码和时间交织等任务。o f d m 调制器进行频率交织、q p s k 调制和i f f t 变换，输出同相和正交两路分量。然 后通过d i q ( d i g i t a lb a s e b a n di n - p h a s ea n dq u a d r a t u r e ) 接口，由数字上变频器 将其调制为中频或射频信号。 由于d a b 发射系统是一个同步系统，它一般带有包括g p s 和其他时基的标准 时间和频率基准【2 j 。 第一章绪论 1 3 本论文的意义和主要任务 北京北广公司作为中国最老的广播发射设备的研发生产公司一直处于国内 领先地位，在现代电子技术日新月异的环境下，对技术更新速度的要求也越来越 高，正是基于这一点，本人在北广研究院实习期间承担了d a b 项目组对广播发 射数字激励器输入接口部分内容进行技术更新的任务。 我国国内现行的从播音室到发射台的信号传输是通过专用有线线路传输的， 一般情况下比较稳定可靠，所以无需加入纠错码处理，传输码流采用 e t i ( n i ，g 7 0 3 ) 协议。随着社会和科学技术的发展，从播音室到发射台有可能通过 电信标准网络传输，或者即使仍然通过专用线路传输我们要想信号更加可靠和准 确，所以就采用e t i ( n a ，g 7 0 4 ) 协议，对信号进行交织和r s 纠错编码处理。这 样的话在发射台对信号进行信道编码之前就需要对接收到的码流做e 1 转换、解 交织和r s 解码处理，这一系列处理就是本论文研究的主要内容。 4 第二章d a b 信道编码器输入接口总体概述 第二章d a b 信道编码器输入接口总体概述 2 1 d a b 信道编码器输入接口功能 d a b 发射机激励器输入接口板的主要功能是将复接器送来的e t i f n i ，g 7 0 3 ) 和e t i ( n a ，g 7 0 4 ) 的码流转换成符合e t s 3 0 0 7 9 9 标准的e t i ( n i ) 标准码流，并送 往后面的信道编码器，示意图如图2 1 所示： 2 2 e t s 3 0 0 7 9 9 标准 2 2 1 逻辑帧格式 图2 1 输入接口功能框图 e t s ( e u r o p e a nt e l e c o m m u n i c a t i o ns t a n d a r d ) 是欧洲电信标准系列，e t s 3 0 0 7 9 9 标准是对d a b 传输数据的逻辑帧( l i ) 和物理帧的帧格式规范和说明的一个标 准，它规定逻辑帧格式如图2 2 ，逻辑帧总共包含5 5 9 2 字节信尉3 1 。 我们不对逻辑帧格式和具体包含哪些信息做过多的研究，本论文主要集中于 物理层的研究和实现。 第二章d a b 信道编码器输入接口总体概述 2 22 物理帧格式 图2 - - 2e t i ( n i ) 标准逻辑帧格式 f n db n et i h 1 j m 1 o y k ，2 4 m il l t b “1 + 一一 毒嚣：t ；嚣黜女 磷嚣篙剖譬品思鬻i 蒜2 ：册悟蹴曩黜瞄篙黜群黼裂r 盎舞翟j 嬲篙翟l ， 孽- 世悱 量h u n ：嚣揣黑 = = ：； 目2 3e t i 物理帧格式及复帧格式 第二章d a b 信道编码器输入接口总体概述 由图2 3 可知，e t i ( e n s e m b l et r a n s p o r ti n t c r f a z e 业务群传输接口) 物理 帧格式与传输电话信息的电信物理帧格式相同，每帧3 2 时隙，每时隙l 字节 ( 8 b i t ) ，高位( m s b ) 在前，低位( l s b ) 在后，8 帧组成1 复帧( 或块b l o c k ) ，8 块组成1 超块( s u p c r b l o c k ) ，3 超块组成1 多块，每多块6 1 4 4 字节，需传输2 4 m s 。 虽然e t i 物理帧格式只有一种，格式非常固定，但是接入同一种物理帧的物 理接口却有两种，分别为：e t i ( n i ，g 7 0 3 ) ( n i ：n e t w o r ki n d e p e n d e n t 网络不适 配) 和e t i ( n a ，g 7 0 4 ) ( n a ：n e t w o r ka d a p t a t i o n 网络适配) 【3 1 ( 1 ) e t i ( n i ，g 7 0 3 ) e t i ( n i ，g 7 0 3 ) 为e t i ( l i ) 逻辑帧提供了适合物理传输时的物理帧形式，任何 发射和接收设备产生和接收的物理帧格式都是e t i ( n i ，g 7 0 3 ) 格式，对于发射设 备：最初产生的物理帧格式是e t i ( n i ，g 7 0 3 ) 格式，也可以在此基础上变换成其 它格式( 例如后边说到的e t i ( n a ，g 7 0 4 ) 格式) 再进行传输；对于接收设备：接 收到的帧格式如果不是e t i ( n i ，g 7 0 3 ) 格式的( 例如后边说到的e t i ( n a ，g 7 0 4 ) 格 式) ，要进行格式转换，只有转换成此格式时才能被接收设备处理。 e t l o m ，g 7 0 3 ) 使用g 7 0 3 - - h d b 3 线路编码承载了数据和时钟信号，而没有 其它的信道编码进行额外的保护，除此之外，应有的管理信息开销只是填补数据， 导致接收设备在读帧管理信息时会报警。因此，e t ( n i ，g 7 0 3 ) 不适宜直接应用于 标准电信网络。鉴于以上原因，又规定了e t i ( n a ，g 7 0 4 ) 物理帧格式。 ( 2 ) e 1 i ( n a ，g 7 0 4 ) ， e t i ( n a ，g 7 0 4 ) 帧格式适合直接在标准电信网络上传输。 e t i ( l i ) 逻辑帧有5 5 9 2 字节。 ( ! ) g 7 0 4 使用每复帧的厶帧的1 时隙传输管理字节，2 时隙传输监督字节， 共含( 1 + 1 ) x 8 x 3 = 4 8 字节； ( 墓) g 7 0 4 因为有编码保护，且采用r s ( 2 4 0 ，2 3 5 ) 编码，所以每2 4 0 字节含5 字节的校验信息，【( 5 5 9 2 + 4 8 ) 2 3 5 x ( 2 4 0 - - 2 3 5 ) = 2 4 x 5 = 1 2 0 字节； ) g 7 0 4 使用每帧的0 时隙传输同步信息字节，使用每帧的1 6 时隙传输监 督管理信息，每多块( 6 1 4 4 字节) 含0 时隙1 x 8 x 8 x 3 = 1 9 2 字节，每多块( 6 1 4 4 字节) 含1 6 时隙1 x 8 x 8 x 3 = 1 9 2 字节，共3 8 4 字节； 所以每超块含5 5 9 2 + 4 8 + 1 2 0 + 3 8 4 = 6 1 4 4 字节，传输需 ( 6 1 4 4 x 8 b i t ) ( 2 0 4 8 m b i t s ) = 2 4 m s 。 2 2 3 e l 两兆帧 由2 2 2 节可知e t i ( n a ，g 7 0 4 ) 的物理帧格式，它的物理传输是通过e l 两兆 帧，并且经过h d b 3 编码在物理信道上传输。 第二章d a b 信道编码器输入接口总体概述 2 m ( 2 0 4 8m b i t s ) 是数据传输中的基本单位，与协议类型无关，属于物理层 的概念。 它是1 1 i u t 建议的e 1 接口，在我国与欧洲广泛应用；与此相对的还有t 1 接口，传输速率为1 5 m b i t s ，主要应用于日本和北美地区。 2 m 数据传输是时分复用，每个2 m 传输帧分为3 2 个时隙，每个时隙占到 6 4 k b i t ，可承载一路电话信号。3 2 个时隙中第0 时隙为帧头，传输与帧定位和 控制相关的信息。它有两种帧格式： p c m 3 0 一有3 0 个时隙供用户使用，第0 时隙为帧头，传输与帧定位和控制相 关的信息，第1 6 时隙传输复帧帧头及随路信令信息； p c m 3 1 一有3 1 个时隙供用户使用，第0 时隙为帧头，传输与帧定位和控制相 关的信息，信令由带外公共信令信道传送。 e 1 帧结构如图2 - 4 ： 图2 - 4e 1 帧结构 第三章硬件平台的设计 第三章硬件平台的设计 3 1h d b 3 解码的硬件电路设计和实现 e 1 输入接口我们不用软件编程实现，而直接选用专用芯片来实现。经过性 能价格比较，最终我们选定c s 6 1 5 8 4 a 通信专用芯片和匹配变压器p e 一6 5 8 6 1 配 合完成h d b 3 码到归零码的转变，因为它有两路物理输入输出，a 路是主输入 输出接口，b 路是辅输入输出接口，所以它需要匹配4 个变压器，而每片p e 6 5 8 6 1 含有两个变压器，所以我们需要用2 片p e 6 5 8 6 1 。c s 6 1 5 8 4 a 工作电压是5 v ， 适用于i t u t 推荐的电信协议g 7 0 3 ，g 7 0 4 ，g 7 0 6 ，t 2 7 3 2 ，g 7 7 5 等规定的e 1 解码接 口。c s 6 1 5 8 4 a 芯片从输入码流中提取2 0 4 8 m 的时钟，内部的锁相环使输入码 流的时钟与本地时钟锁定于同一频率上，输入输出码流就依据这一频率进行工 作；输入数据经过处理之后暂时存储在4 2 个寄存器内，待输出。它具体的工作 过程我们在这里就不详细介绍了。图3 - 1 是最重要的几个引脚，简要做一个介绍： p s ：并行模式或串行模式选择，在本论文中我们直接选择串行模式，给低电平； s d i ：数据输入引脚，本论文中输入信号是2 0 4 8 k b i t s 经过h d b 3 编码的电信标准格 式e 1 串行b i t 流；s d o ：数据输出引脚，输出信号是经过h d b 3 解码的归零基带 串行b i t 流，输出频率为2 0 4 8 k b i t s ；s c l k ：时钟输入引脚，输入时钟信号为 2 0 4 8 k h z ；i n t ：报警中断；c s ：片选引脚，- 当芯片工作时给低电平。 u 1 c 1 6 ，、 p s 3 3 u 5 9 d o l 6 0 s p o l l 6 1 s d i 6 2 s d o 6 3 ，、 s c l k 6 4 ： 蕊 v，c s c s 6 1 58 4 a 图3 一lh d b 3 解码芯片几个重要的引脚 第三章硬件平台的设计 p e 6 5 8 6 1 中的两个变压器均是无源器件，没有正负极，所以可以根据走线 方便的原则进行设计，图3 2 是c s 6 1 5 8 4 和p e 6 5 8 6 1 主要引脚的连接示意图： 变压器l p b 6 5 8 6 1 变压器2 变压器3 p b 6 5 8 6 1 变压器4 姒 一瑚 溅一 二 僦蝴 图3 2c s 6 1 5 8 4 和p e 6 5 8 6 1 主要引脚的连接示意图 3 2p l d ( 可编程逻辑器件) 的硬件平台 p l d ( p r o g r a m m a b l el o g i cd e v i c e ) 是这样的一种a s i c ( 专用集成电路) ：其输 入输出引脚之间的逻辑关系，以及输入输出引脚的定义，必须由系统工程师按照 系统的功能和技术要求给予定义，并通过一定的编程手段加以固化后，才能具备 所需要的逻辑功能。p l d 的出现，使得系统工程师拥有了设计，使用满足自己特 殊需要的专用i c 的手段。从此，p l d 设计技术成为电子设计领域中最具活力和发 展前途的一项技术，它对电子系统的影响丝毫不亚于2 0 世纪7 0 年代单片机的发 明和使用。借助于p l d ，系统工程师们可以在很短的设计周期内设计出自己的专 用集成电路( a s i c ：a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ) 芯片，并且能在实验 室里予以验证，随后立即投入实际应用之中【4 j 。 3 2 1p l d 的结构和原理 目前最常用的p l d 是c p l d ( c o m p l e xp r o g r a m m b l el o g i cd e v i c e ) 即复杂 可编程逻辑器件和f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) 艮i j 现场可编程门阵列。 尽管c p l d 、f p g a 和其它类型的p l d 机构各有其特点和长处，但是概括起来， 第三章硬件平台的设计 他们是由三大部分组成的： 一个二维的逻辑块阵列，构成了p l d 器件的逻辑组成核心； 输入输出块： 连接逻辑块的互连资源。连线资源由各种长度的连线线端组成，其中也有 一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入输出块之间的连 接。 3 2 1 1 基于乘积项( p r o d u c t - t e r m ) 的p l d 结构 这种p l d 可分为三块结构，宏单元( m a r o c e u ) ，可编程连线( p t a ) 和f o 控 制块。宏单元是p l d 的基本结构，由它来实现基本的逻辑功能。可编程连线负 责信号的传递，连接所有的宏单元。i o 控制块负责输入输出的电气特性控制， 比如可以设定集电极开路输出、摆率控制、三态输出等。 该p l d 的乘积项阵列实际上就是一个与或阵列，每一个交叉点都是一个可 编程“熔丝”，如果导通就是实现“与”逻辑，后面的乘积项选择矩阵是一个“或”阵 列。两者一起完成组合逻辑。 这种基于乘积项的p l d 基本都是由e e p r o m 和f l a s h 工艺制造的，一上电 就可以工作，无需其他芯片配合。并在一般情况下称这种基于乘积项的p l d 为 c p l d 。 3 2 1 2 基于查找表( l o o k u p t a b l e ) 的p l d 结构 采用这种结构的p l d 芯片我们一般称为f p g a 。查找表简称为l u t ，u j t 本质上就是一个r a m 。目前f p g a 中多使用4 输入的l u t ，所以每一个u 丌 可以看成是一个由4 位地址线的1 6 1 的r a m 。当用户通过原理图或者硬件描 述语言描述了一个逻辑电路以后，f p g a 开发软件会自动计算出逻辑电路的所有 可能结果，并把结果事先写入r a m 。这样，每输入一个信号进行逻辑运算就等 于输入一个地址进行查表，找出地址对应的内容，然后输出即可。对于一个l u t 无法完成的电路，就需要通过进位逻辑将多个单元相连，这样f p g a 就可以实 现复杂的逻辑了。 由于l u t 主要适合s r a m 工艺生产，所以目前大部分f p g a 都是基于 s 删工艺的，而s r a m 工艺的芯片在掉电后信息就会丢失，一定要外加一片 专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到f p g a 中， 然后f p g a 就可以正常工作，由于配置时间很短，不会影响系统正常工作。也 有少数f p g a 采用反熔丝或f l a s h 工艺，对这种f p g a ，就不需要外加专用的配 置芯片。 第三章硬件平台的设计 3 2 2 选择c p l d 还是f p g a 根据前面所述的p l d 的结构和原理可以知道，c p l d 组合逻辑的功能很强， 一个宏单元就可以分解出十几个甚至2 0 - 3 0 个组合逻辑输入。而f p g a 的一个 l u t 只能处理4 个输入的组合逻辑。因此，c p l d 适合用于设计译码等复杂组合 逻辑，但f p g a 的制造工艺确定了f p g a 芯片中包含的l 和触发器的数量非 常多，往往成千上万，c p l d 一般只能做到5 1 2 个逻辑单元，而且如果用芯片价 格除以逻辑单元数量，f p g a 的平均逻辑单元成本大大低于c p l d 。所以如果设 计中用到大量触发器，例如设计一个复杂的时序逻辑，那么使用f p g a 就是一 个很好的选择。 综合以上性价比和其它考虑，本论文采用f p g a ，c y c l o n ei i 系列中的 e p 2 c 2 0 f 4 8 4 c 8 芯片。 3 3 f p g a 开发 3 3 1 c y c ! o n e i if p g a 器件 3 31l c y c l o n ei if p g a 器件概述 c y c l o n e i if p g a 是a l t e r a 公司推出的c y c l o n e 系列f p g a 中的最新产品。这 个系列的产品具有与上一代产品相同的优势一用户定义的功能、领先的性能、 低功耗、高密度以及低成本。c y c l o n e i i 器件扩展了低成本f p g a 的密度，使之最 多可达到6 8 4 1 6 个l e ( l o g i ce l e m e n t 逻辑单元) 和1 1 m b 的嵌入式存储器。c y c l o n e i i 器件采用9 0 n m ，低k 值电介质工艺，通过使硅片面积最小化，可以在芯片上 支持复杂的数字系统【4 】。 1 数字信号处理( d s p ) 的应用 c y c l o n e i i 器件提供了最多1 5 0 个1 8 x 1 8 位的乘法器，可以实现通用数字信 号处理功能，与基于逻辑单元的乘法器相比，嵌入式乘法器性能更高，占用的逻 辑单元更少，它内部提供的嵌入式乘法器能够实现常用的简单乘法器操作，每个 嵌入式乘法器都可以被配置成一个1 8 x 1 8 位的乘法器，或者两个9 x 9 位的乘法 器。 嵌入式乘法器同时支持有符号和无符号数的乘法，还提供可选的输入和输出 寄存器，用以提高性能，嵌入式乘法器也可以与c y c l o n ei i 器件的m 4 kr a m 进 行无缝集成，实现高效的d s p 算法。 2 嵌入式锁相环p l l ( p h a s el o c k e dl o g i c ) c y c l o n ei i 器件具备最多四个增强型p l l ，提供先进的时钟管理能力，例如 第三章硬件平台的设计 频率合成、可编程相移、外部时钟输出、可编程占空比、锁定检测、可编程带宽、 输入时钟扩频和支持高速差分输入输出时钟信号。 表3 - 1 是c y c l o n ei i 器件提供的p l l 个数： 表3 1 各c y c l o n ei i 系列器件可提供的锁相环数 明p l l lh u 2 p u j p u j e p 懿 日瞄犯园 e p 2 嘲o q e p 奢盥e e p 奢嘲 e p 昌啪 c y c l o n ei i 器件p l l 提供了时钟合成功能，允许内部工作时钟与输入时钟频 率不同，每个p l l 能够提供最多三个输出时钟，每个输出时钟的频率可互不相 同。p l l 提供两个比例因子分别为m , n 的除法计数器，m , n 和后比例计数器可以 是1 3 2 中的任何整数。 c y c l o n ei i 中的每个p l l 支持一个差分或单端外部输出时钟，每个p l l 带有 一对外部时钟输出引脚，外部时钟输出引脚支持多种i o 标准。外部时钟输出可 被用作系统时钟或用来使p c b 上不同的器件同步，时钟反馈特性可以作为内部 延时的补偿，或用来调整外部时钟输出与时钟输入的相位关系。 c y c l o n ei i 器件p l l 具有较强的时钟移相能力，能够实现可编程相移，用户 可以实现1 2 5 p s 时间的补偿，或用来调整外部时钟输出与时钟输入的相位关系。 c y c l o n e i i p l l 可以锁定检测信号，锁定输出只是当前的时钟输出信号与参 考时钟是否同步。锁定检测信号可用于控制和同步p c b 上的不同器件。 c y c l o n ei i 器件p l l 的带宽使衡量其跟踪输入时钟和滤除抖动能力的标准。 利用c y c l o n e i i 器件，开发人员可以控制p l l 的带宽设置，根据需要滤除输入时 钟抖动，高带宽的p l l 可以快速锁住参考时钟，并抵制时钟中的任何变化；低 带宽的p l l 将花费较长的时间去锁定时钟，但是能滤除更多的抖动。对于需要 级联p l l 的应用，c y c l o n ei i 器件的可编程带宽特性为用户提供了极大的灵活性。 3 i o 端口特性 c y c l o n ei i 器件既支持单端i o 标准，也支持差分i o 标准。对于单端i o ， 其引脚只被简单的用于一般的普通信号的输入输出引脚使用；与单端i o 标准相 比，c y c l o n ei i 器件的差分信号提供更好的噪声容限，产生更低的电磁干扰，并 降低了功耗。 第三章硬件平台的设计 4 专用外部存储器接口 c y c l o n e i i 器件可以通过一个专用接口和单倍速率s d rs d r a m ( 同步动态 随机存储器) 。双倍数据速率d d r d d r 2s d r a m 以及q d ri is r a m 器件进行 通信，保证快速可靠的数据传输，传输速率最高达到6 6 8 m b s 。 d d rs d r a m 器件近年十分流行，主要是因为其低功耗，相对低的价格和 高带宽特性。由于数据处理在时钟的两个沿都可进行，因此d d rs d 黜址i 器件 的带宽是s d rs d r a m 带宽的两倍。q d r i is r a m 器件使系统设计人员能够将 数据吞吐能力最大化，主要应用在通信领域，数据速率最高可以达到1 6 7 m h z 。 q d r i i 架构具有双数据接口( i o ) 特性，每个时钟周期个执行两次操作，从而 实现每个时钟周期完成四个数据指令。 c y c l o n ei i 器件可以和外部存储器进行高速可靠的数据传输，关键是采用了 高速接口技术。采用专用i o 特性，确保满足所有的时序需求。每个c y c l o n ei i 器件都采用了优化的i o 引脚，以接入s d rs d r a m ，d d r d d r 2s d r a m 以及 q d r i is r a m 器件，每个i o 区都具有最多两套接口信号引脚，每套引脚包含 一个数据选通( d q s ) 引脚和相关数据( d q ) 引脚。每个器件可最多支持7 2 个 d q 引脚，并带有相应的d q s 引脚，支持一个具有6 4 b 数据和纠错的双面存储 器模块。 5 自动c r c 检验 自动c r c 检验是用来确保数据可靠的技术，也是减少单一事件干扰最好的 选择之一，c y c l o n e i i 器件提供片内c r c 自动检验电路，可以在设计中轻松的实 现c r c 而无需任何额外成本和复杂的外部逻辑。在配置过程中首先由器件完成 c r c ，然后由操作过程自动进行c r c 校验。当发生错误时，c r c 引脚会提示失 败，并自动触发再配置操作。设计人员可以通过调节时钟分频器来改变时钟频率， 以选择所需的检验周期。 3 312e p 2 c 2 0 f 4 8 4 c 8 芯片简介 e p 是a l t e r a 公司f p g a 器件类型的一种；2 c 代表c y c l o n e 第二代芯片；2 0 代表此款f p g a 芯片大约有2 0 0 0 0 个逻辑单元( 实际含有18 7 5 2 个逻辑单元) ， f 代表封装形式为f i n e l i n eb a l l g r i da r r a y ( f b g a ) t4 8 4 代表管脚数；c 代表民 用品温度( 0 摄氏度 - 7 0 摄氏度) ；8 代表速度等级( 数字越小，速度越高) 。 e p 2 c 2 0 f 4 8 4 c 8 包含18 7 5 2 个l e ，4 8 4 个引脚按照2 2 x 2 2 阵列分布，包含4 个p l l ，拥有2 6 个1 8 x 1 8 位的乘法器或者5 2 个9 x 9 位的乘法器，有5 2 片m 4 k r a m ，用户i o 引脚3 1 5 个，差分通道1 2 7 个。 第三章硬件平台的设计 3 3 1 3e p 2 c 2 0 f 4 8 4 c 8 芯片的封装 t o p v i 曰 毒磊 置啊叠-2 甜译仃俘霸it l l 1 h 图3 3 芯片e p 2 c 2 0 f 4 8 4 c 8 封装图 表3 2 芯片e p 2 c 2 0 f 4 8 4 c 8 封装数据表 3 3 2e p 2 c 2 0 f 4 8 4 c 8 芯片配置 3 3 2 1 配置概述 p 1 c 电- n 7 当f p g a 器件正常工作时，它的配置数据存储在s r a m 中，由于s r a m 的易 失性，每次加电时，配置数据都必须重新构造。在实验系统中，常用计算机或控 d fl，t v t c e b j l誓r驻臀从 oooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooo0000000000000000000000oooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooooo