（通信与信息系统专业论文）基于fpga的同步数字复接系统的设计.pdf

摘要 数字复接技术是数字通信网的一项重要技术，能够将若干路低速信号合并为 一路高速信号，进而提高传输效率。应用可编程逻辑门阵y 0 ( f p g a ) 芯片实现复 接系统便于修改电路结构，增强设计的灵活性，并且节约了系统资源。 本文基于f p g a 的同步数字复接系统的设计与建模，首先介绍了e d a 技术 及其发展，然后对数字复接技术的基木原理进行说明，采用自顶向下的数字系统 建模思路，提出了基于f p g a 的同步数字复接系统的设计方法，详细介绍了同 步数字复接器和同步数字分接器各组成模块的设计过程及具体功能，并阐述其设 计思想，重点分析了数字分接模块中帧同步电路和锁相环提取位同步电路的实现 方法，给出了在q u a r t u si i 环境下的仿真结果，并对仿真波形进行分析说明。本 文设计的数字复接系统的主要功能是在复接端将四个支路的2 5 m b p s 数据通过正 码速调整技术，将其合路成一路10 0m b p s 的高速数据流，在分接端又将此高速 数据流恢复成原来的四路2 5 m b p s 的数据。整个系统的功能在e d a 技术开发平 台上均调试通过，具有较高的实用性和可靠性。 关键词： 数字复接；数字分接；同步；v h d l a b s t r a c t d i g i t a lm u l t i p l e x i n ga n dd e m u l t i p l e x i n g ，a ni m p o r t a n tt e c h n i q u ei nt h en e t w o r ko f c o m m u n i c a t i o n ，c a ni m p r o v et h et r a n s m i s s i o ne f f i c i e n c yi nt h ew a yo fm u l t i p l e x i n g s e v e r a ll o ws p e e dd a t af l o w si n t oah i g hs p e e do n e i na d d i t i o nt ob e t t e rd e s i g n f l e x i b i l i t ya n ds a v es y s t e mr e s o u r c e ，d i g i t a lm u l d e xs y s t e mb a s e do nt h ef p g aa l s o m a k et h ep r o b l e mo f m o d i f y i n gs t r u c t u r eo f c i r c u i te a s i e r t h i sp a p e rd e a l sw i t ht h ei m p l e m e n t a t i o na n dm o d e l i n go fs y n c h r o n o u sd i g i t a lm u l d e x s y s t e mb a s e do nt h ef p g a f i r s t l y i t p r e s e n t se d at e c h n o l o g ya n di t sd e v e l o p m e n t ，t h e n d e s c r i b e st h et h e o r yo fs y n c h r o n o u sd i g i t a lm u l d e xs y s t e m b yu s i n gt o p - d o w nd e s i g nm e t h o d ， aw a yf o rd e s i g n i n gm u l d e xs y s t e mb a s e do nt h ef p g ai si n t r o d u c e d n o to n l yt h ed e s i g ns t e p a n di d i o g r a p h i cf u n c t i o no fs y n c h r o n o u sd i g i t a lm u l t i p l e x e ra n ds y n c h r o n o u sd i g i t a ld e m u l t i p l e x e r i sp r e s e n t e d ，b u td e s i g ni d e ai sa l s op u tf o r w a r d t h i sp a p e ra n a l y z e st h ei m p l e m e n t a t i o no ff r a m e s y n c h r o n i z a t i o nc i r c u i ta n dd p l lc i r c u i ti nt h eb i ts y n c h r o n i z a t i o n ，a l o n gw i t ht h e i rs i m u l a t i o n r e s u l ti nq u a r t u s1 1w h i c hh a sb e e ne x p l a i n e di nd e t a i l t h ef u n c t i o no ft h ed e s i g n e dm u l d e x s y s t e mc a nb ea c c o m p l i s h e dt h a tm u l t i p l e x e sf o u rb r a n c h e so f2 5 m b si n t oo n ed a t af l o wo f 10 0 m b sa n dt h e nd e m u l t i p l e x e st h ed a t af l o wi n t of o u rb r a n c h e s ，p o s i t i v ej u s t i f i c a t i o nu s e d d u r i n gt h ec o u r s eo fm u l t i p l e x t h i ss y s t e mf e a t u r e sh a v eh i g hr e l i a b i l i t ya n dg o o df l e x i b i l i t y k e yw o r d s ：d i g i t a lm u l t i p l e x i n g ，d i g i t a ld e m u l t i p l e x i n g ，s y n c h r o n i z a t i o n ， v h d l 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得丞洼太堂或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 靴做储獬：舭辩嗍：) c ，肟护加f 日 学位论文版权使用授权书 本学位论文作者完全了解丞洼太堂有关保留、使用学位论文的规定。 特授权丞洼太堂可以将学位论文的全部或部分内容编入有关数掘库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名： 签字日期：) 叨年d 臼c r 同 导师签名： 、j 似锻 签字同期：7 彬年多月歹同 第一章绪论 第一章绪论 在数字通信中，为了使终端设备标准化和系列化，同时又能适应不同传输媒 体和不同业务的需求，通常用各种等级的终端设备进行组合配置，把若干低速的 数码流按一定格式合并成为高速数码流，以满足上述需要。数字复接就是依据时 分复用基本原理完成数码合并的一种技术。数字信息传递到目的地并不是通过一 次操作将某一速率信号复用成终端设备需要的数据流信息，而是按照一定的速度 系列依次复用在一起。通常将复用等级称作数字体系。例如在发送端将几个基次 群信号结合起来组成一个二次群信号，通过信道传到接收端，接收端再将各路基 群信号从二次群信号中分离出来，传送到各个基次群的接收端，这就是数字信号 的复接与分接。三次群是数字复接序列用同样的方法，将几个二次群支路信号复 接成一个三次群信号等等。其中，基群、二次群、三次群是数字复接系列按传输 速率的不同来划分的。每一种群路可以用来传送多路电话，也可以用来传送其它 相同速率的数字信号，如电视信号、频分多路复用信号的群编码信号或数据信号 笙【 寸。 在数字通信网中，数字复接技术不仅仅是与信源编码、数字传输、数字交换 相并列的专门技术，而且它还是网同步中的帧调整、线路集中器中的线路复用以 及数字交换中的时分接续等技术的基础。可见，数字复接技术是数字通信网的一 项基础技术。 1 1复接技术的研究现状 数字复接技术的应用首先是从市话中继传输开始的，当时为适应非同步支路 的灵活复接，采用塞入脉冲技术将准同步的低速支路信号复接为高速数码流。开 始时的传输媒介是电缆，由于频带资源紧张，因此主要着眼于控制塞入抖动及节 约辅助比特开销，根据国家地区的技术历史形成了美、日、欧三种不同速率结 构的准同步数字系歹u ( p l e s i o c h r o n o u sd i g i t a lh i e r a r c h y , p d h ) l 2 1 。 在以往的p d h 复接电路中，系统的许多部分采用的是模拟电路，因此有很 大的局限性。现在，数字集成电路本身在不断地进行更新换代。它由早期的电子 管、晶体管、小中规模集成电路，发展到超大规模集成电路( v e r yl a r g es c a l ei c ， v l s i c ) 以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展， 设计与制造集成电路的任务己不完全由半导体厂商来独立承担，系统设计师们更 第一章绪论 愿意自己设计专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ，a s i c ) 芯片，而 且希望a s i c 的设计周期尽可能短，最好是在实验室里就能设计出合适的a s i c 芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件( f i e l d p r o g r a m m a b l el o g i cd e v i c e sf p l d ) ，其中应用最广泛的当属现场可编程门阵列 ( f i e l dp r o g r a m m a b l eg a t ea r r a y , f p g a ) 和复杂可编程逻辑器件( c o m p l e x p r o g r a m m a b l el o g i cd e v i c e ，c p l d ) 。 可以毫不夸张的讲，c p l d f p g a 能完成任何数字器件的功能，上至高性能 c p u ，下至简单的7 4 电路，都可以用可编程逻辑器件( p r o g r a m m a b l el o g i cd e v i c e s ， p l d ) 来实现。p l d 如同一张白纸或是一堆积木，工程师可以通过传统的原理图 输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以 事先验证设计的正确性。在印刷电路板( p r i n t e dc i r c u i tb o a r d ，p c b ) 完成以后，还 可以利用p l d 的在线修改能力，随时修改设计而不必改动硬件电路。使用p l d 来开发数字电路，可以大大缩短设计时间，减少p c b 面积，提高系统的可靠性。 f p g a c p l d 芯片都是特殊的a s i c 芯片，它们除了具有a s i c 的特点之外， 还具有以下几个优点： ( 1 ) 随着v l s i c ( v e r yl a r g es c a l ei c ，超大规模集成电路) 3 2 艺的不断提高， 单一芯片内部可以容纳上百万个品体管，f p g a c p l d 芯片的规模也越来越大， 其单片逻辑门数已达到百万门，它所能实现的功能也越来越强，同时也可以实现 系统集成。 ( 2 ) f p g a c p l d 芯片在出厂之前都做过百分之百的测试，不需要设计人员承 担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环 境来完成芯片的最终功能设计。所以，f p g a c p l d 的资金投入小，节省了许 多潜在的花费。 ( 3 ) 用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同 软件就可实现不同的功能。所以，用f p g a c p l d 试制样片，能以最快的速度占 领市场。f p g a c p l d 软件包中有各种输入工具和仿真工具，以及版图设计工具 和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、 优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出f p g c p l d 的优势。电路设计人员使用f p g c p l d 进行电路设计时，不需要具备专门的 i c ( 集成电路) 深层次的知识，f p g a c p l d 软件易学易用，可以使设计人员更能集 中精力进行电路设计，快速将产品推向市场”j 。 正是由于f p g a 的这些优点，已经有越来越多的通信产品是用f p g a 来实 现的。而且用f p g a 来实现通信产品的功能有一个很大的好处就是可以将其作成 为一个i p 核。以后设计者在设计电路时如果需要用到此功能的电路，就可以在 第一章绪论 f p g a 中直接调用，而不需要再外接电路。这样可以大大减小信号的时延，并能 减小电路板上的干扰，而且还有利于电路的调试。调试时只需要修改程序，不需 要重新制作电路板，这样可以缩短设计周期并节省成本。不过，迄今为止，用 f p g a 来实现数字复接器还不多。所以用f p g a 实现数字复接是一个新的尝试。 本课题就是用f p g a 实现一个二次群复接器，而且用f p g a 实现了复接器以后可 以将之作成为一个i p 核，以后在用f p g a 设计电路时，如果需要用到复接器， 就可以直接在片内调用。 1 2 本论文所做的主要工作 本论文的研究目的是在掌握f p g a 工作原理并熟练运用硬件描述语言 v h d l 的基础上，通过讨论同步数字复接系统的实现方法，设计出基于f p g a 的 数字复接系统。 论文完成工作如下： ( 1 ) 学习和研究了数字复接原理，根据设计要求，确立设计方案，建立数字 复接系统模型。 ( 2 ) 介绍了利用f p g a 器件进行数字系统设计的设计流程，借助硬件描述语 言，采用自顶向下的数字系统设计方法，将数字复接系统分为数字复接器和数字 分接器两部分完成，分部建立系统的各模块结构，实现对应的各模块的设计。其 中，数字复接器的设计主要采用硬件描述语言v h d l 为输入方式，复接系统实 现了四个支路的传输速率为2 5 m b p s 数据通过正码速调整技术，将其合路成一路 速率为1 0 0m b p s 的高速数据流，系统传输速率提高4 倍；而数字分接器的设计 主要采用绘制结构原理图为输入方式，分接系统在保证同步的基础上，将上述合 路信号分接成四路原始信号码流，还原各路初始信息。 ( 3 ) 在q u a r t u si i 仿真环境下，对同步数字复接系统进行了功能仿真和验证， 取得了正确的结果。 ( 4 ) 对此次设计作了小结，并提出了进一步对设计进行改进的方法。 第二章e d a 技术概述 第二章e d a 技术概述 2 1e d a 技术及其发展 e d a 是e l e c t r o n i cd e s i g na u t o m a t i o n ( 电子设计自动化) 的缩写，是以计算 机科学和微电子技术发展为先导，汇集了计算机图形学、拓扑逻辑学、微电子工 艺与结构学和计算机数学等多种计算机应用学科最新成果的先进技术，它是在先 进的计算机工作平台上开发出的一整套电子系统设计的软件工具1 4 】。 e d a 技术依靠功能强大的电子计算机，在e d a 工具平台上，对以硬件描述 语言( h a r d w a r ed e s c r i p t i o nl a n g u a g e ，h d l ) 为系统逻辑描述手段完成的设计文 件，自动地完成逻辑编译、化简、分割、综合、优化和仿真，直至下载到可编程 逻辑器件c p l d f p g a 或专用a s i c 芯片中，实现既定的电子电路设计功能。 e d a 技术主要包含四个方面的内容：大规模可编程逻辑器件，硬件描述语言， 软件开发工具，实验开发系统。其中，大规模可编程逻辑器件是利用e d a 技术进 行电子系统设计的载体；硬件描述语言是利用e d a 技术进行电子系统设计的主要 表达手段；软件开发工具是利用e d a 技术进行电子系统设计的智能化和自动化的 设计工具；实验开发系统则是利用e d a 技术进行电子系统设计的下载工具及硬件 验证工具【5 1 。 2 1 1e d a 技术的特点 利用e d a 技术进行数字逻辑系统设计，具有以下特点： 全程自动化：从软件方式设计的系统到硬件系统的转换，是由有关的开 发软件自动完成的。 工具自动化：具有开放式的设计环境，这种环境也称为框架结构，它在 e d a 系统中负责协调设计过程和管理设计数据，实现数据与工具的双向流动。 它的优点是可以将不同公司的软件工具集成到一个统一的计算机平台上，使之成 为一个完整的e d a 系统。 操作智能化：使设计人员不必学习许多深入的专业知识，也可免除许多 推导运算即可获得优化的设计成果。 执行并行化：由于多种工具采用了统一的数据库，使得一个软件的执行 结果可被另一个软件立即使用，使得原来要串行的设计步骤变成了并行过程，也 4 第二章e d a 技术概述 称为“同时工程( c o n c u r r e n te n g i n e e r i n g ) 。 成果规范化：都采用v h d l 或v e r i l o gh d l ，它们是e d a 系统的一种输 入模式，可以支持从数字系统级到门级的多层次的硬件描述。 2 1 2e d a 技术的发展阶段 从2 0 世纪6 0 年代中期开始，人们不断开发出各种计算机辅助设计工具来 帮助设计人员进行集成电路和电子系统的设计，集成电路技术的不断发展对 e d a 技术提出新的要求，并促进了e d a 技术的发展。近3 0 年来，e d a 技术大 致经历了三个发展阶段： 1 c a d 阶段 2 0 世纪6 0 年代中期至2 0 世纪8 0 年代为c a d ( c o m p u t e r a i d e dd e s i g n ，计 算机辅助设计) 发展的初期，这个阶段人们分别研制了一些单独的软件工具，主 要有印刷电路板( p r i n t e dc i r c u i tb o a r d ，p c b ) 布线设计、电路模拟、逻辑模拟及 版图的绘制等，从而可以利用计算机将设计人员从大量繁琐、重复的计算和绘图 工具中解脱出来。 2 0 世纪8 0 年代初由于集成电路规模越来越大，制作也越来越复杂，e d a 技 术有了较快的发展，许多软件公司，如m e n t o rg r a p h i c s 、d a i s ys y s t e m 及l o g i c s y s t e m 等进入市场，软件工具的产品开始增多。这个时期的软件主要还是针对 产品开发，分为设计、分析、生产、测试等多个独立的软件包。每个软件包只能 完成其中的一项工作，但如果通过顺序循环使用这些软件，完成整个设计的全过 程，还存在两个方面的问题：首先由于各个软件工具由不同的公司和专家开发， 只解决一个领域的问题，若将一个软件工具的输出作为另一个软件工具的输入， 就需要人工处理，这往往很繁琐，影响的设计速度；其次，对于复杂的电子系统 的设计，当时的e d a 工具不能提供系统级的仿真和综合，由于欠缺系统级的设 计考虑，常常在产品开发后期才发现设计有错误，此时再进行修改十分困难。 2 c a e 阶段 2 0 世纪8 0 年代初期至2 0 世纪9 0 年代初期为c a e ( c o m p u t e r a i d e d e n g i n e e r r i n g ，计算机辅助工程) 阶段，在集成电路与电子系统设计方法学以及设计工 具集成化方面取得了许多成果。各种设计工具如原理图输入、编译与连接、逻辑 模拟、测试码生成、版图自动布局以及各种单元库均已齐全。由于采用了统一的 数据管理技术，因而能够将各个工具集成为一个c a e 系统。运用这种系统，按 照设计方法学制定的某种设计流程，可以实现由r t 级开始，从设计输入到版图 输出的全程设计自动化。这个阶段中主要采用基于单元库的半定制设计方法。采 第二章e d a 技术概述 用门阵列和标准单元法设计的各种a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t 专用集成电路) 得到了极大的发展，这个阶段典型的c a e 系统有m e n t o r g r a p h i c s 、v a l i dd a i s y 等公司的产品。 3 e d a 阶段 2 0 世纪9 0 年代以后，出现了以高级语言描述、系统仿真和综合技术为特征 的第三代e d a 技术，它不仅极大地提高了系统的设计效率，而且使设计者摆脱 了大量的辅助性工作，将精力集中于创造性的方案与概念的构思上，这个阶段的 e d a 技术主要有如才特征： 高层综合的理论与方法取得进展，从而将e d a 设计层由r t 级提高到了 系统级( 又称行为级) ，并且推出了相应的行为级综合优化工具，大大缩短了复 杂a s i c 的设计周期，同时改进了设计质量。 采用硬件描述语言( h a r d w a r ed e s c r i p t i o nl a n g u a g e ，h d l ) 来描述l0 万门 以上的设计，并形成了v h d l 和v e r i l o gh d l 两种标准化语言，它们均支持不同 层次的描述，使得复杂化集成电路的描述规范化，便于传递、交流、保存和修改， 并可建立独立工艺的设计文档，便于设计重用。 采用平面规划技术对逻辑综合和物理版图设计进行联合管理，做到在逻 辑综合早期设计阶段就考虑到物理设计信息的影响。通过这些信息，设计者能进 行更进一步的综合与优化，并保证所做的修改，只会提高性能而不会给版图设计 带来负面影响。 可测性综合设计。随着a s i c 的规模与复杂性的增加，测试的难度与费用 急剧上升，由此产生了将测试电路结构做在a s i c 芯片上的设想，于是开发了描 述输入、b l s t ( 内建自测试) 、边界扫描等可测性设计工具，并集成到e d a 系 统中。 为带有嵌入妒核的a s i c 设计提供软，硬件协同设计工具。 建立并行设计工程( c o n c u r r e n te n g i n e e r i n g ，c e ) 框架结构的集成化设计环 境，以适应当今a s i c 的如下特点：规模大而复杂，数字与模拟电路并存，硬件 与软件设计并存，产品上市速度快。该框架可以将不同公司的优秀工具集成为一 个完整的e d a 系统，并能在u n i x 与w i n d o w sn t 两种平台间实现平滑过渡1 6 j 。 2 2 大规模可编程逻辑器件 2 2 1 可编程逻辑器件介绍 可编程逻辑器件( p r o g r a m m a b l el o g i cd e v i c e s ，p l d ) 是2 0 世纪7 0 年代发展起 6 第二章e d a 技术概述 来的一种由用户编程来实现某种逻辑功能的新型逻辑器件，是目前数字系统设计 的主要硬件基础。采用可编程逻辑器件通过对器件内部的设计来实现系统功能， 是一种基于芯片的设计方法。设计者可以根据需要定义器件的内部逻辑和引出 端，将电路板设计的大部分工作放在芯片的设计中进行，通过对芯片设计实现数 字系统的逻辑功能。灵活的内部功能块组合、引出端定义等，可大大减轻电路设 计和电路板的工作量和难度，有效地增强设计的灵活性，提高工作效率。同时采 用可编程逻辑器件，设计人员在实验室可反复编程、修改错误，以期尽快开发产 品，迅速占领市场。基于芯片的设计方法可以减少芯片的数量，缩小系统体积， 降低能源消耗，提高系统的性能和可靠性。 目前生产和使用的p l d 产品主要有可编程只读存储器( p r o m ) 、现场可编程 逻辑阵y t j ( f i e l dp r o g r a m m a b l el o g i ca r r a y ，f p l a ) 、可编程阵列逻辑( p r o g r a m m a b l e a r r a yl o g i c ，p a l ) 、通用阵列逻辑( g e n e r i ca r r a yl o g i c ，g a l ) 、可擦除的可编程逻 辑器件( e r a s a b l ep r o g r a m m a b l el o g i cd e v i c e ，e p l d ) 、现场可编程门阵y l j ( f i e l d p r o g r a m m a b l eg a t ea r r a y , f p g a ) 和复杂可编程逻辑器件( c o m p l e xp r o g r a m m a b l e l o g i cd e v i c e ，c p l d ) 等几种类型。其中e p l d 、c p l d 、f p g a 的集成度较高，属 于高密度的p l d 。 可擦除的可编程逻辑器件( e p l d ) 的基本逻辑单位是宏单元，它由可编程的 与一或数组、可编程寄存器和可编程i o 三部分组成。由于e p l d 特有的宏单元 结构、大量增加的输出宏单元数和大的与数组，使其在一块芯片内能够更灵活的 实现较多的逻辑功能。 复杂可编程逻辑器件c p l d 是e p l d 的改进型器件。一般情况下，c p l d 器 件至少包含三种结构：可编程逻辑宏单元，可编程i 0 单元和可编程内部连线。 部分c p l d 器件还集成了r a m 、f i f o 或双口r a m 等内存，以适应d s p 应用设 计的要求。 现场可编程门阵列( f p g a ) 在结构上由逻辑功能块排列为阵列，并由可编程 的内部连线连接这些功能块，来实现一定的逻辑功能。f p g a 的功能由逻辑结构 的配置数据决定，在工作时，这些配置数据存放在片内的s r a m 或者熔丝图上。 使用s r a m 的f p g a 器件，在工作前需要从芯片外部加载配置数据，这些配置数 据可以存放在片外的e p r o m 或其它存储体上，人们可以控制加载过程，在现场 修改器件的逻辑功能【7 j 。 f p g a 可以替代其它p l d 或者各种中小规模数字逻辑芯片在数字系统中广 泛应用。它也是实现具有不同逻辑功能a s i c 的有效的方法，是进行原型设计最 理想的载体，原型机的最初框架和实现通过f p g a 来验证，可以降低成本、缩短 开发周期。利用f p g a 的可重配置功能，可以在使用过程中，在不改变所设计的 设备的硬件电路情况下，改变设备的功能。 第二章e d a 技术概述 2 2 2 可编程逻辑器件的特点 前面介绍的几种可编程器件，尽管其结构和性能不尽相同，但有一个共同点 就是都由用户通过编程来决定芯片的最终功能，因此被统称为可编程器件。随着 工艺和技术的进步，可编程器件的集成度不断提高，它们在现代电子系统中占有 的地位也越来越重要。已成为当今器件技术的一个重要分支。与掩膜器件相比， 可编程器件具有以下特点： ( 1 ) 缩短研制周期 可编程器件相对于用户而言，可以按一定的规格型号像通用器件一样在市场 上买到，其器件功能的实现完全独立于i c 工厂，由用户在实验室或办公室就可 完成，因此不必像掩膜器件那样花费样片制作等待时间。由于采用先进的e d a 技术，可编程器件的设计与编程均十分方便和有效，整个设计通常只需几天便可 完成，缩短产品研制周期，有利于产品的快速上市。 ( 2 ) 降低设计成本 制作掩膜可编程器件的前期投资费用较高，动辄数万元，只有生产批量很大 的情况下才有价值。这种设计方法还需承担很大的风险，因为一旦设计中有错误 和设计不完善，则全套掩膜可编程器件便不能再用，巨额的设计费用将付之东流。 采用可编程器件为降低投资风险提供了合理的选择途径，它不需掩膜制作费用， 在设计的初期或在小批量的试制阶段，其平均单片成本远低于门阵列。如果要转 入大批量生产，由于已用可编程器件进行留原型验证，也比直接设计掩膜可编程 器件费用小、成功率高。 ( 3 ) 提高设计灵活性 可编程器件是一种由用户编程实现芯片功能的器件，与由工厂编程的掩膜器 件相比，具有更好的灵活性。首先，可编程器件在设计完成后可立即编程进行验 证，有利于及早发现设计中的问题，完善设计；第二，可编程器件中大多数器件 均可反复多次编程，为设计修改和产品升级带来了方便；第三，基于s r a m 开关 的现场可编程门阵列f p g a 和基于e e c m o s 工艺的在系统可编程逻辑器件i s p l d 具有动态重构特性，在系统设计中引入了“软硬件的全新概念，使得电子系统 具有更好的灵活性和自适应性峭j 。 2 2 3f p g a 基本结构 f p g a 的发展非常迅速，形成了各种不同的结构。按逻辑功能块的大小， f p g a 可分为细粒度f p g a 和粗粒度f p g a 。细粒度f p g a 的逻辑功能块较小， 第二章e d a 技术概述 资源可以充分利用，但连线和开关多，速度慢；粗粒度f p g a 的逻辑功能块规模 大，功能强，但资源不能充分利用。从逻辑功能块的结构上分类，可分为查找表 结构、多路开关结构和多级与非门结构。根据f p g a 内部连线的结构不同，可分 为分段互联型和连续互联性。根据编程方式，f p g a 可分为一次编程和可重复编 程两种。 f p g a 一般可由三种可编程电路和一个用于存放编程数据的s r a m 组成， 这三种可编程电路是：可编程逻辑块( c l b ) 、输入输出模块( i o b ) 和互联资源 ( i r ) 。c l b 是f p g a 的主要组成部分，是实现逻辑功能的基本单元。它主要是由 逻辑函数发生器、触发器、数据选择器等电路组成。i o b 提供了器件引脚和内 部逻辑阵列之间的连接，通常排列在芯片的四周。其主要是由输入触发器、输入 缓冲器、输出触发锁存器和输出缓冲器组成。每一个i o b 控制一个引脚，可被 配置为输入、输出双向i 0 功能。可编程互联资源包括各种长度的金属连线和一 些可编程连接开关，它们将各个c l b 之间和i o b 之间互相连接起来，构成各种 复杂功能的系统。 2 2 4f p g a 发展趋势 因为f p g a 具有减少电子系统的开发风险和开发成本，缩短上市时间，通过 在线系统编程、远程在线重构等技术降低维护升级成本等优点，目前在通信、控 制、数据计算等领域得到了广泛的应用。随着半导体技术的不断发展，f p g a 也 在进一步发展中。现在主要是向以下几个方面发展的趋势： 向高密度、高速度、宽频带方向发展。a l t e r a 公司的s t r a t i x s t r a t i xi i 芯片 系列和x i l i n x 公司的v i r t e x i i i ip r o 4 系列都是这个方向的实例。 向低成本、低价格的方向发展。如x i l i n x 公司的s p a r t a n s p a r t a ni i s p a r t a n i i i s p a r t a ni i i e 系列和a l t e r a 公司的c y c o l n e c y c o l n ei i 系列。 向低电压、低功耗和绿色化方向发展。j t b x i l i n x 公司为用户提供1 2 v 、1 5 v 、 1 8 v 、2 5 v 、3 3 v 和5 v 可编程逻辑系列选择；a l t e r a 公司为用户提供1 5 v 、1 8 v 、 2 5 v 、3 3 v 和5 v 可编程逻辑系列选择。 结构化a s i c 。复杂功能f p g a 设计，考虑通过技术上的融合在a s i c 与 f p g a 之间寻找一条“中间道路”。如结构化a s i c 供货商a l t e r a 公司的 h a r d c o p y a p e x ，h a r d c o p y s t r a t i x ，用户使用s t r a t i xf p g a 进行原型验证，一旦 设计稳定，可以用h a r d c o p y 来直接替代f p g a 进行生产，成本降低7 0 ，而且不 用更改电路板。 可编程片上系统s o p c 。s o p c 是一种特殊的嵌入式微处理器系统，它是 一种可编程的片上系统。它将普通e d a 技术、计算机系统、嵌入式系统、工业自 9 第二章e d a 技术概述 动化控制系统、d s p 及无线电等溶为一体。s o p c 有降低成本，提高系统整体性 能，缩短设计迭代周期，降低硬件系统设计风险，极大程度的提高设计灵活性， 可重构、可升级等优点，因此是现代电子技术和电子系统设计的汇聚点和最新发 展方向。 动态可重配置d r f p g a 。是指在系统运行期间，随时可以通过对f p g a 的 重新配置来改变其逻辑功能，而且并不影响系统的正常运行。这样可以大大提高 数字逻辑系统的自适应能力，并且提高对逻辑资源的利用率。该项技术目前还不 是很成熟。如何将一个完整的数字逻辑系统在时间上实现最优化的分解，以分时 复用芯片的逻辑资源是最主要的技术难点。 单片群集器c o d ( c l u s t e r so nd i e ) 。c o d 将代替s o c ，几个a p u ( 应用处理 单元) 通过片上网络进行通信，协同提供实现一个系统所需的处理能力【9 1 。 2 3 硬件描述语言 用硬件描述语言进行电路与系统的设计是当前e d a 技术的一个重要特征。硬 件描述语言突出优点是：语言的公开可利用性；设计与工艺的无关性；宽范围的 描述能力；便于组织大规模系统的设计；便于设计的复用和继承等。与原理图输 入设计方法相比较，硬件描述语言更适合规模日益增大的电子系统。硬件描述语 言使得设计者在比较抽象的层次上描述设计的结构和内部特征，是进行逻辑综合 优化的重要工具。目前常用的i e e e 标准硬件描述语有v h d l 、v e r i l o gh d l 、 s y s t e mv e r i l o g 、s y s t e mc ，其中v h d l 、v e r i l o gh d l 在现在的e d a 设计中使用最 多，也拥有几乎所有的主流e d a 工具的支持i io | 。v h d l 语言是电子设计主流硬件 的描述语言之一，本设计中选用v h d l 语言。 2 3 1v h d l 语言概述 v h d l 语言的英文全称是v e r yh i g hs p e e di n t e g r a t e d c i r c u i th a r d w a r e d e s c r i p t i o nl a n g u a g e ，于1 9 8 3 年由美国国防部( d o d ) 发起组建，由i e e e ( t h e i n s t i t u t eo f e l e c t r i c a la n de l e c t r o n i c se n g i n e e r s ) 进一步发展并在1 9 8 7 年作为“i e e e 标准1 0 7 6 ”( i e e es t d1 0 7 6 ) 发布。从此，v h d l 语言成为硬件描述语言的世界 标准之一l j 。 v h d l 语言旨在建立一个电子电路设计自动化过程中用来描述设计的文档， 并且能够作为工业标准的硬件描述语言。虽然到目前为止已经出现了上百种 v h d l 语言，但是与其他h d l 语言相比v h d l 有很多无可比拟的优点： ( 1 ) 语言标准规范、描述能力强。从系统的数学模型到门级电路都可以用 l o 第二章e d a 技术概述 v h d l 语言描述，同时高层次的行为描述还可以与低层次的r t l 描述、结构描 述混合使用。因此，v h d l 语言适合用来进行硬件模型建模。 ( 2 ) 可读性好、易于共享和复用。v h d l 语言是非常简练的硬件描述语言， 既容易被人读懂、又能被e d a 工具识别，并进行综合处理，最终生成付诸生产 的电路描述或工艺。整个过程可以通过e d a 工具自动完成，大大减轻了设计人 员的工作强度，提高了设计质量，减少了出错的机会。v h d l 语言中设计实体 ( d e s i g ne n t i t y ) 、程序包( p a c k a g e ) 和设计库( l i b r a r y ) 为设计人员重复使用别人的设 计提供了技术手段。 ( 3 ) 设计技术齐全、方法灵活并且支持数字电路的开发环境。v h d l 语言支 持自顶向下、自底向上和基于库的设计方法，而且还支持同步电路、异步电路、 f p g a 以及其它随机电路的设计。目前大多数e d a 工具几乎在不同程度上都支 持v h d l 语言，这样给v h d l 语言进一步推广和应用创造了良好的环境。 ( 4 ) 可以进行与工艺无关的编程。在用v h d l 语言设计系统硬件时，没有嵌 入与工艺有关的信息，无论修改电路还是修改工艺都不会对设计产生不良影响。 与大多数h d l 语言不同，用v h d l 语言设计硬件时，当门级或门级以上层次的 描述通过仿真检验以后，再用相应的工具将设计映射成不同的工艺。这样，在工 艺更新时就无须修改原设计程序，只要改变相应的映射工具就可以满足要求。 ( 5 ) 支持层次化出错处理和验证。v h d l 的代码可以用仿真器来验证其功能 是否正确。利用向仿真器中加入输入信号来进行功能模拟，并以元件为基础产生 信号图和出错信息。输入信号的描述可以在波形编辑器中定义波形。当对v h d l 代码进行模拟时就实现了功能验证。其后可以再对设计作时序验证，从而给出电 路的信号延迟信息。在传统的原理图设计中，设计者必须用手工检查与工艺有关 的因素如时序、面积、驱动强度、元件选择和删除。 因此，v h d l 语言支持各种模式的设计方法：自顶向下与自底向上或混合方 法，用v h d l 语言进行电子系统设计的一个很大的优点是设计者可以专心致力于 其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精 力【12 1 。 2 3 2 基于v h d l 语言的自顶向下设计方法 传统的电子设计技术通常是自底向上的，即首先确定构成系统的最底层的电 路模块或元件的结构和功能。然后根据主系统的功能要求，将它们组合成为更大 的功能块，使它们的结构和功能满足高层系统的要求。以此流程，逐步向上递推， 直至完成整个目标系统的设计。但是这种设计方法效率低、设计周期长、成本高 第二章e d a 技术概述 昂且设计质量难以保证，只适合于小规模的电路设计【l 引。 随着微电子技术的快速发展，深亚微米的工艺可以使一个芯片上集成数以千 万乃至上亿只的晶体管，单片上就可以实现复杂系统，即所谓的片上系统。在这 种情况下，传统的自底向上的设计方法已经不可能适应现在的这种要求，而“t o p d o w n ”( 自顶向下) 的设计方法成为主流的设计方法。 自顶向下的设计方法，就是在整个设计流程中各个环节逐步求精的过程，一 个项目的设计过程包括从自然语言说明到v h d l 的系统行为描述，从系统的分 解，r t l 模型的建立，门级模型产生到最终的可以物理布线实现的底层电路，就 是从高抽象级别到低抽象级别的整个设计周期。后端设计还必须包括涉及硬件的 物理结自项向下的设计方法，构实现方法和测试。 自顶向下的设计方法使得系统被分解为各个模块的集合之后，可以对设计的 每个独立模块指派不同的工作小组。这些小组可以工作在不同地点，甚至可以分 属不同的单位，最后将不同的模块集成为最终的系统模型，并对其进行综合测试 和评价。图2 1 给出了自顶向下设计流程的框图说明，它包括如下设计阶段： ( 1 ) 提出设计说明书，即用自然语言表达系统项目的功能特点和技术参数 等。 ( 2 ) 建立v h d l 模型，这一步是将设计说明书转化为v h d l 行为模型。在 这一项目表达种，可以使用满足i e e e 标准的v h d l 的所有语句而不必考虑可综 合性。这一建模行为的目标是通过v h d l 仿真器对整个系统进行系统行为仿真 和性能评估。 ( 3 ) v h d l 行为仿真。这一阶段可以利用v h d l 仿真器对顶层系统的行为模 型进行仿真测试，检查模拟结果，继而进行修改和完善。 ( 4 ) v h d l r t l 级建模。如上所述，v h d l 只有部分集合可用于硬件功能行 为的建模，因此在这一阶段，必须将v h d l 的行为模型表达为v h d l 行为代码 ( 或称v h d l r t l 级模型) 。 ( 5 ) 前端功能仿真。在这一阶段对v h d l r t l 级模型进行仿真，称为功能仿 真。尽管v h d l r t l 级模型是可综合的，但对它的功能仿真仍然与硬件无关， 仿真结果表达的是可综合模型的逻辑功能。 ( 6 ) 逻辑综合。使用逻辑综合工具将v h d l 行为级描述转化为结构化的门电 路。在a s i c 设计中，门级电路可以由a s i c 库中的基本单元组成。 ( 7 ) 测试向量生成。这一