（微电子学与固体电子学专业论文）嵌套式层次化pg网irdrop分析方法的研究.pdf

摘要 摘要 随着深亚微米超深亚微米技术的发展，对高性能、低功耗i c 设计的 需求与日俱增。这种高性能、低功耗i c 设计的特点是晶体管特征尺寸越 来越小、芯片功能越来越复杂、电源供电电压越来越低这些新的特点 将导致电源地线网( p 6 网) 上产生电压降( i r d r o p ) ，过大的电压降会 导致电源电压波动、噪声容限减小、逻辑门延迟增加、开关速度降低、 产生逻辑错误甚至逻辑功能失效。目前，对p g 网的研究已经成为国际 上关注的重要问题。但是，由于p g 网网络规模巨大，通用的电路模拟 工具根本不可能完成对p g 网i r d r o p 的分析。 论文提出了一种嵌套式层次化p g 网i r d r o p 分析方法，就是将整个 p g 网划分为一个全局网和若干个子网，然后又把每个子网分为一个全局 网和若干个子网，依次进行类似的划分，使子网的规模不断减小以便于 求解。同时，分别采用共轭梯度法( c g 法) 、不完全c h o l e s k y 分解共轭 梯度法( i c c g 法) 、双共轭梯度法( b c g 法) 等几种迭代算法来加速子 网运算，对几个不同节点数的电路进行了p g 网i r d r o p 分析，对比了几 种迭代算法的计算速度，同时，将求解结果与p s p i c e 和s p e c t u r e 对比， 误差在可接受范围内。分析结果发现，b c g 法比另外几种算法更高效、 更优越。 关键词：电源，地线网 i r - d r o p 嵌套式层次化子网划分技术 双共轭梯度法 a b s t r a c t a b s t r a c t w i t ht h eg r e a tp r o g r e s so fm o d e r nd e e ps u b m i c r o nv l s i ，t h e r ei sa n i n c r e a s e dd e m a n df o rh i g hp e r f o r m a n c ea n dl o wp o w e rs u p p l yi cd e s i g n s h i g hp e r f o r m a n c ei sa c h i e v e db ys h r u n kf e a t u r es i z e ，i n c r e a s e df u n c t i o n a l i t y , l o w e rs u p p l yv o l t a g ea n di m p r o v e dt e c h n o l o g y t h i sl e a d st oav o l t a g ed r o p o nt h ep o w e r g r o u n dn e t w o r k ，c o m m o n l yr e f e r r e dt oa st h ei r d r o p t h i s i r - d r o pw i l lc a u s es u p p l yv o l t a g ev a r i a t i o n ，r e d u c e dn o i s em a r g i n s ，h i g h e r l o g i cg a t ed e l a y sa n do v e r a l ls l o w e rc i r c u i t s i nt h ew o r s tc a s ei tc a u s e sc h i p f u n c t i o n a lf a i l u r es ot h a tt h ee v a l u a t i o nf o rt h ep o w e rd i s t r i b u t i o ni sv e r y i m p o r t a n t b u tc u r r e n tc o m m e r c i a ls i m u l a t i o nt o o l sa r en o ta b l et od e a lw i t h t h i sk i n do fh u g ep o w e rg r i ds y s t e m an e s t e dh i e r a r c h i c a lt e c h n i q u ei sp r o p o s e df o rp o w e r g r o u n di r d r o p a n a l y s i s ，t h em a i ni d e ao ft h i sm e t h o di st op a r t i t i o ng l o b a ln e t w o r ki n t o m a n y s u b n e t w o r k s b yp a r t i t i o na l g o r i t h m ，a n dt h e np a r t i t i o n e a c h s u b - n e t w o r ki n t os u b s u b n e t w o r k sa n dc o m p r e s st h es u b - n e t w o r k s s i z es o a st os o l v et h ew h o l ep r o b l e me a s i l y b c g ( b i c o n j u g a t eg r a d i e n t ) m e t h o di s u s e dt os o l v et h en e t w o r km a t r i xe q u a t i o n a l s oc o m p a r i s o no ft h i sa p p r o a c h w i t hi c c g ( i n c o m p l e t ec h o l e s k yc o n j u g a t eg r a d i e n t ) a n dc g ( c o n j u g a t e g r a d i e n t ) m e t h o d se t c i sm a d e ，n u m e r i c a le x p e r i m e n t a lr e s u l t ss h o wt h a t b c gm e t h o di sb e t t e rt h a no t h e ri t e r a t i v em e t h o d s k e y w o r d ：p o w e r g r o u n dn e t w o r ki r - d r o p n e s t e dh i e r a r c h i c a lt e c h n i q u eb c gm e t h o d 创新性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其它教育机构的学位证书而使用过的材料。与我一同工作的同志对本研究所做的 任何贡献均已在论文中作了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 二牢坠二 日期： 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定， 即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大 学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然 为西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅 论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或 其他复制手段保存论文。( 保密的论文在解密后应遵守此规定) 本学位论文属于保密，在一年解密后适用于本授权书。 本人签名： 导师签名： 日期： 日期： 丝! ! ：! ：兰f 生竺e ： ! 兰三 第一章绪论 1 1 问题的提出及研究意义 随着芯片制造工艺的不断提高，集成度越来越高，芯片的设计和验证 都依赖于e d a 工具。目前，e d a 工具已经覆盖了芯片设计的全过程，从系 统设计、模拟及综合、布局布线、测试到验证都有相应的e d a 工具的支持， 而且具有开放的环境和标准化的接口。当晶体管特征尺寸大于0 3 5u m 时， 门延迟远大于互连线延迟，所以，利用传统的e d a 工具进行芯片设计和验 证时，忽略了由连线电阻、电容和电感引起的寄生效应，即忽略了互连 线延迟，把互连线当作理想导线。但是，随着深亚微米工艺和多层布线 技术的广泛应用，超大规模集成电路( v l s i ) 芯片内的布线密度迅速上 升，金属互连线平均长度迅速增加，而宽度越来越小，单位长度的电阻 增加，并且电路工作频率的提高也使得互连线上的电容、电感效应变得 不能忽略，由此产生的互连线电压降也变得不能忽略。在深亚微米超深 亚微米工艺下，互连线上延迟的不断增加( 将远远超过门延迟) ，由此产 生的电压降、电迁移( e m ) 等效应都将对芯片的功耗、性能、可靠性有 明显的影响。可见，深亚微米，超深亚微米工艺下的芯片设计和验证对 e d a 技术提出了更高和更苛刻的要求，广_ 也给e d a 技术提出了新的挑战和巨大 的发展空间 在芯片的互连线布线网络中，电源 和地线是两条几乎涉及整个芯片的全 局线网，它们实现了从芯片各压焊点到 芯片内部各功能模块的供电，其电性能 和布线面积会对整个芯片产生直接的 影响。在布线中首先要考虑电源地线 网络的布线，然后再考虑时钟线、信号 线的布线，故在芯片的布图规划与布局 完成之后、总体布线之前就进行电源 地布线，如图1 1 所示。 划分 布图规划和布局 p g 网拓朴布线 p g 网线煮优化罐 总体布线 详细布线 图1 1 设计流程中的电源，地布线 电流流经电源地线网( p i g ) 时会产生电压降( i r - - d r o p ) ，过大的电 压降会导致电源电压变化、噪声容限减小、逻辑门延迟增加、开关速度 2 嵌套式层次化p 0 网i r - d r o p 分析方法的研究 降低、产生逻辑错误甚至逻辑功能失效。所以，p g 网的设计和分析变得 越来越重要。如果p o 网设计不当，则会导致一系列问题如：噪声、电 压降以及电迁移等一系列使电路性能降低的效应。通过对p g 网电压降 的分析，可以求解该线网中各节点的电压，并与理想状态下该节点的电 压做比较，来判断芯片中产生逻辑错误或逻辑功能失效的具体位置，预 测芯片的性能，进而为版图设计中布局布线的优化奠定了基础，达到提 高整个芯片性能的目的。因此，对p f i 网电压降的研究具有非常重要的 意义。 近年来对p g 网的研究主要集中在以下几个方面： 1 1p g 网布线算法； p g 网电压降，电迁移等效应分析； 3 ) p g 网布线优化技术； 其中，p o 网电压降分析是芯片设计和验证中很重要的一步。但是， 由于网络规模巨大，有数百万到上亿个节点规模，通用的电路模拟工具 ( 如s p i c e ) 根本不可能完成，并且，网络存在多个非线性开关器件，网 络中电压和电流的分布都依赖于处理器的指令，所以这给p g 网电压降 的分析带来了很大的困难。而且，目前p g 网i r d r o p 分析主要是在求 解速度、计算精度和c p u 占用内存三方面折中。所以，寻找一种新的i r d r o p 分析方法成为目前p g 网研究的热点，也将为e d a 工具的发展和 完善奠定基础。 1 2 国内外研究进展 1 - 2 1 国外研究进展和发展趋势 近年来，国外对p g 网i r - - d r o p 、e m 效应分析方法的研究越来越多， 也取得了重大的进展。由于集成度急剧增大，网络节点数也急剧增加， 这使得p g 网i r d r o p 的研究变得越来越困难。目前的研究主要集中在 如何建立p o 网等效模型，化简网络规模，求解网络方程组等方面。为 此，不同的人采用了不同的方法，有频域分析法，也有时域分析法；有 的先化简网络，再求解方程组；有的先列网络方程组，再化简方程组； 有的采用诺顿等效电路法，有的采用线性多端口网络等效电路法等。总 结国外对p g 网i r - - d r o p 的研究，主要有以下八种分析方法：基于网络 划分的层次化分析方法【、基于类多网格技术的分析方法【2 1 、基于预优共 轭梯度法( p c g 法) 的分析方法【3 1 、m e s h 与t r e e 相结合结构的p f i 网分 3 析方法1 4 l 、有限差分时域分析法( f d t d 法) 【5 1 、折叠法【6 1 、基于随机游走 的分析方法1 7 j 和基于层次化随机游走的分析方法【s l 。 这些对p g 网进行i r - - d r o p 分析的方法都是在计算精度、速度、c p u 内存占用等方面的折中。其中，基于网络划分的层次化分析方法求解的 网络节点数较多，发展也比较成熟。 1 2 2 国内研究概况和发展趋势 国内对p g 网i r - - d r o p 分析方法研究方面相对滞后，近几年来，清华大学、 j e 京大学、复旦大学、浙江大学和电子科技大学等高等院校开展了一些基础性工 作。在互连线规划及优化算法和特殊线网( p g 网) 布线的研究方面，提出了“关 键网络”概念和“基于关键网络”的互连线时延分析与优化策略。对于p g 网i r - - d r o p 分析主要是基于层次化分析方法、类多网格法、随机游走法，对其加以改进， 提出了一些子网分割、压缩算法，以及超大规模网络方程组求解方法等。由于国 内对p g 网l r - - d r o p 的分析正处于刚起步阶段，所以，这个课题具有很好的研究 价值。 1 3 本论文的主要工作 本论文在广泛研究国内外的最新研究成果的基础上，对m e s h 结构的 p g 网的l r d r o p 分析方法、等效网络方程组的建立及求解等进行了深 入的研究。提出了一种嵌套式层次化p g 网i r d r o p 分析方法，并采用 高效的双共轭梯度法( b c g 法) 加速了子网方程组的求解。 下面是本论文的结构安排： 1 论文第二章从集成电路的发展及发展过程中出现的问题和挑战入手， 分别对p g 网分析的主要内容、p g 网的拓朴结构、p g 网分析的意义 及难点进行了介绍。然后，介绍了p g 网的i r - - d r o p 分析的步骤。建 立了p g 网i r - d r o p 的分析模型，并且对其特点进行了总结。 2 第三章，介绍了国内外八种主要的p g 网i r d r o p 分析方法，对各种 方法的主要思想和实现过程进行了对比，通过对比，总结了各种方法 的优缺点。 3 第四章，在基于网络划分的层次化分析方法的基础上，第一次提出了 采用嵌套式层次化p g 网i r d r o p 分析方法。介绍了p g 网纯电阻网 4 嵌套式层次化p g 网i r - d r o p 分析方法的研究 络方程组的建立及网络的串并联压缩，比较了求解网络方程组的几种 迭代算法，即c g 法( 共轭梯度法) 、i c c g 法( 不完全c h o l e s k y 分解 共轭梯度法) 和b c g 法( 双共轭梯度法) 等。最后，以几个不同节点 数的电路为例，采用上述几种迭代算法进行p g 网网络方程组求解， 对比了几种算法的计算速度，同时，将求解结果与p s p i c e 和s p e c t u r e 对比，误差在可接受的范围内，并得出了b c g 法比另外几种算法更高 效、更优越的结论。 4 总结全文，并对以后的工作进行展望。( 结束语) p i g 网的m - d r o p 分析简介 5 第二章p g 网的i r - d r o p 分析简介 2 1 集成电路发展过程中出现的问题 2 1 1 集成电路的发展 近几十年来，半导体工业的飞速发展带动了数字集成电路的发展， 如今已经进入数字时代。数字集成电路的应用已经深入到社会各行各业， 给我们的生活带来了日新月异的变化。由于技术的发展和强大的市场推 动力，数字集成电路本身也在不断地更新换代，它由早期的电子管、晶 体管、中小规模集成电路，发展到超大规模集成电路。特别是2 0 世纪9 0 年代以来，集成电路工艺发展非常迅速，芯片特征尺寸已从亚微米发展 到深亚微米，进而发展到超深亚微米。集成电路工艺的发展主要出现了 如下特点1 9 l ： 1 晶体管特征尺寸越来越小； 2 晶圆的尺寸越来越大； 3 芯片内的资源越来越丰富，集成度越来越高； 4 时钟频率越来越高，基本门单元的延迟越来越小，互连线延迟 越来越大； 5 电源电压越来越低； 6 布线层数越来越多； 7 i o 引脚越来越多。 随着半导体加工工艺的提高，集成电路的设计方法也在随之改变。如图2 1 所 示，集成电路设计方法大致可以分为如下几个阶段： 1 手工设计阶段 2 计算机辅助设计阶段 3 计算机辅助工程阶段 4 电子设计自动化阶段 电子设计自动化的方法现在已经非常成熟，许多大公司都设计了自己 的计算机辅助设计开发工具，并且拥有完整的开发流程。商业版的e d a 开发工具为那些没有自行设计工具能力的小公司提供了开发环境。同时， 集成电路的开发流程得到了合理的分工，形成了“前端设计一后端设计 一生产”的模式，极大地提高了效率。 6 嵌套式层次化p g 嘲i r - d r o p 分析方法的研究 超大规模集成：耄大规? 集成t ：三妄超大规模集成电路! ：二： 篡? ：芒水小规模集成电路l ( 7 ：n 晶体管( t r n 掣计算机辅助设 设计 1 9 5 0 1 9 6 01 9 7 01 9 8 0 9 9 02 0 0 02 0 1 0 年 图2 1集成电路设计方法的发展 2 1 。2 集成电路发展过程中出现的问题 随着工艺进入深亚微米，i c 器件的物理实现出现了以下三方面的变 化： 1 逻辑单元的几何尺寸和逻辑单元之间的距离随着特征尺寸的 减小而减小，从而使总延迟减小。 2 由于特征尺寸的减小，连线电阻增加。为了抵消连线横向尺寸 的减小，连线侧向尺寸即厚度被适度增加，以使连线电阻的增加不至 于过大，从而导致纵向分布电容和边缘电容的增加，这两种分布电容 都具有导致连线间耦合的性质。 3 连线延时在总延时中占据了主导地位，而输入延时也由于工作 频率的提高而变得不可忽略。 另外，时序、电源网格的完整性、信号完整性、时钟树质量和器件 寿命等与特征尺寸和工作频率密切相关的指标也随着工艺的发展成为深 亚微米超深亚微米设计需要研究的重要内容1 1 0 】。因为这些因素之间相互 影响，会导致如下一系列不良效应： 1 电源网格电压降影响时序，一般5 的电压降就可使延迟增加 1 5 。 2 信号的耦合引起串扰，造成互连延迟，并使得互连延迟超出门 延迟，成为芯片信号延迟的主要组成部分。 3 电感引起电源地线网电压波动。特别是封装上的电感效应更加 突出，会造成电源电压的很大波动。 p g 网的i r d r o p 分析简介 7 4 时钟脉冲相位差( c l o c ks k e w ) 影响时序和功能。在深亚微米 工艺下，时钟脉冲相位差将会成为制约芯片性能的重要因素。 5 噪声注入( n o i s ei n j e c t i o n ) 引起信号耦合。 6 电迁移效应( e m ) 影响电路的时序和功能，甚至使芯片功能 失效。 这些不良效应的产生将会严重影响芯片功能的实现，各科研机构已 就每个方面展开了研究，以减小甚至消除这些不良效应，其中，电源地 线网的电压降问题已成为近几年来的研究热点。 2 2p g 网分析简介 p g 网即电源地线网，它们主要是实现从芯片p a d 到芯片内部单 元的供电。在v l s i 物理设计中，芯片的供电网络( 电源地布线网络) 的 设计是非常重要的。在对芯片进行布线时，首先要完成电源地布线网 络的布线，然后再考虑时钟线、信号线的布线，在芯片的布图规划与布 局完成之后、总体布线之前就进行电源地布线。 电源地布线的好坏将直接影响芯片速度、可靠性及稳定性等关键性 能指标，是集成电路设计中与产品研制和生产直接相关的重要环节。 在芯片设计中，电源地线网主要包含三个部分： 1 电源线( p o w e rr a i l ) ：它们是给标准单元供电的，一般都是用底 层的金属做。 2 电源环( p o w e r r i n g ) ：它们是给一些宏模块( m a c r o ) 供电的，主 要分布在m a c r o 的周围，形成了一个环。这主要用中间层的金属 做。 3 电源网( p o w e rm e s h ) ：它们是最项层供电用的，电源通过p o w e r m e s h 和p o w e rr i n g 、p o w e rr a i l 相连，达到对整个芯片的供电。 p o w e rm e s h 一般用最顶层的两层金属来做。 可见，电源线和地线是两条几乎涉及整个芯片的全局线网，其电性能 和布线面积会对整个芯片产生直接的影响。由于电流流过p g 网时会带 来电压降及金属电迁移问题，所以，p g 网的设计、分析和优化成为集成 电路设计方法中的一项关键技术。 2 2 1p g 网分析的主要内容 p g 网的结构模型如图2 2 所示，v d dg r i d 为电源网格，g n dg r i d ! 嵌套式层次化p g 网i r - d r o p 分析方法的研究 为地线网格，p a c k a g e 为封装引脚。 图2 2p g 网的结构模型 造成芯片上电压变化的主要原因可以表示为：a v 一r + l d i d t ，其 中，r 和l 分别为金属互连线的电阻和电感。所以，关于p g 网的分析， 主要有4 个关键问题：i r d r o p 、l d i d t 噪声、l c 振荡和电迁移效应。 1 i r d r o p i r d r o p 指的是电源地线网格上的电压降，它是由互连线电阻引起 的。当电流流经互连线时，由于互连线电阻的存在导致在互连线上产生 一定的压降。以前设计者通常采用集总参数的方法来计算电阻和电容， 随着特征尺寸的不断减小，互连线宽度的越来越小；金属层的增加造成 了通孔数目的增加，进而形成了相当数目的电阻和电容。这些因素给电 路分析带来了内存和时间上的严重问题。 此外，寄生参数的增加使得供电电压不再是理想的参考电压，它随 着电路的工作而变动。流经p g 网的电流取决于模块的本身、模块与模 块之间的相互影响和电阻值。在深亚微米工艺下，低供电电压、高电流 密度使得i r - - d r o p 成为第一影响因子，在分析过程中不可忽略。 i r d r o p 有两类：静态i r d r o p 和动态i r - - d r o p 。静态i r - - d r o p 是由平均功率或电流引起的v d d 、g n d 之间的电压降，而动态i r - - d r o p 考虑了时钟周期内的电流波形和耦合电容( 包括本征耦合电容和外加耦 合电容) 。这就意味着动态i r d r o p 是一个瞬态行为。所以，只考虑静态 i r d r o p 时，p g 网是一个r 网络，考虑了动态l r d r o p 后，p g 网为 r c 网络。 静态i r d r o p 可以通过增加金属线宽，减小线间距来改善。动态i r d r o p 可以通过增加金属线宽，外加退耦电容来改善。 2 l d i d t 噪声 互连线电压降的另一个起源就是封装引脚上的电感。当流经金属线 的电流产生突变时，将引起该金属线及与之相邻的金属线上电压突变， p g 网的i r - d r o p 分析简介 9 这就是l d i d t 噪声。电路中，电流峰值由逻辑门的开关动作引起，所以 有以下关系： 虬卉1 1苦一壶-警(2-1dt g - ) f f 屹 7 其中，l 是芯片总的平均电流，p 为芯片上的功耗，f 为逻辑门的上 升时间，f c 为工作频率( 为一个常数) 。 由于芯片上逻辑门越来越密集，工作频率越来越高，功耗p 将越来 越大。为了减小功耗，必须降低供电电压v d d 。l d i d t 与v d d 的比值为： 筝学 ( 2 2 ) 吃 、7 由于l d i d t 增大，供电电压的下降，l d i d t 噪声对整个电压降的影响 还很大。而且，这是一个动态现象，必须用瞬态分析。l d i d t 可以通过外 加退耦电容来改善。 由于i r d r o p 和l d i d t d r o p 噪声的存在，器件最终的输出电压= ( p o w e rs u p p l y ) 一( i r - d r o p ) 一( l d i d t d r o p ) 。 3 l c 振荡 l c 振荡与l d i d t 不同。l d i d t 是一种高频现象，而l c 振荡在低频 时也发生，并将影响电路的正常工作如图2 3 所示；该图为一个r l c 电路，i 为阶跃电流。 r 工 图2 3r l c 电路 y ( t ) v - l x r - l x 后c c e 二 s i n ( 2 面t 一口) ( 2 3 ) 当考，罢时，谐振频率为厶- 云另厉 l d i d tr 存在于芯片的局部，而l c 振荡存在于整个芯片上。 l c 振荡可以通过减小电感l 来改善，因为这样不仅增大了谐振频率， 而且增大了瞬态变化率。 4 电迁移( e m ) 问题 1 0 嵌套式层次化i g 网i r - d r o p 分析方法的研究 在电源网上金属层上高密度的电流会导致： 金属连线的空隙； 其它连线的短路。 因此对e m 的问题的研究在最近几年也备受重视。高的电流密度和窄 的金属连线引起这个问题，在工艺小于0 3 5 l im 中，电迁移问题已经不 能被忽略。它是一个由流过金属线和通孔的平均电流引起的直流现象。 电迁移问题的解决也是一个全芯片分析的过程。由e m 问题所造成的平均 故障时间( m e a n t i m e t o f a i l u r e ) m t t f 可由以下公式表示： p 脚了f 。f z l n 矽e , a ( 2 - 4 ) j 是电流密度；t 是温度；a 是与材料和传输过程相关的常数；n 是 电流密度指数( 这是一个经验值，通常的范围是1 6 ) ；e a 是电子的激 活能。可见，m t t f 与温度有密切关系，是温度的指数函数。 2 2 2p g 网分析的意义及困难 随着半导体制造业、e d a 工具、v l s i 设计技术的发展，电源网格的 完整性成为高性能i c 设计中非常重要的一部分。同时，随着高速电子电 路时钟频率的急剧上升，特征尺寸的减小，p g 网的快速、有效设计和优 化变得越来越重要。影响电路功能的主要因素是电流流经p g 网产生的 电压降( i r - - d r o p ) ，由电感产生的地弹效应( g r o u n db o u n c e ) ，以及过 大的电流密度引起的电迁移效应( e l e c t r o m i g r a t i o n ) 等，这些效应导致电 路开关速度降低，甚至电路功能失效，芯片寿命减短。p g 网的分析和设 计对芯片能实现正确的功能有着及其重要的作用。 对p g 网进行分析，可以达到以下两个作用； ( 1 ) 判断芯片中产生逻辑错误或逻辑功能失效的具体位置，预测芯片 的性能； ( 2 ) 为版图设计中布局布线的优化奠定基础，提高整个芯片的性能。 目前对p g 网的分析验证主要存在以下三个困难： ( 1 )网络规模巨大，有数百万到上亿个顶点规模，通用的电路模拟工 具( 如s p i c e ) 根本不可能完成； ( 2 ) 网络存在多个非线性开关器件，导致p g 网为非线性网络，增加 了分析的难度； ( 3 ) 网络中电压和电流的分布依赖于处理器的指令，为动态值。 所以，寻找一种新的分析方法成为目前p g 网研究的热点。目前，p g i g 网的i r - d r o p 分析简介 l l 网分析主要是在求解速度、计算精度和c p u 占用内存三方面进行折中。 2 2 3p g 网的拓扑结构 根据芯片( d i e ) 的面积不同，在芯片上的电压分布方式并不统一 一般p g 网有四种拓扑结构：树状、网状、树网混合状以及带回路的一般 图结构。 1 树状( t r e e ) 结构【1 1 】 图2 4 树状结构 图2 4 中根节点0 代表电压源压焊块( p a d ) ，叶子节点( 4 、5 、6 、7 ) 代表各单元的电源引脚，其它节点( 1 、2 、3 ) 代表实际的分支点。电流 从根节点流动下一级，最终流入各叶子节点。 在树状供电网下，各个功能单元从供电树的分支节点上获得电压和 电流，使用这种供电模式比较容易优化布线面积，结构比较简单，但是 随着集成电路规模的增大，采用树状结构不能对芯片进行有效的供电， 它的可靠性不如网状供电网。 2 网状( m e s h ) 1 2 l 一般来说，集成电路芯片中的能量分布是从与封装相连的最项层金 属，经过隔层通孔，最后到达有源器件。 如图2 5 所示，为三层p g 网金属布线网络。供电电源p a d 与l e v e l3 金属相连，经过通孔( v i a ) 到达l e v e l2 、l e v e l1 金属，最终到达有源 器件。 c 呻舯湘- 弘_ 嘲翊弹峥 图2 5网状结构 在网状供电网下，各个功能单元从网络的交叉节点上得到电压和电 流，由于每个交叉节点至少有4 条支路同时供电，因此可靠性比较高； m e s h 结构比t r e e 结构要复杂的多，但它能保证电源的正常供电。 3 树网混合状( t r e e 与m e s h 相结合) 1 4 树网混合的供电网是前两者的结合，兼有两者的优缺点，但是在线网 设计优化方面比较复杂。目前，多层金属布线已经成为i c 制造的发展方 向，通过多层金属工艺，原先难以解决的树形结构不可靠的缺点现在也 能够通过多层子树供电得到一定的解决。如图2 6 所示。 图2 6 树网混合状 目前工业界很少有芯片是单纯采用一种供电模式实现的。针对t r e e 和m e s h 两种拓扑结构的优缺点，有人提出层次式的两种拓扑结构相结 合的思路，采用了一种基于m e s h t r e e 两级层次结构的p g 网拓扑结构， 该结构的p g 网可以保证芯片的可靠供电。 4 带回路的一般图结构【1 1 l l o 网的i r - d r o p 分析简介 1 3 图2 7 带回路的一般图结构 带回路的一般图拓扑的p g 网布线网络，是树状拓扑结构的改进。同 树状拓扑结构一样，带回路的一般图拓扑结构可以应用在多层工艺的b b l 布图模式或较大规模的标准单元模式及混合模式电路，但同样只适合较 小规模的电路，对需要供电的器件单元数量较多的电路，带回路的一般 图结构的供电网络也不可能进行有效的供电 一般图的供电结构多由手工布图产生，没有一定的规律，在各种供 电结构中最为灵活，但也最难以处理，往往用在对布线面积有较高要求 的场合。 2 3 p g 网i r - d r o p 分析 2 3 1 i r d r o p 分析简介 随着集成电路特征尺寸逐渐缩小，金属互连线上的电阻逐渐增大， p g 网上的电压降变得不能忽略。如图2 8 为一个p g 网结构1 1 3 1 ： v h 喇 目勉口刚 图2 8 p g 网结构 其中，v p o w e r 为供电电压源，通过v d dp a d 和v s sp a d 将电压供给 电路中各个模块。电源网格v d d 由电阻r 1 1 r 1 4 组成，地线网格v s s 由r 2 1 r 2 4 组成，g l g 4 是电路中的逻辑单元。由于特征尺寸缩小引 起互连电阻增大，所以，电源网格v d d 上的电阻r 1 l r 1 4 和地线网格 v s s 上的r 2 1 r 2 4 为非零值。当有电流i 流过电阻r 时，就会产生电压 降v - - - - i r ，即i r - - d r o p 。所以，当各个逻辑单元工作时，它们都要从电 源网格v d d 上吸取电流，而电源网格v d d 上是有电阻的，从而使得各 1 4 嵌套式层次化p i g 网i r - d r o p 分析方法的研究 逻辑单元管脚上的电压低于理想电压v d d 。 i r d r o p 分析是整个芯片设计流程中非常重要的一步，超大规模集成 电路的设计流程一般分为前端设计和后端设计两大块，如图2 9 所示。 ( 前端 ( 后端 系统级 r t l 级 门级 晶体管级 图2 9 芯片设计的基本流程 其中，后端设计流程分如下几个步骤： 1 以逻辑综合( l o g i cs y n t h e s i s ) 得出的门级网表( g a t e l e v e ln e t l i s t ) 和电路约束条件( c o n s t r a i n t ) 为前提； 2 布图规划( f l o o r p l a n ) ：确定芯片面积，确定p a d ( c h i p - l e v e l ) ，p i n ( b l o c k l e v e l ) ，宏单元( m a c r o ) 的摆放位置； 3 布电源线和地线( p o w e rp l a n n i n g ) ：布电源环( p o w e r r i n g ) ，电源 网( p o w e rm e s h ) ，电源线( p o w e rr a i l ) ； 4 布局( p l a c e m e n t ) ：确定标准单元( s t a n d a r dc e l l ) 的摆放位置； 5 布时钟线( c l o c kt r e ei n s e r t i o n ) ：插入时钟树，也可称为时钟树 综合： 6 布信号线( r o u t i n g ) ：分为全局布线( g l o b a lr o u t i n g ) 和详细布 线( d e t a i lr o u t i n g ) 两步。布线完成后，芯片内所有单元都实现了物理连接， 并与电源，地线相连。 7 版图( l a y o u t ) 生成及验证。 8 静态时序分析( s t a ：s t a t i ct i m i n ga n a l y s i s ) 。 9 芯片后仿真，保证芯片功能正确，时序满足要求。 静态时序分析是十分重要和必要的，因为时序是贯穿于整个芯片设 计流程中很重要的一个因素。i rd r o p 主要影响时序，同时影响了门的驱 动能力，增加了整体延迟。一般情况下，5 的电压降会引起1 5 以上的 p i g 网的m - d r o p 分析简介 延迟。如果由于i r d r o p ，时钟缓冲器的延迟己经增加了1 0 0 ，这出现 在关键路径( c r i t i c a lp a t h ) 上是相当可怕的事所以，一般可能的话， 时序计算要考虑最坏电压降从而提高准确度。 由此可见，i r d r o p 分析至少可以在以下两个阶段做： 1 版图前( p r e l a y o u t ) ；就是在p o w e rp l a n n i n g 后就可以做i r d r o p 分析，此时，可以预先发现电源和地线布得是否恰当，但是，由于此时 还没有加入实际的标准单元的信息，只是用一些统计模型( 如连线负载 模型：w i r e 1 0 a dm o d e l ) 来等效。所以，分析结果不是很精确。 2 版图后( p o s t l a y o u t ) ：在版图生成后做i r d r o p 分析，此时版图 中已有实际的物理信息( 包括标准单元，互连线等) ，可以得到实际的寄 生参数模型。所以，此时的分析结果比较精确。 一般来说，p o w e r 和g o u n d 上的电压降之和需小于电源供给电压的 1 0 ，若二者之和超过电源供给电压的1 0 ，将可能产生逻辑错误，导致 芯片功能失效。 2 3 2 p g 网i r d r o p 分析的步骤 本文主要考虑m e s h 结构的p g 网络，其i r d r o p 分析步骤如下： 1 建立该网络中各模块的宏模型，利用模拟仿真软件对电路各个模块 进行模拟分析，得到各个模块上电流模型，并用寄生参数提取工具( 如 s t a r r c x t ) 提取p g 网的寄生参数： 2 产生p g 网拓扑结构； 3 利用适当的方法化简p g 网，例如a m e 、m p v l 、a r n o d i 和p r i m a 算法等； 4 计算i r d r o p ： ( 1 ) 利用改进节点分析法( m n a ) 建立描述该网络的方程组； ( 2 ) 根据p g 网网络方程组的特征，其系数矩阵为一个稀疏对称阵， 可用c g 法、i c c g 法、b c g 法等迭代法解方程组，求解网络中各节点的 电压，进而得出电压降。 2 3 3 p g 网i r d r o p 分析的模型 由于p g 网的非线性，一般先用模拟仿真软件对需要供电的单个电 路模块( 含开关器件) 进行非线性模拟，得到单个电路模块的时变电流 模型( 随时间变化的模块吸收释放电流) ；再将金属连线和通孔等效为由 电阻和电容组成的线性无源网络，供电电源模拟为恒定电压源，各电路 1 6 嵌套式层次化p i g 网i r - d r o p 分析方法的研究 模块等效为独立时变电流源，p i g 网就成为一个含恒定电压源和独立时变 电流源的r l c 线性网络1 1 钔。如图2 1 0 所示： 图2 1 0p g 网等效网络 做了以上假设后，整个网络成为一个线性系统，它的时域特性可用 改进节点方程( m n a 方程) 来表示； g x ( o + c x o ) 一6 ( f )( 2 5 ) 其中，g 为节点电导矩阵，c 为电容与电感元件形成的导纳矩阵，x ( t ) 为节点电压，b ( t ) 为独立时变电流，以及流经电感和电压源的电 流矢量阵。用后向欧拉方法可得一阶差分方程组： 。 ( g + c h ) 。x o ) - b ( t ) + c l h x ( t - h ) ( 2 6 ) 采用固定时间步长h ，式( 2 6 ) 构成可以进行网络瞬态分析的线性 方程组。 对于d c 分析，所有的电容都视为开路，所有的电感都视为短路，所以， d c 分析时，不考虑电容和电感，但p a d 处有电压源，p i g 网等效为一个含 独立时变电流源和稳定电压源的纯电阻网络。 d c 分析可用以下式子来描述： gx-b(2-7) 由于网络规模巨大，有数百万到上亿个节点，且网络存在多个非线 性开关器件。所以( 2 - 5 ) 式或者( 2 6 ) 式实际上是一组表述p g 网的巨 型线性方程组而对p i g 网的分析就是要解决超大型稀疏线性方程组的 快速求解问题。目前的电路分析软件难于支持这种复杂系统的模拟分析。 为了解决这种问题，本文主要介绍基于嵌套式网络划分的层次化p i g 网 分析方法，采用b c g 法，求解超大规模电阻网络，并与i c c g 法，c g 法 等算法进行了计算速度的比较。 2 3 4p g 网模型特点分析 根据以上模型的分析，电导矩阵g 有以下特征1 1 5 】： ( 1 ) 规模较大。因为p g 网比较复杂，包含的节点数较多，而电导矩 阵g 的阶数与节点数是相等的。 ( 2 )非奇异。因为所求的方程组是针对实际问题的，即该方程组一定 有解，且解唯一。所以，系数矩阵非奇异。 ( 3 )稀疏。因为对于每个节点来说，与其相连的电阻不会很多，一般 只会有几个，所以该矩阵每行每列上的非零元素也只有几个，绝大部分 都是零元素。所以，该系数矩阵为一稀疏阵。所以，在对其存储时，可 以只存非零元素，操作也可只对非零元素操作，这样可以节省内存空间， 加快运算速度。 ( 4 )实对称。因为电阻是没有极性的，节点a 到b 有多大的电阻，节 点b 到a 就有多大的电阻，反映到系数矩阵g 中就是g i j = g j i ，即g 为 对称阵。所以，存储时可以只存一个三角阵，这样又进一步加快了运算 速度。 ( 5 )对角占优。对于与参考地不相邻节点对应方程，矩阵对角元有： g i l q l + g j 2 + + 瓯一i g ol ，这里g i l ，g i 2 ，g i 。 0 ，即 g f j - i 屯i 。 与参考地相邻节点对应方程，假定参考地节点下标为p ，有： g l l g j l + g i 2 + + q + + 瓯 g l l + g i 2 + + 瓯一i 屯i ，即 g 。，j - 岛l ，( i j ，i = 1 ，2 ，m ) 。 可见，除了与参考点相邻的节点生成的行，对角元和同行非对角元之 和在数值上是相等的，符号上是相反的。与参考点相邻的节点生成的行， 由于参考点的电压为零，就缺少了与其相连的电导项，对角是绝对优势 的。这样的矩阵为对角占优阵。 ( 6 )正定。根据定理，满足4 ，5 两个特点就是正定阵。 ( 7 )g v = i 的l 阵中，有几个求解点就有几个非零元，而且对应节点 就是所要求其电压的节点，也是求其与参考点之间的电阻的那个节点。 这是因为只有求解节点有假定的电流输入，而其他节点输入电流都为零。 嵌套式层次化p g 网i r - - d r o p 分析方法的研究 可见，系数矩阵g 有以上一些特征，我们可以根据这些特征把问题简 化，同时可以选择适当的求解算法来计算节点电压。 2 4 本章小结 本章主要对p g 网分析的内容、作用和困难作了简要介绍，给出了 p g 网的拓扑结构，并建立了p g 网i r - d r o p 分析的模型