（电磁场与微波技术专业论文）基于网络处理器实现obs网络突发包组装的研究.pdf

基于网络处理器实现o b s 网络突发包组装的研究 摘要 随着i p 网络业务的爆炸性增长，人们对传送网络的带宽和交换 设备处理能力的需求越来越高。由于电瓶颈的存在，传统的电传送网 络和电交换设备己显得力不从心。鉴于光纤具有信道质量好、传输容 量大等特点，“全光网络”将成为下一代网络首选的传送方式。光突 发交换( o p t i c a lb u r s ts w i t c h i n g ，o b s ) 作为在目前条件下实现“全光 交换”的过渡性技术，受到国际社会的广泛关注。 本论文围绕国家8 6 3 计划资助课题“光突发交换关键技术和实验 系统”，详细讨论了实验系统中边缘节点突发包组装器的实现方案。 该方案以1 1 1 t e l 公司第一代网络处理器一一i x p l 2 0 0 作为硬件平台， 融合了多处理器并行处理、队列管理、内存管理等几种网络处理加速 技术，完成了0 b s 网络突发包组装算法设计。此算法能够根据进入 0 b s 网络的i p 包所属的q o s 类型和其要到达的目的边缘节点对i p 包进行分类，并依据特定的时间门限和包长门限完成各类型突发包的 组装。 软件仿真和实验系统测试表明，该方案能够正确的实现基于时间 门限和包长门限的突发包分类组装算法及网络数据包包头解析、路由 功能，并具有8 0 0 m b p s 的边缘接入能力。在系统性能分析数据的基 础上，论文最后针对该设计方案的不足之处提出了相应的改进意见， 并针对算法实现过程中涉及到的各种影响处理速率提高的因素，如 c r c 、i pc h e c k s u m 、路由表查找，提出了提高网络处理器处理速率的 发展方向。 关键字：光突发交换，o b s ，突发包组装算法，i x p l 2 0 0 ，网络处理 器 s t u d yo fb u r s ta s s e m b l yi m p l e m e n t a t i o ni no b s n e t w o r ku s i n g n e t w o r kp r o c e s s o r a b s t r a c t t h ee x p l o s i v e 盯o w t hi nh l t 色m e tp r o t o c 0 1 ( p ) t r a m ci nt h e1 a s tf e wy e a r sh a s t r i g g e r e da1 a r g ed e m a n do fn e w1 1 i 曲一s p e e d 仃a n s m i s s i o na n ds w i t c l l i n gt e c l l l l 0 1 0 9 i e 毫 d u et ot h ee l e c t r i c a lb o t t l e n e c k ，t r a n s m i t t i n ga n dp r o c e s s i l l ge t h e m e tp a c k e t si nt h e e l e c t r i c a ld o m a i nm 呔ei tu n a p p e a s a b l et om e e tw i t hm er e q u i r e m e n to f 向t l l r e h j g h s p e e dn e 撕o r k a ss i n g l eo p t i c a lf l b e rh a sm ep o t e n t i a lf o rc a r r y i l l ga sm u c ha s 1ot e r a b i t sp e rs e c o n d ，a l lo p t i c a ln e t w o r kw i l lb et h eb e s tc h o i c ef o rn e x t2 e n e r a t i o n n e 觚o r k u l d e rs u c h c i r c u m s t a n c e ，o p t i c a jb l l r s ts w i t c l l i n g ( o b s ) g e tw i d e l y a t t e n t i o na si tc a nb ea 仃a d e o 行t or e a l i z ea ho p t i c a ls w i t c k n gi nc u 盯e 1 1 tc o n d i t i o n b a s e do nm en a t i o n a l8 6 3p r o j e c t “k e yt e c l m 0 1 0 9 ya 1 1 dt e s t - b e do fo p t i c a lb u r s t s w i t c h i 工l g ”，t 1 1 i sp a p e rd e t a i l e dd i s c u s s e sm er e a l i z a t i o no fb u r s ta s s e m b l ya l g o r i t b m i no b se d 2 er o u t e r t h eo o sa s s 锄b l ya l g o r i 岫nf o ro b sn e 俩o r ki si m p l e m e n t e d u s i n gi n t e li x p l 2 0 0n e t w o r k 口r o c e s s or b e s i d e s ，s o m ek e yd e s i 阱i s s u e ss u c ha s 1 e p a r a l l e la l g o r i t h i t l ，t h ei m p l e m e n t a t i o no fa s s e m b l ya l g o r i t ma n dq u e u i n gd i s c i p l i i 】e a r ea l s 6d i s c u s s e d 协d e t a i l b a s e do nt 1 1 i sd e s i g n ，pp a c k e t sm a tc o m ei n t ot h eo b s n e 觚o r kc a l lf i r s tb ec l a s s i 丘e da c c o r d i n gt om e i ro o sa 1 1 dd e s t i n a t i o n t h e n ，i nt e h n s o fc e r t a i nt i m et 1 1 r e s h o l da 1 1 db u r s tl e n g t ht 1 ：1 r e s h o l d ，i pp a c k e t sb e l o n g e dt om es a l n e c l a s sw i l lb ea s s e m b l e di n t om es a m eb u r s td a c k e t r e s u l t s 丘o ms i m u l a t i o na 1 1 do b st e s tb e db o t l ls h o wt h a tm i sb u r s ta s s 锄b l v a 1 2 0 r i t h mb a s e do ni x p12 0 0c a nr e a l i z et h ep r e d e f i n e df u n c t i o n sa c c u r a t e l y b e s i d e s ， t h ee d g er o u t e rd e s i g n e di sc a d a b l eo ff o r w a r d i n gd a t as t r e 撇sc o m i n g 丘o me c h 锄e t a tt h ea v e r a g es p e e do fa b o u t8o o m b p s f i n a l l y ，i nt l l i sp a p e r ，t h ei i n p r 0 v e m e n tf o rm e d e s i g ni sb r o u g h tf o 刑a r d a n da l s o ，s o m ef a c t o r sf o ra c c e l e r a t m g 也ep r o c e s s i n g s p e e d ，e g t h ei n l p r o v e m e n tf o rc r c ，pc h e c k s u m ，r o u t i n gt a b l e1 0 0 1 ( u pa l g o r i t l l l ， a r ed u tf b n a r d k e yw o r d s ：o p t i c a lb u r s ts w i t c k n g ，o b s ，b u r s ta s s e m b l ya l g o r i t h m ，d 口1 2 0 0 ， n e 俩0 r kp r o c e s s o r 独创性( 或创新r 性) 声明 本人声明所呈交的论文是本人在导师指导下进行的研究工作及 取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列 的内容以外，论文中不包含其他人已经发表或撰写过的研究成果，也 不包含为获得北京邮电大学或其他教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 凌涵埘 日期： “b 、 一 。 关于论文使用授权的说明 学位论文作者完全了解北京邮电大学有关保留和使用学位论文 的规定，即：研究生在校攻读学位期问论文工作的知识产权单位属北 京邮电大学。学校有权保留并向国家有关部门或机构送交论文的复印 件和磁盘，允许学位论文被查阅和借阅；学校可以公布学位论文的全 部或部分内容，可以允许采用影印、缩印或其它复制手段保存、汇编 学位论文。( 保密的学位论文在解密后遵守此规定) 保密论文注释：本学位论文属于保密在年解密后适用本授权 书。非保密论文注释：本学位论文不属于保密范围，适用本授权书。 本人签名： 关妫圳 日期：一6 。 ；一 导师签名： 彩纲 日期：0 6 3 幻 北京邮电大学硕士学位论文 第一章引言 1 1o b s 技术产生的背景 近几年来，随着p 业务流量的爆炸性增长，人们迫切需要研发适合高速数 据传输和交换的新技术。d w d m 技术的出现使得一根光纤可利用带宽达到 1 0 t b s ，满足了长时期内对传送网带宽的需求。因此，d w d m 已成为目前公认 的下一代p 主干网络的物理层传输技术。在如此巨大的带宽下，如何有效的利 用这些网络带宽资源成了亟待解决的问题。这就要求在现有网络和协议体系架构 的基础上做进一步的改进和更新，使得他们更适合大带宽下数据传输的要求 2 】。 长久以来，人们一直致力于高速电口节点和交换机的开发。目前商用的电 节点已经可以达到上百吉比特每秒的吞吐能力。但是，由于电存储，处理时延等 瓶颈的存在，电节点仍然不能提供d w d m 所需的交换能力。因此，人们将目光 投向了开发1 b s 的光节点，采用do v e rd w d m 的方式传输数据。 目前提出的实现口o v e rd w d m 的交换技术方案有三种：光电路交换( o p t i c a l c i r c u i ts w i t c m n g ) 、光分组交换( o p t i c a lp a c k e ts w i t c l l i l l g ) 和光突发交换( o p t i c a l b u r s ts w i t c k n g ) 。光电路交换采用双向资源预留方式设置光通路，中间节点不需 要光缓存，可提供服务质量保证。但是，光电路交换是粗粒度交换，不能实现统 计复用，带宽利用率低，不适于传输突发速率数据。对长距离网络来说，其往返 时延长。由于波长数目有限，不能建立全连接的网络，导致网络中负载不均衡。 光分组交换能对d w d m 的巨大带宽进行更灵活、更有效的分配和利用。但是， 光分组交换对光子器件提出了很高的要求。诸如快速严格同步、光缓存等关键技 术尚未解决，使得光分组交换的发展受到了限制。 光突发交换结合了电路交换和分组交换这两种交换的优点，同时又克服二者 的不足。鉴于全光p 包处理技术尚未实现，光突发交换节点的控制系统仍然沿 用电节点的数据包处理方式。但是，极高的数据传输速率会给控制系统带来很大 的压力。例如，一条有3 2 个w d m 信道的链路能提供3 2 0 g b s 的信道带宽，而 一个4 4 b v t e 的d 数据包若要以1 0 g b s 的速率在网络上传输，沿途节点的处理时 间只有3 5 2n s 【3 】。为了减小控制系统的压力，o b s 采用了“突发交换”的方法， 将具有相同属性( 例如相同目的地址，相同q o s ) 的d 包封装入同一个数据突 发包( b u r s tp a c k e t ) ，使得突发包包长可以达到l ( b 饥e 的量级。每个控制分组 ( c o n t r 0 1p a c k e t ) 只需要对应完成一个突发包的控制处理。即在较低的光子器件 要求下，实现面向口的快速资源分配。控制分组和数据突发包的信道和传送时 间分离使得沿途交换节点可以根据控制分组提供的信息为即将到来的数据突发 包预留相应信道资源；由于提前预约了信道，中间节点可以不使用光缓存技术； 异步的传送方式不存在网络中的时隙同步问题。这些特点使得o b s 作为全新的 下一代全光互联网交换模式，成为国际上一个热门研究方向。 北京邮电大学硕士学位论文 1 20 b s 网络架构 图1 1 是o b s 网络拓扑结构图。如图中所示，o b s 网络由边缘电节点和 核心全光节点组成，由d w d m 链路将网络中的两种节点连接起来。o b s 网络的 边缘节点首先对承载各种业务的数据包进行分类、组装，然后将组装好的突发包 连同对应的控制分组一起送入o b s 网络进行交换、转发。经过核心节点的路由 或交换，成功完成发送的突发包最终被送往目的边缘节点，由边缘节点将突发包 还原成原来的承载各种业务的数据包，送出o b s 网络。 图卜1o b s 网络结构 务接口 在o b s 网络中，控制分组和突发包是通过不同的波长信道分别传输的。如 图l 一2 所示，由边缘节点组装完成的控制帧首先被送入o b s 网络。随后，经过 一定的偏置时间t ，对应的突发包从边缘节点进入o b s 网络。核心节点收到控制 分组后，首先对控制分组进行o e 转换，从控制分组中获取其对应的突发包的 属性( 目的边缘节点、q o s 、偏置时间、突发包长等) 。根据这些属性及节点中 维护的网络状况信息，为即将到来的突发包确定下一跳转发地址，配置链路资源。 一旦资源预约成功，核心节点在对控制分组的一些属性进行相应修改之后，经过 e o 转换，继续将其送入o b s 网络进行传输。同时，在控制分组已经预约好的 时间段内，核心节点的光交换矩阵为突发包接通其所在的信道和将要交换至的信 道，从而实现突发包的全光交换。这种控制分组和突发包分离的处理方式不但降 低了对节点电处理能力的要求，还实现了突发包的全光传输。 北京邮电大学硕士学位论文 突发包1 一t 叫 图1 2w d m 链路上的控制分组和突发包 1 3o b s 边缘及核心节点基本功能 光突发包的组装是在边缘节点完成的。以p 业务为例，在边缘节点处，多 个具有相同目的边缘节点和q o s 要求的d 分组组装成一个突发包。输入边缘节 点的功能结构框图如图1 3 所示。从本地网来的口分组，先进行路由信息处理， 按其目的地址和q o s 要求交换到相应的突发包队列，经过特定时间后，组装成 一个突发包。组装好的突发包被传递到一个队列缓存器中排队。对应于节点向- 输出端的多个组装器共用一个调度器。该调度器跟踪数据信道和控制信道的使用 情况，按照一定的调度算法选择发送突发包。调度器还能获得每一个突发包的信 息，如路由信息、路径、长度和o o s 等，据此为每个将发送的突发包配备一个 控制分组，并计算两者中间的偏置时间，先将控制分组发送到控制信道，经过偏 置时间后，将突发包也发送到数据信道。输出边缘节点只需要完成从突发包中提 取出p 分组，并记录相应的路由和网络流量等网管信息即可。 i p 分组 i p 分组 斟 l 息处理广一 交换 匿 l 息处理广 图卜3 边缘节点功能结构 控制分组 突发包 控制分组 突发包 核心节点的功能是控制分组查找、交换、突发包监测( 如阻塞概率、延迟等) ， 其结构如图1 4 。假定每根光纤支持的波长数为k + 1 ( 一个波长用于传输控制 北京邮电大学硕士学位论文 分组，另外k 个波长用于传输突发包) 。用于传输控制分组的波长在核心节点需 要先进行o e 变换，然后进行电的路由表查找、对光的交换矩阵进行控制，最 后更新控制分组相应数据再进行e o 变换。其余的k 个波长传输突发数据，在 核心节点处不需要0 e o 变换，整个交换传输在光域内完成，保证了数据的透 明性。图中光交换矩阵前的光纤延迟线( f d l ) 用于缓存突发数据( 只能缓存有 限长时间) ，等待控制分组的处理，通过设置恰当的偏移时间，可以使突发数据 不需要在中间节点缓存，直接通过o b s 网络，进而可以取消光纤延迟线。另外 光纤延迟线还可以用于解决竞争问题，减少冲突，实现w d m 层的q o s 保证。 当突发数据进入光交换矩阵时，由控制单元控制光交换矩阵选择相应的输出波 长。 图卜4 核心节点功能结构 1 4o b s 实验系统边缘节点介绍 国家8 6 3 计划“光突发交换关键技术和实验系统”研究目标为：攻克光突发 交换的关键技术，建立一个具有1 个核心交换节点、3 个边缘节点的光突发交换 实验系统。支持图象、话音、数据等业务的接入，实现光突发交换网络核心功能 的演示及验证。实验系统的边缘节点具备1 个双向传送光端口。该端口支持8 个波长，单波长速率为1 2 5 g b p s 。同时，它提供的业务接入端口包括8 个f e ( 1 0 0 b a s e t ) 口和4 个g e ( 1 0 0 0 b a s e x ) 口。并且每个业务端口都能支持 多级q o s ，具有图象、语音和数据的接入能力。图1 5 和图1 6 分别画出了边 缘节点的物理结构框图和逻辑结构框图。 如图1 6 所示，业务接口板实现与以太网的接口，交换网络实现g e 数据 单元的2 层交换，二者配合实现边缘节点的以太网业务接入。控制板则完成o b s 的主要功能，如对业务按照目的地址进行分类，分类后根据资源预留策略生成数 据突发包以及相应的控制分组( 实现业务到o b s 的适配) ，再根据网络流量信息 ( 即核心节点处的拥塞信息) 和信道信息( 即可用的光波长信道) 将其送到相应的光 波长信道。当然，控制板本身还要根据本地信息的刷新发送一些包含路由信息的 控制突发帧，实现网络的控制通信。光接口板接收突发帧，并与控制板配合实现 突发包和控制分组的定时( 控制分组与突发包之间的定时) 发送。反方向上，光数 4 北京邮f 电大学硕士学位论文 据板接收突发包送到控制板，拆分后经过m a c 交换和业务接口模块接入普通以 太网。光控制板接收控制分组送到控制板，由控制板分析处理后更新本地的路由 信息和网络流量信息，从而完成网络节点间的控制信息通信。 电业业 交控光 光 光背 源务务换制接接接板 板 接接 板板口口口 口口板 板板 板板 图卜5 边缘节点物理结构框图 e t t 艳m e t o b 辨 图卜6 边缘节点逻辑结构框图 系统采用高速背板技术实现各个单板间的高速数据链路( 1 g b p s ) 。所有高速 数据链路都在各单板上经过总线驱动器驱动后在背板上进行单点连接，实现全双 工通信。外围的监测设备可以通过r j 4 5 以太网接口连接到系统的控制板，实现 简单的网络管理和系统维护。 控制板是o b s 边缘节点的主控板。它在整个系统中主要承担以下功能： o b s 数据突发帧和控制突发帧的处理； o b s 网络中基本的路由功能和流量控制，包括波长信道选择； 完成边缘节点内部的信令交互和资源调度，协调系统内各单板工作； 实现对各单板的复位以及板在位检测； 高层软件载体，搜集网管信息实现边缘节点的网管。 逻辑上控制板可以分成5 个功能模块：数据处理模块、控制模块、o b s 帧 接口模块、背板接口模块和监测告警模块，功能框图如图1 7 所示。 数据处理模块主要是根据接入业务的q o s 要求和o b s 网络的状况( 资源、 拓扑等) ，采用一定的数据突发帧组装策略实现o b s 数据突发帧的组装，完成业 务的接入；控制模块主要实现网络层的功能，进行路由维护和通道调度；o b s 北京邮电大学硕士学位论文 帧接口模块根据控制信息生成相应的控制突发帧，并将数据突发帧适配到o b s 网络的光信道；高速背板接口主要是实现边缘节点系统内部各单板间进行高速数 据传输；监测告警模块是配合控制模块来管理和协调整个边缘节点，并实现基本 网络管理功能。 交换扳 低 速 接 一 监捌告瞥。 口 图卜7 控制板逻辑功能框图 筵；囊| i j ：f ； 系统采用i n t e l 公司的网络处理器( n p ) 芯片i x p l 2 0 0 来构建数据处理模块和 控制模块；o b s 帧接口模块由高速f p g a 实现；背板接口模块主要采用的背板 驱动器和f p g a 实现；监测告警模块则在n p 上辅以f p g a 来实现。控制板以 n p 为核心，完成b s p 以及数据处理和高层软件的运行。另外，控制板利用快速 以太网进行板间控制通信，对单板状态进行监测和控制，完成系统调试和网络管 理。 1 5论文结构 论文围绕国家8 6 3 项目“光突发交换关键技术和实验系统”研究课题，对突 发交换光网络测试平台边缘节点中使用p 1 2 0 0 实现数据处理模块进行详细介 绍，给出具体的设计思想并对实现结果进行评估。论文按以下结构展开： 第二章，介绍测试平台采用的突发包组包算法。并简要介绍实现该算法使用 的h l t e li 1 2 0 0 网络处理器。 第三章，使用p 1 2 0 0 实现组包算法的具体设计方案。其中包括转发结构 设计、如何使用并行算法达到快速数据包处理、内存管理方案、队列管理等关键 技术。 第四章，对测试数据进行评估，并在此基础上提出相应的改进意见。 第五章，对论文工作的总结。 北京邮电大学硕士学位论文 1 6本章小结 p 网络数据的迅速增长使得人们致力于寻找高带宽的传送网络和大吞吐量 路由器。d w d m 技术的出现使得网络能从物理层上提供高达t b p s 量级的带宽。 但是，电存储、处理时延等瓶颈的存在使得目前的电路由器仍无法达到与d w d m 相匹配的处理速率。全光d 处理技术应运而生。目前提出的实现po v e rd w d m 的交换技术方案有三种：光电路交换、光分组交换和光突发交换。光突发交换以 其特有的数据转发机制，即克服了光电路交换资源分配不够灵活的缺点，又避免 了光分组交换必须面对的光存储器件的要求，成为实现网络全光传输的一个很好 的过渡性方案。 突发交换光网络由边缘节点和核心节点组成。本论文着重介绍国家8 6 3 项目 “光突发交换关键技术和实验系统”中，使用h l t e l p 1 2 0 0 网络处理器实现边 缘节点突发包组包算法。并在论文最后对测试结果进行分析，提出有效的改进意 见。 北京邮电大学硕士学位论文 第二章实验网络组包算法及其实现工具一i n t e l i x p l2 0 0 2 10 b s 网络汇集流程和突发包组装算法 如上一章提到的，o b s 网络由边缘节点和核心节点构成，它采取了将控制 信息和数据信息剥离的方法，提前发送控制分组，沿路为数据信息预约节点资源， 数据信息在o b s 网络的边缘接入节点进行组装，突发包从源节点到目的节点的 传输，始终落在全光域内。而控制信息则在每个节点处要进行o e o 的转换。 边缘节点对p 业务按目的地址和业务类型进行分类汇聚，根据业务流量的特性 进行突发组装和偏置时间的计算，这意味着在o b s 网络中的突发数据长度是流 量相关的，即突发包长度可变。如图2 1 所示，进入边缘汇聚节点的p 业务， 在节点通过汇聚模块进行地址和业务类型的分类识别，同一业务类型和不同口 目的地址但却有相同的目的边缘节点地址的数据流进入同一个突发组装器，即缓 存队列，汇聚组装算法一般通过对组装时间和队列长度的静态或动态设置来完成 突发包的汇聚机制，当突发包在组装器中形成后，即进入调度模块排队处理，对 位于队首的突发包，调度器通过一定的算法生成偏置时间，同时发送对应的控制 分组，该分组承载了突发数据的数据信道，偏置时间信息，q o s 类别等信息。 而突发数据则进入边缘节点发送缓冲区，待偏置时问达到后调制成帧通过w d m 层发送。 图2 一l 突发包组装流程 突发包组装技术是决定o b s 网络性能的关键技术之一。组包的思想有效的 避免了数据传输过程中对光缓存的需求，使得突发包能以全光的状态通过沿途核 心节点。另外，组包机制增大了核心结点的交换粒度，使得核心路由器的交换能 力得到大幅提高。好的组装算法应当具有高效的网络资源利用效率和良好的拥塞 北京邮电大学硕士学位论文 控制性能。随着近年来对o b s 网络系统的深入研究，一些突发组装算法相继提 出。有基于时间门限的组包算法 5 。这种算法通过对组装缓存器设置一定的组装 时间计数器，当组装时间到达时间门限时，产生新的突发包，并复位时间计数器， 开始新一轮的组装。但是，这种简单的组包算法存在一些问题。例如在网络流量 高峰期需要很大的缓存队列。为了解决这个问题， 6 提出了一种基于时间和定 长双门限的组装算法。这种算法采用固定长度的时间和包长两个门限作为突发包 产生的判断标准。一旦组装缓存器的组装时间达到时间门限，或者存贮的数据包 长度达到包长门限，就能产生新的突发包。这一算法使得在网络流量高峰期，组 装器能通过包长门限的判决产生突发包，缓解缓存的压力。 上述以时间和最大包长协同控制的典型突发组装算法简单且易于实现，但它 没有针对p 业务的突发流量特性进行相应的优化设置，当网络流量低负荷时， 组装算法的包长大小与高负荷网络流量相比有很大的变化，这会带来额外的网络 时延，同时造成突发数据包较低的传输效率，此外，多个边缘节点在基于时间计 数的组装算法机制下，极易形成突发发射同步，引发持续的资源竞争问题。针对 此问题，实验室的李彦君博士提出了动态调整包长门限和时间门限的组包算法 4 】 o 这种算法可以根据业务流量状况进行自适应调整并且有利于破坏各边缘节 点同步性。具体算法流程简述如下： 1 初始化包长门限 q m = ( b s m a x + b s m i 矗) 2 ，初始化步长 l s t 印= ( b s m a x 色s m i l l ) n ，其中n 的大小决定门限调节的速度，初始化时间 门限t t h ，初始化流量计数器n 啪。 2 当第一个d 包进入组装队列时启动计时器，如果计时器到达时间门限 t t h 或者队列长度超出或等于包长门限q t h ，报告生成新的突发包。 3 比较上一个生成的突发包与包长门限的大小，如果生成的突发包大于或 者等于突发门限，计数器n u m 加一，如果小于突发门限，那么计数器 n u m 减一。 4 比较计数器n m 和规定的上界和下界，如果n u m 超出上界，表明网络 流量统计处于高负荷，将门限提升至q t h + l s t e p ，如果n u m 低于下界， 表明网络流量统计处于低负荷，将门限下调为q t h l s t e p ，同时保证 q t h + l s t 印 b s m i i l ( 最小突发包 长度) 。 。 5 计时器清零，重新开始下次组装。 经 4 通过仿真结果验证，上述算法有利于抑制在定时组装机制下包长变化 过大的不利因素，同时扰乱了不同流量特征的各节点产生突发时间的同步特性， 有助于解决o b s 网络中的资源竞争问题。 鉴于以上比较结果，我们的突发交换光网络测试平台决定采用【4 提出的组 包算法。由于自适应调整算法是在固定包长、时间门限的基础上演进而来的，我 们可以在算法实现的过程中采用合理的设计方法，使得只需要进行很简单的修 9 北京邮电大学硕二b 学位论文 改，组包器就能自如的选择各种组包算法。这样做有利于验证上述结论的正确性， 并给o b s 组包算法的发展提供更有利的事实依据。 2 2i n t e l i x a 及其第一代网络处理器一i x p l 2 0 0 作为一个在以太网互联和网络处理中领头的革新者，1 1 1 t e l 致力于加速下一代 基于p 的网络业务的发展，以及在核心基础设施内、网络边缘和用户前端设备 ( c p e ) 中的高带宽连接。为了加速传播这些好处，i n t e l 创建了1 1 1 t e l a ( i n t e l h t e m e te x c h a j l 2 ep 汀c h i t e c t u r e ，h l t e l 公司因特网互联体系结构) 。 h l t e l i x a 是一个主要着重于i n t e l a 网络处理器上的分组处理体系结 构。如图2 2 这些处理器的特征是一个由以下三个要素构成的多处理体系结构： 飞 e 游醐细lp j a 矗赫诺 叶墨燃；m 。静- 咐喇撕# j 牲晦j 嗨。蜘埒湾h 叫。呷q 巾 t 图2 2h l t e l i x a 结构 黔氟鹂鹾鳓峨鲫$ 。 d “# o 时| 女女一o q 岫q 删* o 一4 一 删嘲f 0i 巍享* o 喀 ；争n 娃y 嘧r 氇。如一“i “；h o “；精虬 一， 聃i 。m e 呻i n e 。h 棚唧 震塾蛞隧，i毽塞羹鬣酶鼯蛞箧鐾麟，i 微引擎技术( m i c r o e n 百n et e c l l l l o l o g y ) 一个可编程的、多线程的s c 微引擎的子系统，能够在数据平面上进行高性能的分组处理。 英特尔公司x s c a l e 微体系结构( m i c r o a r c l l i t e c t u r e ) 能够进行低功耗、 高密度的控制平面应用的处理。 英特尔公司i x a 硬件抽象层让代码能够跨过多代微引擎被再次利用， 从而提供软件的可移植性，作为网络处理器继续的发展。 不管开发者是设计一个局域网( l a n ) 路由器，一个多业务交换机，还是一 个宽带接入系统，h l t e li x a 都能够帮助满足很大范围的下一代网络的需求，具 体包括： 新的网络业务和通信业务的快速应用； 区分的网络特征和功能； 北京邮电大学硕士学位论文 ，| 生能的可扩展性； 软件的易移植性； 拥有者的总成本的降低。 i n t e l i x p l 2 0 0 网络处理器家族是英特尔公司的第一代网络处理器，是i x a 的基础。它被设计得能够提供对多种媒体类型的网络分组的高速操作，提供高效 的转发，以及对分组头的修改，同时对一些网络管理和分析任务保留足够的计算 周期。适用于o c 3 到o c 一1 2 范围内的网络处理应用【7 1 。 在每一个i n t e l i 1 2 0 0 网络处理家族的中心是一簇六个平行的、可编程 的、多线程的执行线速( w i r e s p e e d ) 的数据平面处理的微引擎。此微引擎簇和 和一个s 拄o n g a r m 木处理核心的综合意味着在任何时候都能有七个处理单元在同 时处理不同的网络任务，同时最多可以有1 8 个任务排队等待在一个单独的周期里 被执行。特定的微引擎指令有助于o 等待状态( z e r o j w 蔚t s t a t ec o n t e x t ) 的上下文 交换。 再回过头来看图2 1 所示意的突发包组装流程。组装面向的对象是p 数据 流，组包器需要完成的工作是将口数据流经过重新分类、汇聚、整型，组装成完 整的突发帧。因此，我们需要一种可编程的路由器，它既具备以太网数据的处理 功能，又能根据需要对数据处理的流程进行灵活调整。鉴于以上需求和当时网络 处理器发展状况，实验室决定选用i x p l 2 0 0 作为实验系统组包算法实现的硬件平 台。 2 3i n t e li 1 2 0 0 硬件结构简介 作为可编程网络处理器，i x p l 2 0 0 盼所有软件处理流程都与其特有的硬件结 构紧密相关。因此，在介绍软件算法设计之前，很有必要大致了解它的硬件结构。 i ，1 2 0 0 将流行的s t r o n g a r m 微处理器和6 个独立的3 2 位对s c 数据引擎 以及硬件多线程支持结合在一起，提供每秒1 g 次以上的操作。 它的特点如下： 包含6 个集成可编程多线程微引擎 集成的h l t e ls t r o n g a r m 处理器核心 5 3 g b s 的i o 总线( 点到点连接6 4 位8 5 m h z 总线) 3 2 位6 6 m h zp c i 总线接口 支持s ra m 和s d ra m 由i 1 2 d e 开发环境支持 5 w 低耗电源 4 3 2 管脚的e s b g a 封装 p 1 2 0 0 的内部结构如图2 3 所示： 北京邮电大学硕士学位论文 jn t 嘲! ! x p l2 】0 0n n m o f kp r a c 口s s o r 图2 3d p l 2 0 0 内部结构 其内部结构主要包括s 仃o n g a r m 核心、微引擎、f b i 设备、i x 总线、内存 单元( s r a m & s d r a m ) 和p c i 设备。下面将对这些设备的特点和作用做简要 介绍。 微引擎( 6 个，各有4 个线程) ，每个工作频率都为2 0 0 m h z ，实现预留给 高速a s i c s 的任务的处理能力。在l a n 交换应用中，6 个微引擎能够在第3 层 实现超过3 0 0 万个以太网包的转发。它们能支持实现下述方面的性能： o ，a t m ，p o s 帧中继f r ，d s l q o s 安全 2 ，3 ，4 层等 处理能力接近1 0 0 0 m p s 每个微引擎具有4 个独立的程序计数器，零额外开销量交换，以及来自其他 硬件单元，保证每个微引擎都能被充分利用的硬件信号量。每个微引擎都包含大 量局部l o c a l 存储器和寄存器：4 干字节的3 2 位高速ra m 控制存储器，为程 序运行服务；】2 8 个3 2 位通用寄存器和1 2 8 个3 2 位的传输寄存器，为s r a m 和s d r a m 设备服务。i n t e l 设计了专用的指令集，为需要比特，字节，字和长 字操作以便迅速有效地转发数据的网络和通信应用服务。 s t r o n g a r m 核心是和h l t e l 公司的s t r o n g a r ms a 1 1 0 0 具有相同的工业标准 的3 2 位m s c 处理器。其与当前应用于网络计算机，p d a ，掌上计算机和手机 等的s t r o n g 删处理器家族具有一致性。s t r o n g 删处理器的不同之处在于它 能够在紧凑的低功耗设计中提供非常高的性能。这就使得把它和其他专用运行部 件的集合集成在同一块芯片上成为可能。s t r o n g 删核心处理器和6 个对s c 微 北京邮电大学硕士学位论文 引擎提供每秒通过p 1 2 0 0 转发超过3 0 0 万个以太网包的处理能力。多个 i x p l 2 0 0 系统能够线性叠加，这样，包含8 个i x p l 2 0 0 的系统每秒能处理2 4 0 0 万个包。设计员能通过分配微引擎，线程和s t r o n g 触m 任务来划分应用。如果必 要，多个i x p l 2 0 0 元件可以用于集成的c p um p ，从而增加数据带宽，端口扇出 系数和密度，或者是全部三种测量标准的结合。s t r o n g 删核心工作频率是通过 对锁相环配置寄存器( p l lc f g ) 进行编程并且最大限度地提高脚1 2 0 0 元件 工作频率来决定的。 f b i 设备负责为快速外设，例如总线上的m a c 层器件等提供服务，这种 服务包括从外设到i x p l 2 0 0 接收和发送f o 移动数据。f b i 设备包括传送和接 收f o 的元件，控制和状态寄存器( c s r s ) ，4 千字节的标记ra m 和用来产生 4 8 和6 4 比特的h a s h 键值的h a s h 设备，还包括总线的驱动和接收机。 总线专门被设计为提供简单，高效率的接口，为外围设备提供4 2g b p s 接 口。总线能被配置为双向6 4 位总线，或者2 个3 2 位单向总线，最大的工作频 率是8 5m h z 。 i 1 2 0 0 支持2 种高性能的存储设备。s 删设备提供了快速存储器，能被 用来存储索引表。s d r a m 设备为信息转发和队列传送提供更低成本的存储器。 两种设备都具有改善存储器带宽利用效率的特性。第三章将根据两种存储设备的 特点具体分析它们高速数据处理应用中的不同作用。 总线周期可以由来自p c i 设备的请求( 包括p c id m a 周期) ，s t r o n g a r m 核 心和微引擎产生。通过在设备范围内装载进指令队列的指令控制操作s d ra m 。 s d 删设备对指令进行解码，读写数据，然后从队列头部删除指令。读写源可 以是s d r a m 存储单元，转移寄存器，或者是f b i 设备中的传送及接收f 口0 。 s d 蝴应该有一个6 纳秒的存取时间( t a c ) 或者适用于p c i o o 的更小的存取 时间( c a s 反应时间= 2 ) 。另外p c i 设备，微引擎和s 仃o n 删核心需要写入 单字节，字和长字的能力。通过运用读修改一写技术，s d ra m 设备能够支持这 种需求。当数据从p c i 或s t r o n 删核心写入s d r a m 时，从s d 删中读取 二个q u a d w o r d 。然后p 1 2 0 0 只需更新那些允许将完整的q u a d w o r d 数据重新写 入s d r a m 存储器的字节。( 注意：字节不必是连续的) 这3 个步骤是自动实现的。 p c i 设备提供了一个工业标准的3 2 位p c i 总线用于插接外围设备，例如外部 c p u 和m a c 器件等。p c i 设备支持来自d c 的最高6 6m h z 的操作速度。这些 设备包括：支持最多3 个p c i 总线主控器的仲裁逻辑，p c i 智能i 0 ( 1 2 0 ) ，2 个d m a 通道，以及4 个2 4 位计时器。p c i 接口也被专门设定为支持来自d c 的 最高6 6 z 的操作。在3 3m h z 以上的操作中，只支持2 个p c i 器件，即p 1 2 0 0 以及第二p c i 器件。 2 4i n t e li x p l2 0 0 软件开发环境 i x p l 2 0 0 是通过硬件和软件的并行开发来缩短开发周期的。i n t e l 免费提供了 一个完全集成的开发环境d e v e l o p e rw b r l ( b e n c h 用于微码编程、符号汇编、链接、 仿真、调试、性能分析等，使用界面类似微软的s u a lc + + 。个完整的工程包 括：工程文件、微码源程序文件、宏库、调试脚本、生成映象文件的汇编及链接 设置、仿真外围器件或删应用程序的外部d l l 等。相比常见的集成开发环 境，其仿真模拟器和扩展外部模块比较有特色。i 1 2 0 0 网络处理器的一个最有 效的属性是其简单的可编程性。这就促成了基于软件的产品差异，并把所有权的 北京邮电大学顺二l 学位论文 成本减少到最小，缩短上市时间，减少开发成本，延长网络和远程通信产品的寿 命a 通过对i x p l 2 0 0 网络处理器进行编程，开发者能够替换很多功能，以前这 些功能在a s i c s 中需要花费大量时间来开发。i x p l 2 0 0 网络处理器把6 个可编程， 多线程的微引擎结合起来，每个微引擎支持4 个独立的运行线程。p 1 2 d e 开发 环境提供集成的，易于使用的工作平台，以满足网络处理器i 玎t e ls 打o n g a r d 核心 和微引擎应用的高效率开发。友好的图形用户界面( g u i ) 可以简化写，汇编， 优化记号性微代码，为构造，仿真，调试定制的i x p l 2 0 0 网络处理器配置的任 务提供便利性。 i x p l 2 0 0 开发架构如图2 4 所示。 从该结构可以看出，p 1 2 0 0 的开发遵循模块化原则，其开发工具集包括支 持微引擎微码开发的平台d e v e j o p e r sw o r k b e n c h 和仿真工具n a n s a c t 完成包 分类处理和行为描述等功能的i xs d kn c lc o m p i i e r 、以及支持s t r o n 2 a r m 核 心代码开发的s 廿0 n g a r m 开发工具d e v e l o p m e n tt o o l s 。在开发工具支持下生成 的代码通过a p i 及i x p 库文件与p 1 2 0 0 的微引擎和s t r o n 酗r m 核一起协同 工作来实现应用业务。 图2 4i x p l 2 0 0 开发结构 在p 1 2 0 0 的产品中包含了配套的软件开发光盘，具体包括 微引擎环境 北京邮电大学硕士学位论文 一汇编器连接器 图形用户接口w o r l ( b e n c