（通信与信息系统专业论文）基于sopc的多种波形发生器的研究.pdf

摘要 摘要 s o p c 技术是当前技术发展的个薪热点。基于s o p c 技术的嵌入式系统以 其体积小、性能强、功耗低、可靠性高以及面向行业应用的突出特征，广泛应 用于军事、消费电子、仪器仪表、工业控制等各个领域。论文的研究以直接数 字频率合成技术和s o p c 技术的交叉点为出发点，运用软硬件协同开发方案， 研制基于n i o si i 软核的多种波形发生器。 d d s 模块是波形发生器的重点部分，论文对d d s 原理作了讨论和分析，然 后采用d s pb u i l d e r 生成d d s 模块，配合自行开发的驱动程序，在f p g a 上实 现了一个应用于n i o s1 1 系统的d d s 组件。该d d s 模块可以方便的用于多种波 形信号的产生，并同时具备输出d t m f 波、调制波等多种信号输出功能。经测 试结果表明，d d s 模块实现了常见波形的输出、调制、d t m f 波输出等多种功 能。 论文的研究工作包括两部分：系统的硬件设计和软件开发。利用实验平台 资源特点，在a l t c r a 的c y c l o n ei ie p 2 c 3 5 f 6 7 2f p g a 上构建了基于n i o si i 软核 处理器的多种波形发生器的硬件和软件系统。再结合d d s 组件以及开发平台中 自带的标准控制器和外设，实现了波形发生器的设计。 关键词：直接数字频率合成；s o p c 技术；n i o si i ；f p g a a b s t r a c t a b s t r a c t s o p ct e c h n o l o g yi san e wh o ts p o to ft h ec u r r e n tt e c h n o l o g i c a ld e v e l o p m e n t 1 1 1 ee m b e d d e ds y s t e mb a s e do ns o p ct e c h n o l o g yi s w i d e l yu s e di nm i l i t a r y , c o n s u m e re l e c t r o n i c s ，i n s t r u m e n t a t i o n , i n d u s t r i a lc o n t r o la n do t h e rf i e l d sb e c a u s eo f t h eo u t s t a n d i n gc h a r a c t e r i s t i c so fi t ss m a l ls i z e ，s t r o n gp e r f o r m a n c e ，l o wp o w e r c o n s u m p t i o n ，h i g hr e l i a b i l i 够, a sw e l la si n d u s t r y o r i e n t e da p p l i c a t i o n s f r o mt h e c r o s s p o i n to fd i r e c td i g i t a lf r e q u e n c ys y n t h e s i st e c h n o l o g ya n ds o p ct e c h n o l o g y , u s i n gc o - d e v e l o p m e n ta p p r o a c hw i t hh a r d w a r ea n ds o f t w a r e ，t od e v e l o pt h e m u l t i w a v e f o r mg e n e r a t o rb a s e do nt h en i o si is o f tc o r e d d sm o d u l ei st h ek e yp a r to ft h ew a v e f o r mg e n e r a t o r t h e r ei sad i s c u s s i o n a n da n a l y s i sa b o u tt h et h e o r yo fd d si nt h ep a p e r b yd d sm o d u l eg e n e r a t e db y d s pb u i l d e ra n dt h es e l f - d e v e l o p e dd r i v e r , ad d sc o m p o n e n ta p p l i e dt ot h en i o si i s y s t e mi sc o m p l e t e d i nt h ef p g a i tc a nb ee a s i l yu s e df o rt h eo u t p u to f m u l t i w a v e f o r ms i g n a l s ，w h i c hh a sf u n c t i o n so fs i g n a lo u t p u ts u c ha sd n 胛w a v e ， m o d u l a t e dw a v es i m u l t a n e o u s l y t h er e s u l t so ft e s ts h o wt h a td d sm o d u l e i m p l e m e n t st h ec o m m o nw a v e f o r mo u t p u t ，m o d u l a t i o n , d t m f w a v eo u t p u ta n ds o o n 1 1 1 er e s e a r c ho ft h ep a p e ri n c l u d e st w op a r t s ：h a r d w a r ed e s i g na n ds o f t w a r e d e v e l o p m e n t m a k i n g u s eo ft h ec h a r a c t e r i s t i c so fe x p e r i m e n t a lp l a t f o r mr e s o u r c e s ，i n t h ea l t e r a sc y c l o n ei ie p 2 c 3 5 f 6 7 2f p g a ，c o m m o nh a r d w a r ea n ds o r w a r es y s t e m s o fm u l t i - w a v e f o r mg e n e r a t o ra r eb u i l tb a s e do nn i o si is o f t c o r e p r o c e s s o r c o m b i n e d 、) l ，i n ld d sc o m p o n e n t s ，t h es t a n d a r dc o n t r o l l e ra n dp e r i p h e r a l so f d e v e l o p m e n tp l a t f o r m ，w a v e f o r mg e n e r a t o rd e s i g ni ss u c c e s s f u l k e yw o r d s ：d d s ；s o p c ；n i o si i ；f p g a i i 学位论文独创性声明 学位论文独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的 研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得直昌太堂或其他教育 机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何 贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者签名( 手写) ：粱守刹 辩醐：1 纠瑚枷 ， 学位论文版权使用授权书 本学位论文作者完全了解南昌大学有关保留、使用学位论文的规定，有权 保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借 阅。本人授权南昌大学可以将学位论文的全部或部分内容编入有关数据库进行 检索，可以采用影印、缩印或扫描等复制手段保存、汇编本学位论文。同时授 权中国科学技术信息研究所将本学位论文收录到中国学位论文全文数据库， 并通过网络向社会公众提供信息服务。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名( 手写) ：豸孥寻和j 签字醐：1 年，朋朋 导师签名( 手写) ： 交漱 签字日期： 年月日 第1 章绪论 第1 章绪论 1 1 论文研究背景 波形发生器作为一种常见的测试仪器，广泛的应用在电子电路、自动控制、 科学实验等领域。传统的波形发生器一般只能生成规则波形的信号，随着待测 设备的种类越来越丰富，测试用的激励信号也越来越复杂，用传统的硬件设计 方法将会使电路的复杂度及设计难度都增大。因此传统的波形发生器、信号发 生器已经不能满足这些测试的需要【l j 。例如：医学中的脑电信号、军事雷达扫描、 天气预测、高风险实验等情况下有些信号的模型很难估计，所以就需要波形发 生器可以再现当时的现场激励信号，以满足研究需求。 当前，各种波形发生器的信号产生部分主要由d d s 芯片来实现，虽然成品 的d d s 芯片体积小功能也比较多，但控制方式却是固定的，很多时候并不是我 们所需要的。这时，如果用高性能的f p g a 器件设计符合自己需要的d d s 电路， 再加上相应的软核c p u 来增加软件灵活控制性就是一个很好的解决方法。而 s o p c 嵌入式技术正是作为新技术的代表实现了测试仪器的设计需求。我们采用 嵌入式技术，用软硬结合的设计手段设计的波形发生器，可以满足众多领域对 复杂的、用户可自定义的波形测试信号的需求。 1 2 波形发生器的现状 目前，国内对波形发生器的研制在多年的发展中已积累了相当的经验，并 取得可喜的成果，北京普源精电科技有限公司( r i g o l ) 便是其中的佼佼者【2 j ， 该公司的d s 3 0 0 0 系列任意波形发生器，采用基于f p g a 技术实现的直接数字频 率合成( d d s ) ，可以根据实际需要进行灵活的修改、配置，功能更加强大，可 以提供十种标准波形，还可以提供用户自定义的任意波形，其中包括各种丰富 的调制波形，满足了很多领域的应用。该公司的d g 3 0 0 0 d g 2 0 0 0 系列产品采用 的先进d d s 技术，相对于市面上依赖d d s 单芯片实现的d d s 技术，其灵活的 优势无可比拟。2 0 0 9 年2 月，r i g o l 公司的d s l 0 0 0 b 系列四通道数字示波器 通过l x i 联盟认证，这表明r i g o l 在测试测量领域已经进入国际主流制造商阵 容，r i g o l 示波器的产品与安捷伦、力科、罗德与施瓦茨等品牌并肩驰骋于国 第1 章绪论 际测试测量仪器市场p j 。 同时在新技术的促进下，国际电子测试仪器目前已进入了“以软件为中心， 模块化硬件相结合的嵌入式设计时代【2 j 。嵌入式系统是以应用为中心，以计算 机技术为基础，软硬件可裁剪，适用对功能、可靠性、成本、体积、功耗有严 格要求的专用系统。它是面向用户、面向应用、面向产品的；它是先进的计算 机技术、通信技术、半导体技术、微电子技术、语音图像数据传输技术以及与 各个行业具体应用相结合的产物。s o p c 嵌入式系统具有灵活的设计方式，可裁 减、可扩充、可升级，并具备软硬件在系统可编程的功能，正好适用于以软件 为中心，模块化硬件相结合的电子产品开发研究 2 1 。在电子行业s o p c 被称为“半 导体产业的未来 。 但总的来说，国内这方面的研制相较于国外较少，相应的产品成本也较高， 从已有的产品来看，我们还存在以下几方面的问题： ( 1 ) 数字化、模块化设计技术欠缺，其普及率尚待提升。 ( 2 ) 总线技术水平过低，只有极少数企业开发出了l x i 总线产品。 ( 3 ) 基于电子测量仪器的软件技术不足。 论文正是在现有技术研制的基础上，提出基于s o p c 技术的波形发生器的 解决方案。然后对这种技术讨论研究，此论文研究成果可以为s o p c 技术应用 研究提供一些参考价值。 1 3 论文的研究内容及安排 论文首先分析介绍s o p c 技术的优点，针对这些优点结合现有理论提出基 于s o p c 技术的软硬件协同的波形发生器的设计方案。该设计需要使用a l t e r a 公司的s o p c 开发环境，它主要由q u a r t u si i 软件的s o p cb u i l d e r 进行硬件设计， 以定制的n i o si i 软核处理器为核心，使用n i o si ii d e 进行软件设计【4 j 。在设计 中硬件采用a l t e r a 公司的f p g a 芯片，本论文中的设计采用的是a l t e r a 的 c y c l o n e l ie p 2 c 3 5f p g a 。论文研究的任务是实现一个输出频率在1 0 h z 到3 0 m h z 之间，且输出波形为可以调节频率、调节幅度、调节相位的多种波形发生器。 本项目重点研究和讨论的是d d s 模块的设计和基于n i o si i 软核处理器的软 硬件实现研究。具体而言，论文将在以下几个方面展开研究： ( 1 ) 介绍频率合成技术的基本问题，分析直接数字频率合成技术。 2 第1 章绪论 ( 2 ) 掌握s o p c 的开发流程，研究以n i o si i 软核处理器为核心的基于 q u a r t o si i 、s o p cb u i l d e r 的硬件设计，基于n i o si ii d e 的软件设计。 ( 3 ) 研究s o p c 软硬件协同设计技术的理论，给出基于s o p c 技术的波形 发生器实现方法，并用软件平台对结果进行验证，分析其可行性。 针对论文和设计工作，本文包括以下几章内容： 第1 章绪论，简要介绍论文的研究背景及相关研究工作。 第2 章介绍s o p c 技术、n i o si i 处理器，并讨论了论文中所采用的相关研 究方案。 第3 章介绍d d s 的工作原理及实现方法，d d s 的实现是本论文研究的重 点，本章先介绍d d s 的基本工作原理，然后运用d s pb u i l d e r 工具实现具有多 种波形输出的d d s 模块。 第4 章系统硬件结构设计，本章以s o p cb u i l d e r 为设计环境，定制基于 n i o si i 软核处理器为核心的硬件顶层图，为系统提供硬件工作平台。 第5 章系统软件设计与功能实现，本章以基于n i o si ii d e 为软件设计环境， 开发n i o si i 软核处理器的控制系统并进行系统下载和调试，分析设计结果。 第6 章总结系统设计的特点，提出优化思路和进一步工作的方向。 3 第2 章s o p c 开发技术概述 第2 章s o p c 开发技术概述 s o p c 技术是当前技术发展的一个新热点，鉴于目前相关资料较少，本章先 简单介绍了基于n i o si i 软核处理器的s o p c 开发技术，再给出了基于软硬协同 技术的系统开发流程。 2 1s o p c 技术 2 1 1f p g a 与s o c 可编程逻辑器件( p r o g r a m a b l el o g i cd e v i c e ，p l d ) 产生于2 0 世纪7 0 年代， 经历了几十年的发展，p l d 从结构、功耗、工艺、逻辑规模和工作速度等都得 到了重大的进步。尤其是2 0 世纪9 0 年代，出现了大规模的现场可编程门阵列 ( f i e l dp r o g r a m a b l eg a t ea r r a y ，f p g a ) 芯片，其工作状态时由片内r a m 中的 程序来控制，用户可以根据不同的配置模式，采用不同的编程方式对片内的r a m 进行编程从而达到预定设计。在系统加电时，f p g a 将e p r o m ( 可擦除可编程 r o m ) 中数据读入到片内编程r a m 中，配置完成后，芯片进入工作状态。断 电后，恢复成白片，内部逻辑关系消失，因此f p g a 芯片能够反复使用。而且 f p g a 完全可能将一个电子系统集成到一个芯片中，从而使得可编程逻辑器件有 了长足的发展p j 。 s o c 技术始于2 0 世纪9 0 年代，随着半导体工艺技术的发展，集成电路设 计和工艺技术有了很大的提高，半导体器件的集成度大幅增加，电路从原来的 由许多个集成电路组成一个电子系统转变为在一个单片硅片上构成一个完整的 体统，即片上系统( s y s t e mo nc h i p ，s o c ) 。片上系统不再是一种功能单一的 电路，而是包括了信号的采集、处理和传输等完整功能的一个复杂系统，其设 计思想也有别于普通集成电路。 目前，s o c 有三种实现形式：基于a s i c 的s o c 、基于f p g a 的s o c ( 即 s o p c ) 、基于h a r d c o p y 的s o c 【6 。 基于专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ，a s i c ) 的s o c 在性能上有一定的优势，但是它的开发难度较大，而且前期资金投入较大。基 于f p g a 的s o c 具有设计快速灵活的特点，随着可编程逻辑器件的不断发展， 4 第2 章s o p c 开发技术概述 其性能也得到了很大的提高。h a r d c o p y 就是利用原有的f p g a 开发工具，将成 功实现于f p g a 器件上的片上可编程系统通过特定的技术直接向a s i c 转化。三 种方案的比较如表2 1 所示： 表2 i3 种s o c 方案的比较 基于f p g a 的 指标基于a s i c 的s o c基于h a r d c o p y 的s o c s o c ( s o p c ) 开发周期较长( 2 0 周) 短( 1 0 周)较短( 2 0 周) 单片成本低较高较低 设计、软件、掩膜设计、软件成本低设计、软件成本低 开发成本 的成本都较高无掩膜成本掩膜成本低 一次投片成功率低可现场配置一次投片成功率很高 投片情况 成本高、耗时长成本低、耗时短成本低、耗时短 重构不可罩构可重构不可莺构 对于经过验证而又具有批量的系统芯片，可以做成专用集成电路( a s i c ) 而大量生产。而对于一些仅为小批量应用或处于开发阶段的s o c ，用大规模可 编程器件f p g a 来实现s o c 的功能是一种很好的解决方案。本设计开发要求周 期短、设计成本低，综合考虑，选用基于f p g a 的s o c 方案来实施。 2 1 2s o p c 技术 片上可编程系统( s y s t e m o n o a p r o g r a m m a b l e c h i p ，s o p c ) 是美国a l t r e a 公司于2 0 0 0 年最早提出的【7 】，s o p c 技术就是基于f p g a 解决方案的s o c ，结 合了s o c 和可编程逻辑器件各自的优点，与基于a s i c 的s o c 解决方案相比， s o p c 系统具有多种途径可构成开发方案 7 1 ，目前主要有三种方式： l 、基于f p g a 嵌入i p 硬核的s o p c 系统 2 、基于f p g a 嵌入i p 软核的s o p c 系统 3 、基于h a r d c o p y 技术的s o p c 系统 s o p c 的一个重要特性是片内使用i p 核来构建。一般i p 核可分为硬i p 、软 i p 和固核i p 。硬i p 所有的功能已经确定，系统设计者不能再对它进行修改，可 直接产生硅片。而软i p 是以行为级或r t l 级的v e r i l o g 或v h d l 代码的形式存 在，它经过逻辑综合及版图综合后实现在硅片上，与工艺无关性，模型具有可 重用性。固核i p 是指在结构和拓扑方面针对性能和面积通过版图规划，它们以 综合好的代码或通用库元件的网表形式存在，介于软核和硬核之间。 5 第2 章s o p c 开发技术概述 在这三种方式中，基于f p g a 的嵌入m 软核构成方式较为常用，因为一般 传统的系统开发技术，诸如单片机、a r m 等系统一旦方案确定，硬件系统的核 心器件是现成的，其功能、结构、指令系统是确定的、不可更改的，因此硬件 组织方案和连接方案是就是限定的，其性能和指标也无法改变，设计者只能被 动地遵循和适应硬件方案，能做的只有对软件进行设计。而基于单片f p g a 的 s o p c 设计可由在一个芯片上由用户自行定制包括处理器、接口系统、硬件处理 器、存储电路、加速系统等一系列硬件，硬件的可设计性和用户目标的适应性 使得s o p c 技术迅速得在设计者中推广 7 1 。 s o p c 系统在片内既包含硬件的定制，又有软件的控制，为了设计的统一性， 系统采用软硬件协同设计方案。该设计方法使开发者能从多角度、多因素和多 结构的层面上大幅度优化自己的设计，在软硬件系统综合与构建两个方面有了 充分发挥的余地。基于f p g a 的s o p c 设计也使得电路系统在其电路规模、开 发成本、性能指标、单片的功能、产品的上市周期、及其硬件升级等多方面实 现最优化。 由上述介绍，我们可以得出结论，s o p c 具备以下特点： ( 1 ) 片内应该包含嵌入式处理器内核、具有片内存储器、具有片内可编程 逻辑等众多资源。 ( 2 ) 具有丰富的i p 核资源可供选择。 ( 3 ) 设计的过程包括电路系统描述、硬件设计、软件设计、仿真测试、综 合、调试乃至整个系统的完成，全部都由计算机进行，所以系统可靠性好。 ( 4 ) 设计技术直接面向用户，操作灵活。 2 2n i o si i 软核处理器系统及组件 2 2 1n i o sh 软核处理器系统 n i o si i 软核处理器系统是指在一个芯片上，包含一个或多个可配置的c p u 软核，与c p u 连接的片内外设和存储器以及片外存储器和外设接口等。所有的 n i o si i 处理器系统使用统一的指令集和编程模型【8 1 9 1 。 6 第2 章s o p c 开发技术概述 常用的典型n i o si i 处理器系统如图2 1 所示。 s d r a m s r a m f l a s h 燃时复位软件调试器 矧冀篙蓑l | 巨 + + 1 数据 s d i u m 控制器 片内r o m 到片外存储器的 三态桥 a i t e r af p a g 定时器 l c d 显示驱动电路 以太网接口 c f 卡接口 片内用户逻辑 t x d r x d 图2 1 典型的n 女o s i i 处理器系统 在图中，整个n i o si i 处理器系统包括n i o si i 处理器内核( 包含调试模块) 、 a v a l o n 交换总线、系统外设和片内用户逻辑【1 0 1 。系统中的外设，如s d r a m 控 制器、片内r o m 、三态桥、u a r t 、定时器、l c d 显示驱动电路、通用i o 、 以太网接口和c o m p a c tf l a s h 接口等，都是由f p g a 内部的逻辑和r a m 资源实 现的。 n i o si i 系统具有灵活的配置特性，所谓可灵活配置是指用户在设计n i o si i 处理器系统的时候，可以根据自己设计的性能或成本要求，选择合适的处理器 内核，灵活地增加或者裁减一些系统的特性和外设，以提高系统的性能。n i o si i 系统的用户逻辑要和n i o si i 处理器系统之间相互通讯的话，可以把用户逻辑直 接挂在片内的a v a l o n 交换总线上就可以了，但是自定义用户逻辑必须符合 a v a l o n 交换总线所规定的总线规则。 2 2 2n i o si i 软核处理器 继第一代可配置软核处理器之后，2 0 0 4 年6 月，a l t e r a 公司推出的n i o si i 7 一祸一 一瓤一一一煳眦一一 第2 章s o p c 开发技术概述 软核嵌入式处理器，它是一种面向用户的，可以灵活定制的通用3 2 位r s i c ( 精 简指令集架构) 嵌入式c p u ，与2 0 0 0 年上市的产品n i o s 相比，他的处理器性 能可以提高3 倍，而c p u 内核面积则可减少1 2 8 1 。n i o si ic p u 由若干个基本 模块和一系列可选模块构成。其性能如表2 2 所示。 表2 2n i o si i 嵌入式处理器的特性 种类特性种类 特性 3 2 位指令集 基于边界扫描测试( j 1 a g ) 的调试逻 片内调试辑，支持硬件断点、数据触发以及片 3 2 位数据宽度 内和片外的调试跟踪 3 2 个通用寄存器定制指令最多可达2 5 6 个用户定义的c p u 指令 c p u 结构 3 2 个外部中断源 n i o s i i i d e 软件开发 工具 基于g n u 的编译器 2 g b 寻址空间 硬件辅助的调试模块 可以看出，n i o si i 基本上提供了主流嵌入式处理器的性能。目前有三种n i o s i i 处理器内核，都提供常用指令集架构，每一种内核都针对特定的价格性能进 行了优化，由相同的软件工具提供支持。这三种内核分别剐8 】【9 】： ( 1 ) n i o si i f i 快速( 2 ) n i o si i e ：经济( 3 ) n i o si i s ：标准 三种n i o si i 软核的区别如表2 3 所示： 表2 33 种n i o s l l 软核的区别 特性 n i o sl l f ( 快速)n i o sl l s ( 标准)n i o sl l e ( 经济) 对比第一代n i o sc p u针对最少的逻辑资源 说明针对最佳性能优化 其速度快，体积小 占用优化 流水线6 级5 级l 级 最大d m i p s2 1 81 2 7 3 1 最高工作频率 1 8 5 m h z1 6 5 m h z2 0 0 m h z 占用 1 8 0 0 l e s 1 4 0 0 l e s ， 7 0 0 l e s ， f p g a 资源 9 0 0 a l m s7 0 0 a l m s3 5 0 a l m s 硬件乘法单周期实现3 周期实现软件实现 设计人员可以从以三种内核中进行选择，同时因为n i o si i 是一种用h d l 语 言编写的软核处理器，在f p g a 内部利用通用的逻辑资源实现，因此为设计者 和用户提供了一定的定制特性，用户可以根据需要选择合适的n i o si i 实现预期 8 第2 章s o p c 开发技术概述 的功能、特性和成本目标等。 2 2 3n i o si i 与外围设备接口a v a l o n 总线 a v a l o n 交换式总线是由a l t e r a 公司开发的一种专用的内部连线技术，并同 时规定定制规范【1 0 1 。是一种在s o p c 设计中连接片上处理器和其他i p 模块的简 单总线，利用s o p cb u i l d e r 软件中的用户逻辑接口向导，根据外设的具体参数 和接口，可以自己生成并将其集成在n i o si i 处理器系统中。a v a l o n 和n i o s i i 在 同一块芯片内，其交换式总线定义的内连线策略使得任何一个a v a l o n 总线上的 主设备都可以与任何一个从设备沟通。 a v a l o n 总线接口分为两大类：s l a v e 和m a s t e r 。s l a v e 是从控接口，而m a s t e r 是主控接口。用m a s t e r 端口的外设称为主外设，拥有s l a v e 端口的外设称为从 外设。s l a v e 和m a s t e r 的主要区别是对于a v a l o n 总线控制权的把握。m a s t e r 接 口具有直接的a v a l o n 总线的控制权，负责发起和结束传输，而s l a v e 接口是被 动的。图2 2 表示a v a l o n 的基本读传输的示意图和所用到的主要总线信号。 ，、 赵 e l a d 如s 哥+ a d d r e s 争 弩 _ 。_ _ 。b y t e e n a b l e _ n - - 卜 a v a l o n b ，他e m b i ei 卜饔 魁 氐 卫 总线模块 黑 氰 枰 星 形a d 廿 佗a dr 卜斗 一谢t r e q u e s 卜+刊订e q u e s 斗 卜一r c a d d a t c p 斗 卜一r e a d d a l 【e 一 图2 2a v a l o n 基本读传输 a v a l o n 作为一种专为s o p c 设计的总线结构同传统总线相比具有显著的优 点，它是并行多主设备结构，允许多个主设备同时进行数据传输。而传统总线 中只有一个总线仲裁器来控制总线主机和从机之间的通信，每次只有一个主设 备接入总线使用总线的资源，此时若从机较多则需等候处理，那么在数据传输、 处理中会导致带宽瓶颈，降低系统的利用率。a v a l o n 总线的设计能优化处理器 和外设间的数据流，提高系统的吞吐量，并且允许根据应用特性剪裁总线体系， 从而获得最佳的系统性能，解决了传统总线的瓶颈问题。同时这种多主设备的 结构为s o p c 系统及高带宽外设提供了很大程度上的稳定性。 9 2 3 基于n i o si i 的s o p c 开发流程 基于f p g a 嵌入i p 软核的s o p c 系统在设计过程中，若单纯的在f p g a 中 集成软核处理器并不能够发挥s o p c 的全部能量，甚至还可能导致系统整体设 计的失败。而通过软硬件协的设计，使软件和硬件设计开发并行且相互反馈， 这样既克服了传统方法中因软件和硬件分开设计所带来的系统综合预期不可确 定的弊端，同时又大大简化了设计流程，使s o p c 能够发挥出其最大的生命力。 软硬件协同设计一般包括基本硬件环境的搭建和软件开发平台的设置这两 个主要部分，开发工具使用a l t e r a 公司的q u a r t u si i 、s o p cb u i i d e 、n i o si ii d e 来设计。 s o p c 系统的开发流程如图2 3 所示： 图2 3n i o s 软硬件开发流程图 l o 第2 章s o p c 开发技术概述 由图可知：s o p c 的开发从系统需求分析到流片生成，总的来说可以按自顶 向下设计模式分成五个部分： 一、根据系统需求，设计和计算系统功能、参数、功耗、成本，确定系统 需要的计算性能、带宽和吞吐量、接口类型以及设计软件等，建立工程文件 ( 木q p f ) 和顶层模块文件( 拳b d f ) ，顶层模块文件相当于传统电路中的电路板 ( p c b ) ，编译时把各个模块整合在一起。 二、利用s o p cb u i l d e r 定制n i o si i 软核，配置标准外设模块，如：n i o si i c p u 、d m a 控制器、时钟、r o m 、r a m 等模块，还可以配置自定义模块。经 此阶段生成系统模块后，就可以并行进入硬件环境构建阶段和n i o si ii d e 软件 设计阶段。 三、硬件环境构建。这个阶段主要借助q u a r t u si i 开发工具来完成。此部分 有以下几个步骤g ( 1 ) 添加自定义的功能模块。本系统设计用到了自定义的d d s 模块、锁 相环模块、d e l a y 模块等，这些模块可以生成s y m b o l 模块符号文件，并将这 些模块的源文件复制到工程目录下，q u a r t u si i 开发工具可以方便地调用这些自 定义模块的符号。 ( 2 ) 设计系统功原理图。将第二部分生成的系统模块、用户自定义功能模 块、a l t e r a 公司提供的l p m 常用功能模块添加到顶层模块中，并用连接线将各 模块有机连接起来，生成系统功能原理图。 ( 3 ) 选择芯片并分配其引脚。至此即生成了关键的系统顶层图。 ( 4 ) 编译生成系统配置文件。编译前要设置相应的参数，编译后得到系统 配置文件( 幸s o f ) 。 四、软件开发设计。在n i o si ii d e 软件集成开发环境中进行程序编写，本 设计用的是n i o si ii d e 中的c 语言编写程序。软件开发可以与硬件设计同步进 行，软件开发前必须先选择目标硬件，即选择第二部分利用s o p cb u i l d e r 生成 的系统模块。程序代码编写完成后，对其进行调试、编译，生成可执行文件( 幸e l f ) 并在i d e 的指令集仿真器上仿真软件和调试。 这一步也可以在s o p cb u i l d e r 生成系统模块后立即进行，这也是s o p c 系 统开发的优点，因为软件所运行的硬件系统是自己定制的，设计时受硬件的局 限会小些。 五、系统调试运行。在这个阶段要集成前两个阶段得到的硬件配置文件以 第2 章s o p c 开发技术概述 及软件代码到开发板上并进行详细的测试。最后烧制配置文件和软件代码，完 成设计。 由上述可知，设计全程包括电路系统描述、硬件设计、仿真测试、综合、 调试、系统软件设计，直至整个系统的完成，都由计算机进行【1 1 1 ，从而使设计 者从一些繁琐的设计细节当中解脱出来。这也就采用s o p c 技术进行嵌入式设 计的优势所在：技术风险较小，开发灵活、快速，系统可靠性较好【1 2 1 。 1 2 第3 章d d s 技术原理及实现 第3 章d d s 技术原理及实现 本章首先详细介绍了d d s 技术产生的原理及频率合成的方法，再借助d s p b u i l d e r 等设计工具研究了d d s 模块的实现方法，实现了d d s 模块并进行了仿 真。d d s 模块是实现多种波形发生器的重要部分，对论文的设计起到关键的作 用，本章最后对d d s 的优缺点做了分析。 3 1d d s 理论的发展历程 直接数字频率合成就是通常所说的d d s ( d i r e c td i g i t a lf r e q u e n c ys y n t h e s i s 简称d d s 或d d f s ) 。这个思想的奠基人是美国学者j t i e m e y ，c m r a d e r 等人， 他们在1 9 7 1 年发表的论文a d i g i t a lf r e q u e n c ys y n t h e s i z e r ) ) 中首次提出了以全 数字技术，从相位概念出发直接数字合成所需波形的一种新的数字频率合成原 理l l 引。近1 0 年间，随着微电子技术的迅速发展，d d s 已经从一个工程新事物逐 渐的发展为一个重要的设计工具。d d s 技术虽然最初是作为频率合成技术提出 的，但现在它也被广泛应用于任意波形发生器的设计。 频率合成技术发展经历了三个阶段：直接模拟频率合成技术、锁相环式间 接频率合成技术、直接数字频率合成技术( d d s ) 1 4 】。而直接数字频率合成技 术以其在设计中体现的卓越性能和特点成为现代频率合成技术中的佼佼者。其 具体体现在相对带宽、频率转换时间短、频率分辨率高、输出相位连续、可产 生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等优 点。d d s 技术不但可以产生正弦波、矩形波、三角波等常见波形，而且还可以 通过编辑产生任意波形，目前波形发生器普遍采用d d s 技术。 3 2d d s 的工作原理 3 2 1d d s 的产生原理 d d s 是根据正弦函数的产生，从相位出发，由不同的相位给出不同的电压 幅度，即相位正弦幅度变换，最后滤波，平滑输出所需要的频率【1 5 】。下面以正 弦函数为例介绍，介绍正弦函数的产生过程。如图3 1 所示： 1 3 第3 章d d s 技术原理及实现 ( o 1 ) 门 。、 久口f j ：j l夕 ( o 一1 ) 图3 1 单位圆表示正弦函数s = r s i n o ( t ) 图表示了半径r 为1 的单位圆，半径r 绕圆旋转与x 轴的正方向形成夹角 0 ( t ) ，即相位角，并令r 在y 轴上的投影为s 。当r 连续不断地绕圆旋转时，s 将取+ 1 - 1 之间的任意值，而0 ( t ) 从0 。 - 3 6 0 。变化。s 的长度就是正弦函数 的幅度，也就是s = r s i n0 ( t ) ，如图3 2 ( a ) 所示【15 1 。若r 是以等步长的相位增 量阶跃式旋转，如8 步长旋转一周，那么s 的值将形成阶梯式的近似正弦函数， 如图3 2 ( b ) 所示。 0 厂 yf 1l 。一 o _ jl 几。 口1 0 0 2 0 0 3 0 0 口。1 0 0 。2 0 0 。3 0 0 。 图3 2 ( a ) 实际正弦波 图3 2 ( b ) 8 步长阶梯正弦波 相位增量不同，一周内得到的采样点就不同，相位增量越小，采样点越多， 阶梯数目越多，波形越接近正弦波。 典型的d d s 系统的基本结构包括：相位累加器、相位一幅度变换器( 即正 弦查表r o m ) 、d a 变换器、低通滤波器。 d d s 系统的关键部分就是相位幅度转换部分，根据相位幅度转换方式的不 同，d d s 大致分为两类【1 6 】：( 1 ) r o m 查询表法，( 2 ) 计算法。最常用的实现方 法是r o m 查询表法，r o m 查询表法根据奈奎斯特采样定律，从连续信号的相 1 4 第3 章d d s 技术原理及实现 位出发通过改变相位累加器的频率控制字来改变相位增量，从而改变输出频率 【17 1 ，所以在系统频率不变时把一个正弦信号取样、量化、编码，形成一个波形 函数表，存于r o m 中，只需要在r o m 中存放不同相位对应的幅度序列，然后 相位累加器的输出对其寻址，经过数模转换( d a c ) 和低通滤波( l p f ) 输出就 可以得到输出波形【1 8 1 。d d s 的基本原理如图3 3 所示： 厂一。磊品磊 图3 3d d s 的基本原理图 3 2 2d d s 的工作原理 从d d s 的基本原理图可知：图中的允置是d d s 工作的系统时钟，是 相位增量字，五是输出频率，由于正弦波在时间上是连续的，为了用数字逻辑 实现该表达式，进行离散化处理，用系统时钟进行抽样，则信号的相位： 口= 2 矾f ( 3 1 ) 在一个缸周期k ，相位的变化量为 a 0 ：2 矾：孕 ( 3 2 ) 其中缸指系统时钟的频率对于2 万可以理解成“满相位，为了对相位变 化进行数字量化，把2 万切割成2 份，由此每个时钟周期的相位增量矽用量化 值矽来表述： 笺2 且辟踟为整数 ( 3 3 ) 联立式3 2 与3 3 ，可得： 掣。去 1 5 ( 3 4 ) 第3 章d d s 技术原理及实现 由( 3 2 ) 式可知，改变相位值a o ，就可改变合成信号的频率正，由于n 位相位累加器对2 万进行量化，即对2 万取2 个点，则相位增量可以取 0 ( 2 一1 ) 个点，又由( 3 4 ) 式可得： d z 0 = 鲁五c l k ( 3 5 ) j n j j o 相位累加器的输入又可称为频率输入字，一般用厶表示，通过输入数据的 改变就可改变输出频率。例如，假设系统时钟频率允足= 1 2 8 m h z ，相位累加器 字长n = 3 2 ，频率字为厶= 1 0 0 0 ( 十六进制数) 。则输出频率等于1 2 8 h z 。将 这种变化的相位幅值量化的数字信号通过d a 转换即可得到合成模拟输出信 号。 若该系统的相位输入字为1 ，则可得该系统频率的分辨率为 ， 缈= 等 ( 3 6 ) 二 若采用3 2 位相位累加器即n = 3 2 ，则频率分辨率为0 0 3 0h z 。 由上可知，d d s 技术可以认为是数字信号处理中硬件实现问题，即给定信 号幅度、频率、相位参数，进行信号综合来产生所需要的信号波形。从算法来 看认为是给定输入时钟缸和频率控制字丘即可得到输出波形。 3 3 基于d s pb u i l d e r 的d d s 设计原理与实现 3 3 1d s pb u i l d e r 的介绍 利用普通的e d a 设计工具，如q u a r t u si i 可以完成硬件的设计，但对一些 有特定要求的如一些算法类( 如d s p 模块) 及模拟信号的处理与产生，q u a r t u s i i 就显得有些力不从心。d s pb u i l d e r 就是a l t e m 公司推出的一个面向d s p 开发 的系统级工具，可以很方便的实现信号的产生、运算等，它构架在多个软件工 具之上，并把系统级( 算法仿真建模) 和r t l ( 硬件实现) 两个设计领域连接 起来，都放在了m a t l a b s i m u l i n k 1 9 】图形设计平台上，而将q u a r t u si i 作为底层设 计工具置于后台，最大程度的发挥各种工具的优势。 d s pb u i l d e r 作为m a t l a b s i m u l i n k 中的一个工具箱出现，可以在s i m u l i n k 中 进行图形化设计和仿真，同时又可通过s i g n a l c o m p l i l e r 把m a t l a b s i m u l i n k 的模 1 6 第3 章d d s 技术原理及实现 型设计