数字电路练习题.pdf

一 选择题一 选择题 1 十进制数 33 的余 3 码为 A 00110110 B 110110 C 01100110 D 100100 2 二进制小数 0 0110 的补码表示为 A 0 1010 B 1 1001 C 1 0110 D 1 1010 3 两输入与非门输出为 0 时 输入应满足 A 两个同时为 1 B 两个同时为 0 C 两个互为相反 D 两个中至少有一个为 0 4 某 4 变量卡诺图中有 9 个 0 方格 7 个 1 方格 则相应的标准与或表达式中共有多 少个与项 A 9 B 7 C 16 D 不能确定 5 下列逻辑函数中 与 AF 相等的是 A 1 1 AF B AF 2 1 C 3 1 FA D 4 0 FA 6 设计一个 6 进制的同步计数器 需要 个触发器 A 3 B 4 C 5 D 6 7 下列电路中 属于时序逻辑电路的是 A 编码器 B 半加器 C 寄存器 D 译码器 8 下列电路中 实现逻辑功能 Q Q 的是 A B C D 9 以下代码中为无权码的为 A 8421BCD 码 B 5421BCD 码 C 2421BCD 码 D 格雷码 10 一位十六进制数可以用 位二进制数来表示 A 1 B 2 C 4 D 16 11 十进制数 25 用 8421BCD 码表示为 A 10 101 B 0010 0101 C 100101 D 10101 12 在一个 8 位的存储单元中 能够存储的最大无符号整数是 A 256 10 B 127 10 C FF 16 D 128 10 1C D1 CLK Q Q 1C J1 K1 CLK Q Q 1C 1T CLK Q Q 0 1C D1 CLK Q Q 13 与十进制数 53 5 10 不等值的数或代码为 A 0101 0011 0101 8421BCD B 35 8 16 C 110101 1 2 D 65 5 8 14 与八进制数 47 3 8等值的数为 A 100111 011 2 B 38 375 10 C 27 3 16 D 100111 11 2 15 当描述同步时序电路的最简状态表中含有 个状态时 需要两个触发器 A 6 B 4 C 2 D 5 16 组合逻辑电路的结构特点 表现为 A 有记忆元件 有反馈回路 B 有记忆元件 无反馈回路 C 无记忆元件 有反馈回路 D 无记忆原件 无反馈回路 17 以下表达式中符合逻辑运算法则的是 A C C C 2 B 1 1 10 C 0 1 D A 1 1 18 当逻辑函数有 n 个变量时 共有 个变量取值组合 A n B 2n C n 2 D 2n 19 逻辑函数 F BAA A B B A C BA D AB 20 A BC A A B B A C C A B A C D B C 21 在 输入情况下 或非 运算的结果是逻辑 1 A 全 部 输 入 是 1 B 任 一 输 入 是 1 C 仅 一 输 入 是 1 D 全 部 输 入 是 0 22 N 个触发器可以构成能寄存 位二进制代码的寄存器 A N 1 B N C N 1 D 2 N 23 在下列触发器中 有约束条件的是 A 主 从 JK 触 发 器 B 主 从 D 触 发 器 C 同 步 RS 触 发 器 D 边 沿 D 触 发 器 24 一个触发器可记录一位二进制代码 它有 个稳态 A 0 B 1 C 2 D 3 25 存储 8 位二进制信息要 个触发器 A 2 B 3 C 4 D 8 26 对于 D 触发器 欲使 QQ 应使输入 D A 0 B 1 C Q D Q 27 对于 JK 触发器 若 J K 则可完成 触发器的逻辑功能 A RS B D C T D T 28 欲使 D 触发器按 Q Q 工作 应使输入 D A 0 B 1 C Q D Q 29 下列触发器中没有约束条件的是 A 基 本 RS 触 发 器 B 主 从 RS 触 发 器 C 同 步 RS 触 发 器 D 边 沿 D 触 发 器 30 为实现将 JK 触发器转换为 D 触发器 应使 A JD K D B JD KD C JKD D JK D 31 边沿式 D 触发器是一种 稳态电路 A 无 B 单 C 双 D 多 32 若在编码编码器中有 50 个编码对象 则要求输出二进制代码位数 位 A 5 B 6 C 10 D 50 33 一个 16 选 1 数据选择器 其地址输入端有 个 A 1 B 2 C 4 D 16 34 一个 8 选 1 数据选择器 其数据输入端有 个 A 1 B 2 C 3 D 8 35 在下列逻辑电路中 不是组合逻辑电路的有 A 译 码 器 B 编 码 器 C 全 加 器 D 计 数 器 36 用四选一数据选择器实现函数 1010 YA AA A 应使 A 0213 0 1 DDDD B 0213 1 0 DDDD C 0123 0 1 DDDD D 0123 1 0 DDDD 37 同步计数器和异步计数器比较 同步计数器的显著优点是 A 工 作 速 度 高 B 触 发 器 利 用 率 高 C 电 路 简 单 D 不 受 时 钟 CP 控 制 38 在 N 进制中 字符 N 的取值范围为 A 0 N B 1 N C 1 N 1 D 0 N 1 39 下列数中 最大的数是 A 65 8 B 111010 2 C 57 10 D 3D 16 40 二进制数 1110111 11 转换成十进制数是 A 119 125 B 119 3 C 119 375 D 119 75 41 采用四位比较器 74LS85 对两个四位数比较时 最后比较 A 最 高 位 B 最 低 位 C 次 高 位 D 次 低 位 42 要实现多输入 单输出逻辑函数 应选 A 数 据 选 择 器 B 数 据 分 配 器 C 译 码 器 D 编 码 器 43 要用 n 位二进制数为 N 个对象编码 必须满足 A N 2n B N 2n C N 2n D N n 44 一 个 四 输 入 端 与 非 门 使 其 输 出 为 0 的 输 入 变 量 取 值 组 合 有 种 A 15 B 7 C 3 D 1 45 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器 A 4 B 5 C 9 D 20 46 同步时序电路和异步时序电路比较 其差异在于后者 A 没 有 触 发 器 B 没 有 统 一 的 时 钟 脉 冲 控 制 C 没 有 稳 定 状 态 D 输 出 只 与 内 部 状 态 有 关 47 一位 8421BCD 码计数器至少需要 个触发器 A 3 B 4 C 5 D 10 48 下面逻辑式中 不正确的是 49 逻辑项ABCD 的相邻项是 A ABCDB ABCDC ABCDD ABCD 50 11101 的补码是 A 00011 B 00010 C 10011 D 10010 二 填空题二 填空题 1 时序逻辑电路中 输出信号仅是当前状态的函数 而与 无关的电路称 为 Moore 穆尔 型时序电路 2 一个由 n 变量构成的最小项有 个 3 一个 8 路数据选择器有 个地址输入选择控制端 4 构造一个同步模 8 计数器需要 个触发器 5 触发器按触发的方式不同一般分三种结构 的 和 6 数字电路按照是否有记忆功能通常可分为两类 7 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时 序电路 8 触发器有 个稳态 存储 8 位二进制信息要 个触发器 9 一个基本 RS 触发器在正常工作时 它的约束条件是1RS 则它不允许输入 S 且 R 的信号 10 触发器有两个互补的输出端 Q Q 定义触发器的 1 状态为 0 状 态为 可见触发器的状态指的是 端的状态 11 在一个 CLK 脉冲作用下 引起触发器两次或多次翻转的现象称为触发器的 触 发方式为 式或 式的触发器不会出现这种现象 12 逻辑代数又称为 代数 最基本的逻辑关系有 三 种 常用的几种导出的逻辑运算为 13 逻辑函数的常用表示方法有 AABABABB ABCAB AC CABCABCDABCABC 14 逻辑代数中与普通代数相似的定律有 摩根定律又称 为 15 判断下列逻辑运算说法是否正确 1 若X Y X Z 则Y Z 2 若XY XZ 则Y Z 3 若X Y X Z 则Y Z 16 组合逻辑电路的特点是任意时刻的 状态仅取决于该时刻的 状态 而与信号作用前电路的状态 17 写出JK触发器的特性方程 18 写出T出发器的特性方程 19 SD 和RD 为触发器的异步置1 和置0 端 若触发器异步置0 须使SD RD 而与 和 无关 20 对于JK 触发器 若J K 则可完成 触发器的逻辑功能 若K J 则可完成 触发器的逻辑功能 21 为 了 全 面 描 述 时 序 逻 辑 电 路 的 功 能 必 须 使 用 三 个 方 程 式 它 们 是 22 为了把时序电路的逻辑功能直观 形象地显示出来 有时需要把有输出方程 状态方程 和驱动方程表示的逻辑关系表示成 或 的 形式 23 半导体存储器从存取功能上可以分为 存储器和 存储器 存 储器容量的扩展方式有 和 两种 24 十进制数123的二进制数是 十六进制数是 25 100001100001是8421BCD码 其十进制为 26 十进制数35 5的二进制数是 十六进制数是 27 逻辑代数中逻辑变量得取值为 28 一个8K 8位的EPROM芯片 它的地址输入端的个数是 29 十进制数86的二进制数是 8421BCD码是 30 在Y AB CD的真值表中 Y 1的状态有 个 31 4位二进制数码可以编成 个代码 用这些代码表示0 9十进制输的十个数码 必须去掉 代码 32 描述触发器逻辑功能的方法有 33 若Q 1 J 0 K 1 则 Q 34 设ROM地址为 70 AA 输出为 03 YY 则ROM的容量为 35 十进制数3 5的二进制数是 8421BCD码是 36 D触发器的状态方程为 37 一片64K 8存储容量的只读存储器ROM 有 条地址线 有 条数据线 38 动态存储单元为了防止丢失信息 必须 39 全加器是指能实现两个加数和 三数相加的算术运算逻辑电路 40 与非门构成的基本 RS 锁存器的特征方程是 约束条件是 41 一个 2 线 4 线译码器 其输入端的数目与输出端数目相比较 后者较 42 JK 触发器当 J K 时 触发器 Q Q 43 格雷码特点是任意两个相邻的代码中有 位二进制数位不同 三三 化简题 化简题 1 用公式法将下式化为最简与或式 2 用卡诺图简化下面逻辑函数 四 分析设计题四 分析设计题 1 1 2 2 3 3 4 4 用两