（电路与系统专业论文）嵌入式SRAM的可测性设计研究[电路与系统专业优秀论文].pdf

嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐歆 摘要 随着信息技术的发展，设计越来越复杂，给a s i c 芯片的生产带来比较大的 挑战，特别是芯片的管脚逐渐增加，降低了芯片的成品率。如何尽早地发现芯片 生产过程中造成的缺陷已成为一个棘手的问题，需要一种好的测试方法来解决这 个问题以缩短推向市场的时间。嵌入式存储器是s o c 系统中集成密度最高的器 件，而存储器又是对制造过程中存在的缺陷最敏感的器件之一，各种类型的嵌人 式存储器在当前的s o c 设计中被广泛应用，占用了s o c 系统大部分面积。为确 保存储数据的可靠性，针对存储器傲迅速而高效的测试是不可或缺的，因此如何 对嵌入在s o c 系统中的存储器进行完备的测试成为急需解决的课题。 本文的研究即是针对s o c 系统中的嵌入式存储器的可测性设计问题进行 的，主要包括了以下几方面的工作： 首先讨论了s o c 系统尤其是其中的嵌入式存储器的可测性的重要性和主要 的测试方法，并对这几种测试方法的优缺点进行比较和总结，进而得出m b i s t 是当前嵌入式存储器测试最主流最高效的方法的结论。 然后针对s o c 系统中常用的s r a m 存储器介绍了m b i s t 的概念，并结合 s r a m 结构中存在的各种故障模型讨论了现今m b i s t 中应用最为广泛的m a r c h ( 齐步) 算法以及m a r c h 算法的测试原理。在此基础之上，本文设计了一个基 于有限状态机的可编程m b i s t 电路，此m b i s t 电路可以根据用户的选择实现 多种m a r c h 算法，为m b i s t 的移植和复用提供了灵活性。 本文在最后针对传统m a r c h 算法难以测试s r a m 开路故障的问题提出了一 种称为p d w t m ( 预放电写入测试模式) 的可测性设计方法，通过增加少数的几 个门，使得s r a m 存储器在几乎不增加外部附加逻辑的基础上能跟原有的基于 m a r c h 算法的m b i s t 电路结合，很好的测试出其中的开路故障。文中通过 h s p i c e 对s r a m 故障模型的仿真，显示了p d w t m 方法在测试灵敏度和测试 时间等方面相比于传统方法的优势。 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐歆 a b s t r a c t a st h et e c h n i q u eo fi n f o r m a t i o ni sd e v e l o p i n g , t h ed e s i g no fi cb e c o m e sm 0 1 e a n dm o r ec o m p l e x i tr a i s e sq u i tal o to f c h a l l e n g e sf o rt h em a n u f a c t u r i n go f a s i c a n d 罄t h en u m b e ro f p i n si n c r e a s e s t h eq u a l i t yo ft h ec h i p sd e g r a d e s h o wt of m d o u tt h ed e f e c t si nt h e m a n u f a c t u r i n gp r o c e s sa ss o o na sp o s s i b l eb e c o m e s a l l a b s o l u t e l yt o u g hp r o b l e m w en e e da l le x c e l l e n tt e s tm e t h o dt os o l v ei ta n dr e d u c et h e t i m et om a r k e t e m b e d d e dr a m sh a v et h eh i 【g h e s td e n s i t yi nt h es o cs y s t e m t h e y a r ea l s ot h em o s ts e n s i t i v ed e v i c et od e f e c t si nt h em a n u f a c t u r i n g p r o c e s s 。v a r i e t i e so f e m b e d d e dr a m sa r cu s e di nn o w a d a y ss o cd e s i g n t h e yt a k em a j o r i t yo ft h ec h i p a r e a i no r d e rt og u a r a n t e et h er e l i a b i l i t yo ft h ed a t a , t e s t sf o rm e m o r i e st h a ta l ef a s t a n de f f i c i e n tr r ea b s o l u t e l yn e c e s s a r y i no b rp a p e r , w ec o n c e n t r a t eo nt h et o p i co fd f t ( d e s i g nf o rt e s t ) t e c h n i q u e f o re m b e d d e dm e m o r i e s i tc o m i s t so f t h ef o l l o w i n gp a r t s ： f i r s t l y , w ed i s c u s s e dt h ei m p o r t a n c eo ft h ed f tt e c h n i q u ef o rs o cs y s t e m , e s p e c i a l l yf o re m b e d d e dm e m o r i e s w ea l s oi n t r o d u c es e v e r a lt e s tm e t h o d s a f t e r c o m p a r i n gt h e m 、丽t he a c ho t h e r , w ed r a wt h ec o n c l u s i o nt h a tm b i s ti st h em o s t e f f i c i e n tm e t h o df o rm e m o r yt e s t s e c o n d l y , w ei n 订o d u c e dt h eo d n c e p to fm b i s t f o rc o l r l r l l o ns r a mi ns o c w ea l s oi n t r o d u c ev a r i o u sf a u l tm o d e l sf o rs r a ma n dd i s c u s st h em o s t l yu s e dm a r c h a l g o r i t h m f u r t h e r m o r e ，w ep r o p o s e d af s m ( f i n i t es t a t em a c h i n e ) b a s e d p r o g r a m m a b l em b i s t w h i c hc a l lr e a l i z es e v e r a lm a r c ha l g o r i t h m s f i n a l l y , w ep r o p o s e dad f tt e c h n i q u ec a l l e dp d w t m ( p r e d i s c h a r g ew r i t et e s t m o d e ) i no r d e rt ot e s tt h eo p e nd e f e c t si ns r a m c e l lw h i c ha r cn o te a s yf o rt h e c o n v e n t i o n a lm a r c h a l g o r i t h mt ot e s t u n l i k ep r e v i o u ss o l u t i o n s ，w h i c hm u s t b e c o n d u c t e da lal o ws p e e d t h ep r o p o s e dp d w t mc a nb ep e r f o r m e da t - s p e e d m o r e o v e r i tc a r lb ee a s i l ym e r g e d 诵t l lc o n v e n t i o n a lm a r c ht e s t sa n di sa b l et od e t e c t a l lt h eo p e nd e f e c t si ns r a m c e l l s f u r t h e r m o r e ，t h ep r o p o s e ds o l u t i o ni m p o s e sl i a l e e x t r ad e s i g ne f f o r ta n dn e g l i g i b l eh a r d w a r ea n dp e r f o r m a n c ep e n a l t i e s w es i m u l a t e d t h et e s tw i t hs r a ms p i c em o d e l st ov a l i d a t et h ee f f e c to f t h ep r o p o s e dm e t h o da l t h ee n do f t h e p a p e r 6 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐献 第一章引言 随着集成电路工艺技术的发展，集成电路设计的规模越来越大，基于i p 的 s o c 设计正在成为i c 设计的主流，我们已经进入了在单个芯片上集成来自不同公 司的各种版图或称核的时代。例如，现在一个定 | 6 i v l s i 芯片可能包括嵌入式 r a m 、微处理器、d s p 处理器和多种模拟电路版图。各种伊核的出现为s o c 设计 带来了很大的便利，嵌入式存储器核是最常用的i p 核之一，使用它可以增大数据 带宽，同时减少硬件开销，对提高s o c 的性能起着重要的作用。然而随着半导体 工艺尺寸不断缩小，嵌入式存储器可能存在的故障类型越来越多。并且由于i o 引脚的限制，测试时间和测试成本都急剧增长，这使得嵌入式r a m 存储器可能 成为v l s i 芯片中最难于测试的数字电路类型，因为存储器测试需要给存储器提 供大量的测试矢量激励并读出大量的单元信息。 目前，为了减少嵌入式存储器的测试成本，存储器内建自测试( m b i s t ) 成 为了大规模嵌入式存储器可测性设计的主流技术。它是将一个激励电路和一个响 应比较电路加在被测电路( 叫t ) 中。激励电路产生大量激励信号，并将其应用 于c u t 中，响应比较电路就用来对c u t 的响应进行对比评测。m b i s t 是内置的， 并不会占用过多的 j o e l ，且其测试性能不受负载板或测试头电气特性的限制。 在可复用内核或s o c 内部大的组块运用m b i s t ，还可以大大降低s o c 测试生成的 复杂程度。带有嵌入式测试电路的内核还可让s o c 开发者摆脱进行生产测试的烦 琐，使真正的嵌入式即用s o c 设计成为可能。 本论文的主要工作是对s r a m 进行可测性设计的相关研究，设计出相应的 m b i s t 电路，并针对传统齐步( m a r c h ) 中难于测试的s r a mp m o s 开路故障 ( p o d ) 讨论一种新型的d f t 方法，来解决传统方法中存在的难题。依次分以下 几个章节论述： 第二章，主要探讨s o c 系统尤其是嵌入式存储器可测性设计的重要性，并介 绍嵌入式存储器的几种主要测试方法，分析它们之间的优缺点。 第三章，主要针对六管s r a m 结构介绍s r a m 的各种故障模型，分析其故障 表现及成因。在此基础之上，提出当今最主流的m b i s t 测试技术的概念及m b i s t 结构中通常采取的各种s r a m 测试算法，分析比较几种算法之间的异同和优势， 然后以其中的几种常用算法为例，设计一个能够灵活选择测试算法的m b i s t 电 路，以此来体现可编程m b i s t 电路的方法。 第四章，在前两章的基础上，针对传统齐步测试算法中存在的对于s r a m p m o s 开路故障( p o d ) 的测试难点，提出一种可测性设计方法，使得p o d 能在 不改变传统齐步算法的基础上进行全速测试，并通过对s p i c e 模型的仿真，说明 了这种可测性设计方法的测试成效，体现了其优于传统方法的部分。 7 嵌入式s r a m 的可测性设计研究 电路与系统2 0 5 1 1 1 5 9 徐献 第五章是结束语，对本论文的工作进行了总结，并对今后可以开展的研究工 作进行了展望。 3 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐献 第二章嵌入式存储器测试概述 2 1 存储器测试简介 存储器测试是集成电路测试的一项重要内容，这是因为i l j ： ( 1 ) 存储器是电子产品的关键部分，当今的数字系统大部分都包括存储器。 ( 2 ) 存储器芯片的密度和复杂程度日益提高，程度甚至超过了微处理器。 ( 3 ) 存储器结构具有规律性，这种有规律的结构虽然在设计初期可易于进 行可测性设计，但因包含时序特征的单元，存储器测试比结构有规律的组合电路 的测试要复杂得多。 ( 4 ) 存储单元类型的多样化。存储器单元类型有s r a m 、d r a m 、r o m 、 e p r o m 、e e p r o m 等等。 与此同时，现今的半导体制造商大都在其存储器阵列技术中显现产品、工 艺技术及质量方面的领先程度。对于大多数制造商而言，存储器阵列是密度最高 的物理结构，采用可使用的最小的几何工艺尺寸来制造。现在的市场上，与纯逻 辑电路占用的管芯面积相比，嵌入式存储器阵列结构开始占用物理管芯面积中的 大部分。所以，存储器阵列与普通芯片逻辑相比更容易产生缺陷( 与一般芯片逻 辑不同，随机缺陷出现在存储器阵列上并产生有害效果的概率更高) 。 现代半导体市场驱使存储器测试成为一个更大的问题。存储器已经是缺陷 存在的最敏感的区域之一，并且现在业界正在支持嵌入于芯片设计的更大规模的 存储器，却没有足够数量的直接访问芯片的引脚( 因此，测试仪也不容易访问) 一些存储器阵列甚至会被“二次嵌入”，也就是它们会设计到一个将被整个嵌入到 芯片设计中的嵌入式硬宏内核器件中( 例如将具有缓存的微处理器嵌入到更大的 芯片设计之内) 一如果在存储器被第一次嵌入的时候没有进行足够的测试访问， 那么当存储器被放置芯片的更深处以后，问题只会变得更加糟糕。因此如何更快 更好的解决存储器测试的问题显得越来越至关重要。 2 1 2 2 存储器电路模型 2 2 1 功能模型嗍 典型的r a m 功能模型如图1 所示，功能模型中存储单元以阵列形式排列， 阵列周围是周边电路。在图1 中，存储元件是一个单元阵列，周边电路是存储器 地址寄存器( m a r ) 、译码器、读电路写电路及其控制和存储数据寄存器。译码 9 嵌入式s r a m 的可溯性设计研究电路与系统2 0 5 1 1 1 5 9 徐歆 器对m a r 中的地址信息进行译码，确定要存取单元的行和列，然后采用写驱动 器和敏感放大器分别进行写和读，要写入存储器和从存储器读出的数据都存储在 存储器数据寄存器中。对于动态r a m ，还应有刷新电路。 地址信号 图1r a m 功能模型 本文重点研究的静态随机存储器( s r a m ) ，其结构如图2 所示： a i - i a o 图2s r a m 的结构框图 图2 所示的是一个存储容量为2 “堆n 位的s r a m 的结构框图，由上图看出s r a h l 般由五大部分组成，即存储单元阵列、地址译码器( 包括行译码器和列译码器) 、 i 0 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐歆 灵敏放大器、控制电路和缓冲驱动电路。在图2 中，a 0 一k l 为地址输入端，c s b 、 w e b 和o e b 为控制端，控制读写操作，i 0 0 i o n - l 为数据输入输出端。存储阵 列中的每个存储单元都与其它单元在行和列上共享电学连接，其中水平方向的连 线称为“字线”，而垂直方向的数据流入和流出存储单元的连线称为“位线”。 通过输入的地址可选择特定的字线和位线，字线和位线的交叉处就是被选中的存 储单元，每一个存储单元都是按这种方法被唯一选中，然后再对其进行读写操作。 2 2 2 存储单元 常见s r a m 的存储单元阵列采用六管结构，如图3 所示1 4 1 ： 图3 六管s r a m 结构图 由图3 可见，六管s r a m 单元由两个交叉耦合的反相器组成。在单元写操作时， 先把要写的数据及其反分别置于位线b l 和b l b 上，然后置字线为高，选通这 一存储单元，这样一对反相器就可存储颞的信息。在单元读操作时，先对位线预 充电，然后字线置为高，选通这一存储单元，反相器中的一个就通过位线中的一 个放电，将单元中存储的内容反映到位线上。 2 3 存储器故障模型 研究r a m 的故障检测方法，必须先建立r a m 单元的故障模型，而故障模 型与所描述的缺陷在r a m 电路中所属的模块有关，因此r a m 故障检测的第一 步是必须区分缺陷是处于阵列单元中，还是处于周边电路中。 嵌入式s r a m 的可铡性设计研究电路与系统2 0 5 1 1 1 5 9 徐敢 周边电路由译码电路、写驱动电路、敏感放大器( 读电路) 和寄存器组成， 尽管这些结构可以按随机逻辑处理，但响应只能通过r a m 单元观察，因此r a m 故障检测应包括对周边电路的故障检测。四 存储器功能故障模型集包括固定型故障和桥接故障，仅有这两种故障还不 足以描述存储电路所有的失效模型，故障模型集还应包括描述存储电路和结构特 有的故障模型，包括转换故障、耦合故障、数据保持力故障、矢量敏化故障以及 地址译码器故障等。f 6 】【1 l 】 无故障单元的状态图如图4 所示： s 0 是包含逻辑0 单元的状态，而s l 是包含逻辑l 的状态。w 0 表示写0 操 作，w 1 则表示写1 操作。 w 0 w l w 1 图4 无故障单元的状态图 固定故障。固定故障( s a f ) 是单元或连线的逻辑值总为0 ( s - a - 0 ) 或总为 1 ( s - a - 1 ) 的故障。单元连线总是处于有故障状态，并且故障逻辑值不改变。 啪 叭啪肌 图5s a - 0 故障s - a 1 故障 - a _ o 故障可通过w 1 操作敏化，s a 1 故障可通过w 0 操作敏化。敏化之后，通 过r 1 操作检测s - a - o 故障，通过r 0 操作检测s - a - ! 故障。 转换故障。当某一个存储单元不能从0 状态转换到1 状态( 上升) 或 不能从1 状态转换到0 状态( 下降) ，就用转换故障来描述。转换故障( t f ) 是s a f 的一种特殊情况。存储单元可能具有下降或者上升转换故障中的一 个，而不能二者兼有，这就是说某单元可能具有下降转换故障，但从0 转 换到1 却正常，因此该单元有可能保持在1 ，表现出s - a - 1 的特征。要检测 出转换故障，必须使每一个存储单元经历0 - 1 和1 加转换，并检查结果。 、 啪q 州m 图60 - 1 转换故障 1 2 嵌入式s r a m 的可铡性设计研究电路与系统2 0 5 1 1 1 5 9 徐歆 耦合故障存储器结构上有规律性，这样其中一个单元的值可能因为 其他单元状态的改变而变化，描述这种现象的故障为耦合故障( c f ) 。祸合 形成的原因有短接或寄生效应。 耦合故障有三种主要形式；反相( i n v e r s i o n ) 、等幂( i d e m p o t e n t ) 、状 态( s t a t e ) 。 反相耦合故障( c f i n ) 。如果单元i 的上升或下降转变颠倒单元i 的内容，则称 单元i 被耦合为单元i ，i 是耦合单元。 等幂耦合故障( c f i d ) 对两个单元i 和j ，由于对i 的写入操作而使徜的内 容固定在了某一个状态( o 或1 ) ，称为等幂耦合故障。 状态耦合故障( c f s t ) 对两个单元i 和i ，当藕合单元i 的内容给定后，故障 被耦合单元j 的内容就固定在某一特定值，称为状态耦合故障。 数据保持力故障。如果存储单元在经过一定的时间t 后无法保持它的初始逻 辑值，例如：初始值为l ，经过一定的时间故障后变为0 ，则用数据保持力故障来 描述。通常验证数据保持力的方法是把数据存入存储器中，经过一段时间，然后 读取，验证数据。 矢量敏感故障。存储单元失效的另一个原因是：单元因阵列中其他单元的不 同操作导致状态不正确，描述这种现象的故障为矢量敏感故障( p s f ) 。造成p s f 的主要原因是存储单元的密度高，导致单元间相互干扰。通过检查阵列中所有单 元之间的效应来检测p s f 是行不通的，原因是检测长度太长，n 个单元的存储阵 列需要的测试长度为( 3 n 2 + 2 n ) 2 n 。 如果一个单元，称为基单元，因邻居单元的活动导致状态不正确，描述这种 现象的故障就称为相邻矢量敏感故障( n p s f ) 。检测n p s f 是检测p s f 的一种有效 方法。 n p s f 可分为3 类：主动、被动和不动。 对于相邻单元一个确定矢量的改变，如果基单元也改变其值，描述这种现象 的故障则称为主动相邻矢量敏感故障；如果基单元保持为一固定值，则故障类型 为不动相邻矢量敏感故障；如果基单元变为一特定的值，则故障类型为被动相邻 矢量敏感故障。检测主动n p s f 的要点是：确定基单元的状态，然后改变相邻单 元的状态，最后读基单元的状态。 地址译码器故障地址译码器故障( a f ) 表示地址译码器错误，可将其划 分为如图7 所示的4 种情况： 嵌入式s r a m 的可彝性设计研究电路与系统2 0 5 1 1 1 5 9 徐蕺 c x a x 唠c xa x p h c 。产 k q 缸o c y f a u l t lf a u l t 2f a u l t 3f a u l t 4 图7地址译码器故障 故障1 表示对一定地址不能访问的单元；故障2 表示对一定单元不能访问的地址； 故障3 表示对特殊地址可同时访问多个单元；故障4 表示采用多个地址可访问特 殊单元。 2 4 嵌入式存储器测试方法 对于嵌入式存储器的测试，主要有以下三种测试方法：直接测试、用嵌入式 c p u 进行测试和存储器内建自测试技术 m i s d 。【2 】，【1 2 h 1 4 l 2 4 1 存储器直接存取测试 存储器直接存取测试是产生一种测试结构来允许对嵌入式存储器阵列的直 接访问。它通常利用自动测试设备进行测试，可以从封装引脚直接对嵌入式存储 器进行访问，或者可以从封装引脚对测试状态逻辑以及对一些为存储器提供数据 的流水线结构的串行状态进行访问，能够轻易实现多种高质量测试算法，但是这 种方法存在着一些不足之处，一是在a t e 机上实现的算法越复杂，对a t e 机存储 器的容量要求越高，测试的费用也就越高；二是在a t e 机上不易实现对嵌入式存 储器的“全速”测试，测试时钟的工作频率越高，测试成本越高；三是由于芯片外 围管脚的限制，对芯片内大容量嵌入式存储器进行直接测试往往不大现实。 2 4 - 2 嵌入式c i u 测试 利用嵌入式c p u 进行测试，其测试向量实际上就是微处理器的代码，这种代 码在芯片接口处被施加，向量通过微处理器操作存储器，并且这些向量必须存放 在测试图形存储器中。这种测试方法的好处在于不需要对设计硬件做任何修改， 而且测试算法的修改与实现可以通过灵活修改c p u 软件程序完成。但是这种方法 也存在缺点，首先是设计中的c p u 并没有和所有的嵌入式存储器直接相连，其次 编写或修改软件程序实现测试算法需要耗费大量的人力，另外这种方法还很难对 存储c p u 程序的存储器进行测试。 1 4 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐歆 2 4 3 存储器内建自测试 从上述两种方法的描述中我们不难看出，嵌入式存储器的测试难度是相当大 的，主要问题在于： ( 1 ) 不同于独立的存储器芯片，嵌入式存储器直接相接的i o 管脚很少或没 有，导致直接可控性和可观性低。 ( 2 ) 过长的钡4 试长度加剧了测试难度。 ( 3 ) 多种故障类型也加剧了测试难度。不通的算法所能测试的故障类型有 限。 ( 4 ) 随着存储器容量的增加，测试数据越来越庞大，远远超过了a t e 的处 理能力。 为了更加有效地解决以上这些问题，存储器内建自测试( m b i s t ：m e m o r y b u i l d - i ns e l f t e s t ) 目前已成为大规模嵌入式存储器可测性设计的主流技术。 m b i s t 技术的基本思想就是在存储器电路外围产生一整套控制电路，包括数据发 生、地址发生、控制产生以及结果比较等电路，实现芯片内置存储器测试模式的 自动产生以及测试结果的自动判别。m b i s t 技术的缺点是增加了芯片的面积并有 可能影响芯片的时序特性，然而，随着存储器容量的增加，这种方法所增加的芯 片面积所占的比例相对很小，而且这种测试技术还有很多其它技术优势。首先， 它可以实现可测性设计的自动化，自动实现通用存储器测试算法，达到高测试质 量、低测试成本的目的；其次，m b i s t 电路可以利用系统时钟进行“全速 ( a t s p e e d ) ”测试，从而覆盖更多生成缺陷，减少测试时间：最后它可以针对每一 个存储单元提供自诊断和自修复功能。此外m b l s t 的初始化测试向量可以在很低 成本的测试设备上进行。所以，从高测试质量、低测试成本的角度考虑，m b i s t 是目前嵌入式存储器测试设计的主流技术。 2 “各种存储器测试方法比较 下表列出了各种存储器测试方法对设计和过程的影响、测试时间、测试数据 和故障覆盖率方面的比较，以便于分析和应用。 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐歃 表l 测试方法 存储器直接存取存储器内建自测试嵌入式c p u 测试 性能 对设计和 布局和面积 布局和面积除了扫描不需 需要大量的i o 控制逻辑要其他逻辑 i 0 共享不需要额外的 过程的影响性能 性能 i o 测试时间相同较长 测试算法在测试所有的测试算法 扫描图形存储 测试数据 设备中运行置于片内在测试设备上 故障覆盖率相同的算法，相同的故障覆盖率 1 6 嵌入式s r a m 的可铡性设计研究电路与系统2 0 5 1 1 1 5 9 徐欹 第三章嵌入式s r a m 的内建自测试 在第二章中，我们讨论了嵌入式存储器的各种测试方法，通过比较和分析， 我们发现存储器内建自测试是比较高效和经济的手段。不仅如此，由于现今芯片 结构的日趋复杂，一个嵌入式核芯片通过各种胶连逻辑和总线与外界测试设备交 互大量单元信息所遇到的困难和所需要的时间，几乎使存储器b i s t 成为必须使 用的方法。 由于对存储器b i s t 来说，整个存储器测试算法是在芯片上实现的，并且 b i s t 电路一旦生成，其测试算法就固化在存储器结构里不能更改，所以选择合 适的存储器测试算法显得尤为重要。齐步( m a r c h ) 算法由于其规则性使得它对 b i s t 结构来说最为合适，因为m a r c h 算法用比随机或伪随机存储器测试短的测 试矢量序列达到了较高的故障覆盖率。本章我们将首先阐述m b i s t 的概念与结 构，然后讨论一下针对嵌入式s r a m 的几种主要的m a r c h 算法，最后提出一种 基于f s m 的可编程m b i s t 结构。 3 1 存储器b i s t 技术简介 存储器b i s t 是一种结构性d f l 技术，它将存储器的测试结构置于存储器内 部。存储器的b l s t 测试包括三种： 1 并发b i s t 存储器的测试，过程能与系统的正常操作同时进行。 2 非并发b i s t 存储器的测试时要中断系统的正常操作，存储器的原始内容丢失。 3 透明b i s t 存储器的测试时要中断系统的正常操作，然而存储器的原始内容在测 试结束时被保存下来。 m b i s t 通常采用一种或多种算法，为测试存储器的一种或多种缺陷类型而 特别设计。m b i s t 电路通常包括测试向量产生电路、b i s t 控制电路、响应分析 器三部分，其结构如图8 所剥叫： 1 7 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐歆 图8m b i s t 电路结构图 测试向量产生电路可生成多种测试向量，不同的测试算法实现的电路所产生 的测试向量内容也不同；b i s t 控制电路通常由状态机实现，控制b i s t 对存储器 的读写操作，响应分析器既可以用比较器实现，也可以用压缩器多输入移位寄存 器( m i s r ) 电路实现，它对照已知正常的存储器响应，比较实际存储器模型响应 并检测器件错误。 以采用比较器实现的m b i s t 电路为例，其结构图如下所示： 图9 采用比较器实现的m b i s t 电路结构图 该电路提供两个标志输出信号t s t _ d o n e 和f a i l h 通知系统测试进程的状态和结 果t s l d o n e 在测试结束时被置为有效状态，在测试过程中发现任何错误，f a i l h 信号即置为有效并保持到测试结束。 1 8 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐歃 通常情况下，m b i s t 电路不仅可以筛选出失效的器件，还能够自动分析失 效的原因，此时测试数据同时被用来分析定位存储器失效的具体地址空间。 此外，特殊的m b i s t 电路还可以提供自诊断和自修复功能。在m b i s t 电路 中引入内建自分析模块，b i s t 模块根据失效的数据和地址等信息输出相应的控 制信号，把系统对存储器失效地址空间的读写操作指向用于自修复冗余设计。 3 2m a r c h 算法描述 3 2 1m a r c h 算法的基本概念 由于当今的存储器密度越来越高，一些老的测试算法已经无法满足存储器 测试在时间等方面的要求。譬如，g a l p a t ( 跳步) 和w a l k i n gi o ( 走步) 算法， 其时间复杂度分别为 2 ) 和o ( n 3 2 ) ( 其中n 是被测存储器的位数) 。如果在 用这两种测试方法在l o o n s 的时钟周期下去测试一块1 6 m b i t 的存储器，前者需 要5 0 0 小时才能完成测试，后者也需要8 6 0 秒才能完成测试。另外一些老的算法， 例如z e r o - o n e 和c h e c k b o a r d ，虽然其时问复杂度只有d ( n ) ，但是它们的故障覆 盖率却相当不理想。 m a r c h 测试算法由于其0 ( n ) 的时间复杂度、规则性和对称性，成为了测试 r a m 阵列的有效方法。一个m a r c h 算法通常包含一组m a r c h 元素。一个m a r c h 元素则包含对存储器中每一存储单元的一系列操作。这个操作可以是对一个存储 单元写入0 ( w o ) 、写入l ( w 1 ) ，也可以是读取一个存储单元并将读出值与预 期的值o 比较( r o ) 、读取一个存储单元并将读出值与预期的值l 比较( r 1 ) 。 每个m a r c h 元素都具有特定的地址升降顺序，只有在完成了对当前存储单元规 定的所有操作后，才能继续执行对下一单元的操作，下一单元的地址就由m a r c h 元素中规定的地址升降顺序决定，分别用两种符号来表示： 厶n 0 表示由地址0 到n l 的升序，妙表示由地址n 一1 到0 的降序。当地址顺序无 6 关紧要时，则用妙来表示。 以m a t s + 算法为例，在上述的m a r c h 算法表达规则下，m a t s + 可以表述 46n 为： 妙( w o ) ：u ( r 0 ，w 1 ) ；抄( r i ，w 0 ) 。它包含三个m a r c h 元素：m 0 。 m 1 ，m 2 。m 0 以升序或降序对每个存储单元进行w 0 操作；m 1 以升序对每个存 储单元进行先r 0 后w i 操作；m 2 以降序对每个存储单元进行先r 1 后w 0 操作。 1 9 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐歆 3 2 2 几种主要的m a r c h 算法 在第二章对s r a m 功能模型的描述中我们了解到，s r a m 主要由地址译码 器、存储单元阵列和读写逻辑组成，因此想要检测出所有的可能的功能故障， 必须同时包含对其三个组成的测试。 由于在对存储单元阵列进行检测的同时能检测到读写逻辑中的相同故障， 因此无须单独对读写逻辑进行测试。同样的，地址译码器故障( a f ) 在如下所 示的条件下也能被对存储单元阵列的测试所取代。l i 6 条件m a r c h 元素 l 口 r x ，) n 2 妙f & 啦w x x - q ) 或l ； 表2检测a f 需要满足的条件 根据表2 的意思，m a r c h 算法应当包含至少两个地址顺序相反的m a r c h 元素。在 包含了这两个必要的m a r c h 元素之外，算法中还可包含其它的m a r c h 元素，譬 a 如像抄( w 0 ) 这样的用来对存储单元做初始化的m a r c h 元素，并且任何数量的 m a r c h 元素可以插入到上表的元素l 和元素2 当中。表l 中的6 t oo 9 表示可以在其 中插入任何其它想要的读写操作。 这一准则的基本原理是，当存储器写和检查操作移入存储器时，引起不期望 存储器位置访问的任何地址译码器故障，将引起给这些位置写入不期望的值。当 m a r c h 测试进行时，它可发现这些位置并报告故障。 基于以上的准则，下面我们就来讨论一下三种主要的m a r c h 算法： m a t s + 、m a r c hx 和m a r c hc 1 6 1 1 7 1 ，【垌。 m a t s + 算法m a t s + 算法的表达式如下所示： 8 ( w o ) ；岔( r o ，w 1 ) ；马( r i ，w 0 ) ) m 0m 1m 2 它包含了5 * n 个操作，并且能够检测到所有的地址译码器故障( a _ f ) ，因为它满 足表2 中的条件( x = o 的情况) 。另外，所有的固定故障( s a f ) 也能被检测到， 因为每个存储单元都经由元素m 1 的 r 0 ”操作被读取了一次0 值，经由元素m 2 的“r 1 ”操作被读取了一次1 值，从而保证了对s a f 的检测。但是，m a t s + 存在 不能检测转换故障( t f ) 和耦合故障( c f ) 的缺陷。 m a r c hx 算法m a r c hx 算法是对m a t s + 算法的一种改进，其表达式如 下所示： 嵌入式s r a m 的可测性设计研究电路与系统2 0 5 1 1 1 5 9 徐献 妙( w o ) ；u ( r 0 ，w 1 ) ；凸( r i ，w 0 ) ；u ( r o ) ) m om 1m 2m 3 从上述表达式中我们不难发现，m a r c hx 算法的前三个m a r c h 元素，m 0 、m 1 、 m 2 都与m a t s + 算法相同，因此m a r c hx 同m a t s + 一样能够成功检测到所有 的s a f 和a f 故障。由于m a r c h x 包含了元素m 3 ，使得它相比与m a t s + 具备 了对t f 的检测能力，这是因为：m 1 跟随在m 0 之后对存储单元写入l ，这就相 当于对存储单元进行o l 的转换操作，如果存储单元存在上升转换的故障，则存 储单元的值还将保持0 不变。这将被跟随在m 1 之后的r l 操作发现并报错。同 样的，m 2 跟随在m 1 之后对存储单元写入0 ，这就相当于对存储单元进行1 - 0 的转换操作，如果存储单元存在下降转换的故障，则存储单元的值还将保持l 不变，这将被跟随在m 2 之后的r 0 操作发现并报错。因此，m a r c hx 算法能够 检测所有的s a f ，a f 、t f ，但对于c f 的检测依然存在缺陷。 m a r c hc - m a r c hc 算法是一种测试功能更加完备的算法，其表达式如下 所示： 冉夺夺舟 u ( w o ) ；0 ( r 0 ，w 1 ) ；0 ( r 1 ，w 0 ) ；凸( r 0 ，w 1 ) ；妙( r 1 ，w 0 ) ；u ( r 0 ) ) m om 1m 2m 3m 4m 5 首先，m a r c hc 能检测所有的a f 和s a f ，因为元素m 2 和m 3 满足表2 中列举 的条件( x = 1 的情况) ，而且m 1 的“r o 操作检测了s a - 1 ，m 2 的“r 1 ”操作检测 了s _ a 0 。其次，m a r c hc 一能检测所有的t f ，因为m 2 的“r l ”操作跟随在m 1 之 后能够检测上升转换故障，m 3 的 r 0 ”操作跟随在m 2 之后能够检测下降转换故 障。最后，m a r c hc 还能有效检测c f 故障。对于c f i n ，假设c i 单元可能被任 何地址位低于它的单元c j 所耦合( j ) ，则( 1 ) 如果c i 是由于q 的上升转换 而产生反相耦合，m 1 将检测到这个故障。因为m 1 先在c j 上操作，产生一个上 升转换，然后再对c i 进行操作，如果存在此类型的反相耦合故障，“r o ”读到的 将是l 值而非预期的0 值，从而发现故障。( 2 ) 如果c i 是由于q 的下降转换而 产生反相耦舍，则m 2 将检测到此类型的反相耦合故障。同理，对于c i 单元被 任何地址位高于它的单元q 所耦合( j i ) 的情况，m 3 和m 4 分别能检测相应的 反相耦合故障。同样的，对于c f i d ，m a r c hc 能够通过相同机理检测到它们。 对于c f s t ，任何两个单元i 和j 都遍历了所有四种可能的状态( 就是 ( i j ) 【( o ，o ) ，( o ，1 ) ，( 1 ，o ) ，( 1 ，1 ) 】) ，而且i ，j 的值在每个状态中都有被读取。譬如， 状态( 1 ，o ) ，表示为$ 1 0 可以由s 0 0 通过m 1 在单元i 上的的w i 操作后进入，紧 随其后的r o 操作验证了单元j 的值。s 1 0 也可以由$ 1 1 通过m 4 在单元j 上的w 0 操作后进入，紧随其后的r 1 ，操作验证了单元i 的值。这样就能保证所有的单元 在任何状态下的值都得到读取和验证，从而保证了对c f s t 的检测。因此由上述 分析我们可以得出，m a r c hc 算法能够有效的检测s a f 、a f 和各种c f 故障， 2 l 嵌入式s r a m 的可铡性设计研究 电路与系统2 0 5 1 1 1 5 9 徐歆 是一种比较完备的s r a m 齐步检测算法。 3 3 基于有限状态机( f s m ) 的可编程m b i s t 3 3 1 可编程m b i s t 概念 由3 1 中对m b i s t 技术的介绍我们了解到，一个专门的m b i s t 控制器一般 是针对一个特定的测试算法设计生成的，用以将该算法施加于被测电路( c u t ) 之上。也就是说，一旦m b i s t 电路设计完成，测试算法也就固化在其中不能更 改了。这种一次成型的设计方法在现今的存储器测试用已经越来越显现出其弊端 了。首先，在一个存储设备生命周期的不同时段中，可能需要更改不同的算法。 譬如在早起阶段，由于生产水平不足的原因和设计调试的需要，可能需要一个比 较复杂的算法来进行测试。当生产过程趋于稳定、生产水平趋于成熟时，则可以 换作一个相对简化的测试算法，这样既可降低测试成本又可减少测试时间。其次， 一个s o c 中往往包含不同种类的存储器模块，而每一模块又可能需要完全不同 的测试算法。如果针对每一存储器模块类型定制一个m b i s t 单元，无疑太过耗 时费力。于是可编程m b i s t 的想法就应运而生。 可编程m b i s t 一般可以分为两大类【1 7 1 1 8 1 ：一种是基于有限状态机( f s m ) 模型的，另一种是基于微码( m i c r o c o d e ) 控制器的。总得来说，基于微码的模 式普适性更强些。微码控制，顾名思义，就是把各种测试算法事先转换成一定的 指令，然后在测试过程中有外部测试设备( 如a t e ) 将指令一条一条的送入内部 寄存器，来完成算法中的一步步操作。这种m b i s t 结构的优点在于可灵活多变 的选择各种测试算法，不过它同样存在缺陷，要设计这样的b i s t 电路复杂度较 大，添加的额外片上面积也更大一些。同时，由于在测试过程中a t e 需要发送 大量的指令，测试时间和测试成本也就相应提高了。 3 3 2 基于f s m 可编程m b i s t 的实现 3 3 2 1m b i s t