[优秀毕业论文]基于可编程逻辑器件的三相正弦波脉宽调制信号发生器.doc

毕业设计 论文 毕业设计 论文 摘 要 在工农业生产中广泛使用三相交流异步电动机 三相交流异步电动机的 调速技术主要采用交 直 交变频调速技术 交 直 交 v f 控制变频调速通常 采用了正弦波脉宽调制 spwm 技术 通过改变 spwm 的调制正弦波的 频率和电压实现电机的变频调速 研究如何利用大规模可编程器件 fpga 产生 spwm 具有重要意义 基于 fpga 的三相 spwm 发生器具有低成本 高灵活性 高可靠性 高可扩展能 力等优点 因此可以与其他功能模块或 ip 芯核相结合应用在低成本的正弦 驱动场合 设计了基于 fpga 的对称规则采样和不对称规则采样的三相 spwm 发生 器模块 其开关频率至少可以达到 50khz 调频范围 2khz 以上 死区时间 和调制比均可调 并通过了仿真验证了不对称规则采样的输出特性要明显优 于对称规则采样 采用分时操作的方法就可以应用较低成本的 fpga 达到上 诉性能要求 因此该模块与转子位置预估等功能模块相结合应用于无刷直流 电动机飞简易正弦驱动场合 关键词 关键词 fpga spwm eda 毕业设计 论文 毕业设计 论文 i abstract in the industrial and agricultural production in the widely used three phase ac induction motor three phase ac induction motor speed control technology is mainly made of ac dc ac inverter ac dc ac v f control of variable speed is usually used sine wave pwm spwm technology by changing the spwm modulation sine wave frequency and voltage for motor frequency study how to use large scale fpga programmable devices produce spwm three phase based on fpga spwm generator has a low cost high flexibility high reliability high scalability etc and other functional modules or ip cores combined application in low cost sine driven applications the symmetric and asymmertric regular sampled three phase swpm generator modules based on fpga are designed with the switch frequency up to 50khz at least the range of the modulated frequency not less than 2khz and the adjustable characteristic of asymmetric regular sampling is much better than of symmetric regular sampling the above perfoumance index of the spwm module can be realized on a low cost fpga through time sharing operation so it applies to the simple sine wave driving of bldcm brushless dc motor with rotor position estimation module and other modules keywords fpga spwm eda 毕业设计 论文 毕业设计 论文 ii 目 录 摘 要 i abstract ii 第 1 章 绪论 1 1 1 课题背景 1 1 2 现代 eda 技术概述 2 1 3 eda 设计思想在电机控制方面的意义 5 第 2 章 方案选择 7 2 1 pwm 技术的分类 7 2 2 spwm 实现方法的选用 8 2 2 1 采用离散电路实现 spwm 8 2 2 2 采用集成电路实现 spwm 8 2 2 3 对称规则采样法 spwm 模块的方案设计 9 2 2 4 不对称规则采样 spwm 模块的方案设计 11 本章小结 13 第 3 章 三相 spwm 脉宽调制模块的实现 14 3 1 同步控制单元 14 3 2 分时查表单元 14 3 3 占空比计算单元 15 3 4 spwm 生成单元 16 3 5 死区发生器 16 3 6 spwm 模块的整体 17 本章小结 18 第 4 章 仿真结果及分析 19 4 1 同步控制单元调试 19 4 2 分时查表单元调试 19 4 3 占空比计算单元调试 20 4 4 spwm 生成单元调试 20 4 5 死去发生器调试 21 4 6 spwm 模块的仿真及其分析 21 毕业设计 论文 毕业设计 论文 iii 本章小结 22 结 论 23 致 谢 24 参考文献 25 附录 1 程序 27 附录 2 中文参考资料 40 附录 3 英文参考资料 43 毕业设计 论文 毕业设计 论文 0 第 1 章 绪论 1 1 课题背景 在工农业生产中广泛使用三相交流异步电动机 三相交流异步电动机的 调速技术主要采用交 直 交变频调速技术 交 直 交 v f 控制变频调速通常 采用了正弦波脉宽调制 spwm 技术 通过改变 spwm 的调制正弦波的 频率和电压实现电机的变频调速 spwm sinusoidal pwm 法是一种比较成熟的 目前使用较广泛的 pwm 法 冲量相等而形状不同的窄脉冲加在具有惯性的环节上时 其效果基本相 同 spwm 法就是以该结论为理论基础 用脉冲宽度按正弦规律变化而和正 弦波等效的 pwm 波形即 spwm 波形控制逆变电路中开关器件的通断 使其 输出的脉冲电压的面积与所希望输出的正弦波在相应区间内的面积相等 通 过改变调制波的频率和幅值则可调节逆变电路输出电压的频率和幅值 fpga 是英文 field programmable gate array 现场可编程门阵列 的缩写 它是在 pal gal pld 等可编程器件的基础上进一步发展的产物 是专用集 成电路 asic 中集成度最高的一种 fpga 采用了逻辑单元阵列 lca logic cell array 这样一个新概念 内部可配置逻辑模块 clb configurable logic block 输出输入模块 iob input output block 和内部连线三个部分 用户可以对 fpga 内部的逻辑模块和 i o 模块重新配 置 以实现用户的逻辑 它还具有静态可重复编程和动态系统重构的特性 使得硬件的功能可以像软件一样通过编程来修改 作为专用集成电路 asic 领域中的一种半定制电路 fpga 既解决了定制电路的不足 又克服了原有 可编程器件门电路数有限的缺点 在 pcb 完成以后 还可以利用 fpga 的 在线修改能力 随时修改设计而不必改动硬件电路 使得 fpga 来开发数字 电路 可以大大缩短设计时间 减少 pcb 面积 提高系统的可靠性 研究如何利用大规模可编程器件 fpga 产生 spwm 具有重要意义 基 于 fpga 的三相 spwm 发生器具有低成本 高灵活性 高可靠性 高可扩展 能力等优点 因此可以与其他功能模块或 ip 芯核相结合应用在低成本的正 弦驱动场合 毕业设计 论文 毕业设计 论文 1 1 2 现代 eda 技术概述 eda electronic design automation 即电子设计自动化 eda 技术是随 着集成电路和计算机技术的飞速发展应运而生的一种高级 快速 有效的电 子设计自动化工具 eda 工具是以计算机的硬件和软件为基本工作平台 集 数据库 图形学 图论与拓扑逻辑 计算数学 优化理论等多学科最新成果 研制的计算机辅助设计通用软件包 主要能辅助进行三方面的设计工作 ic integrated circuit 设计 电子电路设计和印刷电路板 pcb printed circuit board 设计 eda 是电子设计技术的发展趋势 是现代电子设计技术的核心 利用 eda 工具可以代替设计者完成电子系统设计中的大部分工作 目前 eda 技术的开发工具包括编辑器 仿真器 检查 分析工具和优 化 综合工具等 编辑器的主要功能是用来对设计输入进行图形活着文本等方 面的编辑操作 他通常包括图形编辑器 文本编辑器和波形编辑器 其中 图形编辑器用来编辑表示器件的几何图形 电子系统的框图以及原理图等 文本编辑器在系统级上用来编辑电子系统的自然描述语言 在其他层次上主 要用来编辑电路的硬件描述语言文本 波形编辑器的主要作用是用来编辑电 子系统的仿真波形 在 eda 技术中 仿真是一项非常重要的技术 采用仿 真可以在开发设计的早期阶段发现设计中的错误 这样便可以大大减少设计 重复和修改的次数及时间 从而提高了设计人员的工作效率 检查 分析工 具用来对设计人员的具体设计进行编译 检查和分析 目的是发现设计中的 错误和对可能的结果进行分析 通过检查 分析工具产生的各种报表文件 设 计人员可以对设计系统的错误 系统性能以及相应的各种时序关系等有一个 清楚的认识 从而能及时发现设计中的错误和检查系统性能能否满足设计的 要求 优化 综合工具用来完成优化功能和逻辑综合功能的一种开发工具 其 中 优化功能是指根据布尔方程功能等效的原则 采用不同的优化方案来对 设计进行优化操作 从而提高设计系统的性能和占用较少资源 逻辑综合功 能是将抽象描述转化成电路网表或者是一组逻辑方程的形式 目的是方便设 计系统的具体电路实现 现代 eda 技术的基本特征是采用高级语言描述 具有系统级仿真和综 合能力 eda 技术代表了当今电子设计技术的最新发展方向 主要采用并行 工程和 自顶向下 的设计方法 对整个系统进行方案设计和功能划分 系统 的关键电路用一片或几片专用集成电路 asic application specific integrated circuit 实现 然后采用硬件描述语言 hdl 完成系统行为级设计 最后通过 毕业设计 论文 毕业设计 论文 2 综合器和适配器生成最终的目标器件 1 自顶向下 的设计方法 10 年前 电子设计的基本思路还是选择标准 集成电路 自底向上 bottom up 的构造出一个新的系统 这样的设计方法如 同一砖一瓦地建造金字塔 不仅效率低 成本高而且还容易出错现代 eda 技术采用并行工程和 自顶向下 top down 的设计方法 这种设计方法首先 从系统设计入手 在顶层进行功能方框图的划分和结构设计 在方框图一级 进行仿真 纠错 并用 vhdl veriloghdl 等硬件描述语言对高层次的系统 行为进行描述 在系统一级进行验证 然后用综合优化工具 生成具体门电 路的网表 其对应的物理实现级可以是 pcb 或 asic 由于设计的主要仿真 和调试过程是在高层次上完成的 这不仅有利于早期发现结构设计上的错误 避免设计工作的浪费 而且也减少了功能仿真的工作量 提高了设计的一次 成功率 2 asic 设计现代电子产品的复杂程度日益加深 一个电子系统可能由数 万个中小规模集成电路构成 这就带来了体积大 功耗大 可靠性差的问题 解决这一问题的有效方法就是采用专用集成电路 asic 进行设计 asic 按 照设计方法的不同可分为 全定制 asic 半定制 asic 可编程 asic 即可编 程逻辑器件 设计全定制 asic 芯片时 设计师要定义芯片上所有晶体管的几何图形 和工艺规则 最后将设计结果交由 ic 厂家掩膜制造完成优点是 芯片可以获 得最优的性能 即面积利用率高 速度快 功耗低缺点是 开发周期长 费 用高 只适合大批量产品开发 半定制 asic 芯片的版图设计方法有所不同 分为门阵列设计法和标准 单元设计法 这两种方法都是约束性的设计方法 其主要目的就是简化设计 以牺牲芯片性能为代价来缩短开发时间对于某些产量不大或者不允许设计时 间过长的产品 采用半定制法比较适宜 可编程逻辑器件 pld 是 fda 技术将电子设计的电路功能和技术指标具 体实现的硬件载体 其中 asic 器件是最终的物理平台 而现场可编程逻辑 门阵列 fpga field programmable gate array 和复杂可编程逻辑器件 cpld complex programmable logic device 是目前使用最为广泛的主流产品 它们面向用户 具有极大的灵活性和通用性 成为可编程专用 ic 允许用 户 在系统中 编程 isp in system programmable 和修改逻辑 给使用者提供 了在不修改系统硬件的条件下重构系统的能力和硬件升级能力 使硬件修改 变得像软件修改一样方便 当产品定型和产量扩大后 可将在生产中得到充 毕业设计 论文 毕业设计 论文 3 分检验并经多次修改完善的电子设计迅速地进行 asic 投产 3 硬件描述语言采用硬件描述语言 hdl 进行电路与系统的描述是当前 eda 技术的一个特征 与传统的原理图设计方法相比较 hdl 语言更适合 于描述大规模的系统 它能够使设计者在比较抽象的层次上对所设计系统的 结构和功能进行描述 采用 hdl 语言设计有以下突出优点 1 语言的公 开可利用性 2 设计与工艺的无关性 3 宽范围的描述能力 4 便于组 织大规模系统的设计 5 便于设计的复用 交流 保存和修改等 硬件描述语言可以在三个层次上进行电路描述 其层次由高到低分为行 为级 寄存器传输级 rtl register transmission level 和门电路级 vhdl 和 veriloghdl 是目前 ieee 的两种标准硬件描述语言 vhdl 语言是一种高 级描述语言 适用于行为级和 rtl 级的描述 veriloghdl 语言属于一种较 低级的描述语言 适用于 rtl 级和门电路级的描述 vhdl 是一种硬件描述语言 它是 vhsic hardware description language 的缩写 其中 vhsic 是 very high speed integrated circuit 的缩写 20 世纪 70 年代至 80 年代 美国国防部为方便管理各种电子电路技术文件 提出了 vhdl 这种语言规范 以便在各种抽象级描述片制造和 cad 设计之 间的信息交互 电子设计文件的信息共享 逐渐地 vhdl 语言成为了一种 硬件描述语言的标准 vhdl 主要用于描述数字系统的结构 行为 功能和接口 除了含有许 多具有硬件特征的语句外 vhdl 的语言格式和描述方法以及语法和一般的 计算机高级语言类似 在描述硬件的结构和行为中 vhdl 具有如下特点 vhdl 语言支持自顶向下 top down 的设计方法 还支持同步电路 异步电路 fpga 以及其他随机电路的设计 vhdl 丰富的仿真语句和库函数 使得在任何大系统的设计早期就能查 验设计系统的功能可行性 随时可对设计进行仿真模拟 vhdl 语言具有多层次描述系统硬件功能的能力 可以从系统的数学模 型到门级电路 其高层次的行为描述可以与低层次的寄存器传输级 register transfer level rtl 描述和结构描述混合使用 还可以自定义数 据类型 给编程人员带来较大的自由和方便 vhdl 具有电路仿真与验证功能 可以保证设计的正确性 用户甚至不 必编写如何测试相量便可以进行源代码级的调试 而且设计者可以方便地比 较各种方案的可行性及其优劣 不需做任何实际的电路实验 vhdl 语句的行为描述能力和程序结构决定了其具有支持大规模设计的 毕业设计 论文 毕业设计 论文 4 分解和已有设计的再利用功能 符合市场需求的大规模系统高效 高效的完 成必须有多人甚至多个开发并行工作才能实现 对于用 vhdl 完成的一个确定的设计 可以利用 eda 工具进行逻辑综 合和优化 并自动把 vhdl 描述设计转变成门级网表 1 3 eda 设计思想在电机控制方面的意义 硬件电路设计的软件化是 eda 设计方法学的基本思想 也是电路设计 的发展趋势 用硬件描述语言来描述 模拟数字电路系统是这一趋势的重要 组成部分 由于开发工具的通用性 设计语言的标准化以及设计过程几乎与 所用的 cpld fpga 器件的硬件结构没有关系 所以设计成功的各类逻辑功 能块软件有很好的兼容性和可移植性 它几乎可用于任何型号的 cpld fpga 中 由此还可以知识产权的方式得到确认 并被注册成为所谓 的 ip 芯核 从而使得片上系统 soc 的产品设计效率大幅度提高由于相应的 eda 软件功能完善而强大 仿真方式便捷而实时 开发过程形象而直观 兼 之硬件因素涉及甚少 因此可以在很短时间内完成十分复杂的系统设计 这 正是产品快速进入市场的最宝贵的特征 采用 cpld 和 fpga 不仅是电子技术发展的必然趋势 而且也是衡量产 品技术先进性和竞争力的一个重要标志 基于 eda 的 cpld fpga 的应用 和技术推广将是我国未来电子设计技术发展的主流 这些新型器件的出现 为我们进行电机集成控制器的研究提供了物质基础和技术手段 大大地拓广 了我们的设计思路 使得诸如电机控制器等的片上系统集成有了可能 片上 系统的出现 对大幅度降低功耗 提高抗干扰性 增加技术保密性以及减少 电路板面积等都提供了良好的解决方案 在系统可编程 isp 技术又使得设计 者可以随时通过软件对器件编程 从而达到改变硬件结构的目的随着 eda 技术的发展和 cpld fpga 在深亚微米领域的进军 它们与 mcu micro control unit mpu micro processing unit dsp adc analog to digital converter dac digital to analog converter ram random access memory 和 rom read only memory 等独立器件间的物理与功能界限已日趋 模糊特别是软 固 ip 芯核产业的迅猛发展 嵌入式通用及标准 fpga 器件呼 之欲出 片上系统已近在咫尺 电子设计专家认为 单片机时代已经结束 未来将是 eda 的时代 这是极具深刻洞察力的明世之言 所以 基于现代 eda 技术和 cpld fpga 器件 运用现代电机控制理论 进行电机控制器的集成化研究将是未来电机控制领域的一个重要发展方向 毕业设计 论文 毕业设计 论文 5 它不光具有理论意义 而且具有重要的经济意义和战略意义 在军事 民用 等领域都会有广阔的用途 毕业设计 论文 毕业设计 论文 6 第 2 章 方案选择 2 1 pwm 技术的分类 pwm 控制技术有许多种 从控制思想上分 可以分成四类 既等脉宽 pwm 法 正弦波 pwm 法 磁链追踪型 pwm 法和电流追踪型 pwm 法 等脉宽 pwm 法是为了克服脉冲幅值调制 pam pulse amplititude modulation 方式中逆变器只能输出频率可调的方波电压而不能调压的缺点 发展而来的 是 pwm 法中最为简单的一种 他每一脉冲的宽度均相等 改 变脉冲列的周期可以调频 改变脉冲的宽度或占空比可以调压 采用适当的 控制方法可使电压与频率协调变化 其缺点是输出电压中除基波外 还包含 较大的谐波分量 spwm 法是为了克服等脉宽 pwm 法的缺点而发展来的 它从电动机供 电电源的角度出发 着眼于如何产生一个可调频调压的三相对称正弦波电源 它是以正弦波作为基准波 称为调制波 用一列等幅的三角波 称为载波 与 基准正弦波相交 由它们的交点确定逆变器的开关模式 即当基准正弦波高 于三角波时 使相应的开关器件导通 当基准正弦波低于三角波时 开关器件 截止 其特点是 在半个周期中等幅 不等宽 总是中间的脉冲宽 两边的脉 冲窄 各脉冲面积与该区间正弦波下的面积成正比 这样 输出电压中的低 次谐波分量显然可以大大减小 还有许多与上述 spwm 法类似的 pwm 法 如梯形波与三角波相交的方 法 马鞍波与三角波相交的方法 又称三次谐波注入法 等 据不完全统计已 发表的有 10 余种之多 它们的着眼点在于如何使逆变器的输出电压更好地获 得三相对称正弦波或者提高电压幅值 因而 这些方法都可以认为是 spwm 法的派生方法 可归入 spwm 法一类 磁链追踪型 pwm 法 又称为空间矢量 pwm 法 与传统的 spwm 法不 同 它是从电动机的角度出发的 着眼点在于如何使电动机获得幅值恒定的 圆形旋转磁场 它是以三相对称正弦波电压供电时交流电动机的理想磁链圆 为基准 用逆变器不同开关模式所产生的实际磁链来追踪基准磁链圆 由追 踪的结果决定出逆变器的开关模式 形成 pwm 波 上述三种 pwm 法都是控制输出电压的电压型逆变器 而电流追踪型 毕业设计 论文 毕业设计 论文 7 pwm 法虽然也采用电压型逆变器的主电路结构 却是控制输出电流的电流型 逆变器 其基本思想是将电动机定子电流的检测信号与正弦波电流给定信号 进行比较 如果实际电流大于给定值 则通过逆变器的开关动作使之减小 否则使之增大 这样 实际电流波形围绕给定的正弦波做锯齿状变化 而且 开关器件的开关频率越高 实际电流的波动就越小 使用这种方法 电动机 的电压数学模型改为电流模型 可使控制简单 动态响应加快 还可以防止 逆变器过电流 鉴于本次设计的目的和要求及论文篇幅有限 本文着重研究在工程实际 中应用较广泛的两种脉宽调制方法 即正弦波 pwm 法和空间矢量 pwm 法 分别分析两者的算法原理 提出其 eda 实现方案 并给出仿真与实验结果 2 2 spwm 实现方法的选用 spwm 的实现方法有很多 一般可归纳为两种 一种是采用模拟电路 数字电路或数模混合型的离散电路实现 另一种是采用微机 dsp 或可编程 逻辑器件 cpld fpga 等集成电路与相应软件相结合的方法实现 2 2 1 采用离散电路实现 spwm 采用离散电路实现 spwm 法 通常是用一个正弦波信号发生器产生可以 调频调幅的正弦波 称为调制波 信号 再用一个三角波信号发生器产生幅值 不变的三角波 称为载波 信号 将它们进行比较 由两者的交点来确定逆变 器开关的转换 从而获得 spwm 波 该法最大的优点是实时调制性能好 但 由于它使用的离散元件较多 存在系统体积较大 抗干扰能力差等诸多无法 克服的缺点 因此不利于实现全数字化和集成化 已经不能满足现代交流伺 服系统的要求 2 2 2 采用集成电路实现 spwm 由集成电路来实现 spwm 控制 根据其软件化方法的不同 有以下几种 表格法 又称 rom 法 这种方法是预先将 spwm 波的数据计算出来 存入 rom 中 然后根据调频指令再将这些数据顺序取出 且实时处理能力 随时计算法 又称 ram 法 这种方法的特点是在 rom 中置预先存储 毕业设计 论文 毕业设计 论文 8 一个单位基准正弦波 运行时 根据指令值的要求 按不同载波比和调幅比 的要求 计算出一个周期的开关和开关模式保持的时间值 写入 ram1 的 数据输出期间 如指令值发生了新的变化 则重新开始计算 但将计算结果 写入 ram2 中 写入 ram2 的操作一旦完成了 就转为将 ram2 的数据输 出 再有新的指令值时 则将计算结果写入 rom1 如此轮流的使用两个 ram 这种方法虽然不必使用大量的 rom 但也没有实时处理功能 动态 响应时间也比较慢 实时计算法 实时计算法要有数学模型 建立数学模型的方法有许多种 如等面积法 低次谐波消去法 采样型 spwm 法以及由此派生出来的许多 方法 采样型 spwm 法 分自然采样法 规则采样法 而规则采样法中又有对 称规则采样法与不对称规则采样法 1 自然采样法 以正弦波为调制波 等腰三角波为载波进行比较 在两个波形的自然交点 时刻控制开关器件的通断 这就是自然采样法 其优点是所得spwm 波形 最接近正弦波 但由于三角波与正弦波交点有任意性 脉冲中心在一个周期 内不等距 从而脉宽表达式是一个超越方程 计算繁琐 难以实时控制 2 规则采样法 规则采样法是一种应用较广的工程实用方法 一般采用三角波作为载波 其原理就是用三角波对正弦波进行采样得到阶梯波 再以阶梯波与三角波的 交点时刻控制开关器件的通断 从而实现 spwm 法 当三角波只在其顶点 或底点 位置对正弦波进行采样时 由阶梯波与三角波的交点所确定的脉宽 在一个载波周期 即采样周期 内的位置是对称的 这种方法称为对称规则采 样 当三角波既在其顶点又在底点时刻对正弦波进行采样时 由阶梯波与三 角波的交点所确定的脉宽 在一个载波周期 此时为采样周期的两倍 内的位 置一般并不对称 这种方法称为非对称规则采样 规则采样法是对自然采样法的改进 其主要优点就是是计算简单 便于 在线实时运算 其中非对称规则采样法因阶数多而更接近正弦 其缺点是直 流电压利用率较低 线性控制范围较小 2 2 3 对称规则采样法 spwm 模块的方案设计 对称规则采样法只在三角载波的底点采样 求取脉宽的计算量小 易于 危机或可编程逻辑器件的实现 其采样原理如图 2 1 所示 其中 为三 角载波和基波的幅值 为采样周期 为脉宽时间 分别对应三角 毕业设计 论文 毕业设计 论文 9 波的顶点和底点 经过简单的数学推导 可得 式中 m 为调制比 且 m 图 2 1 对称规则采样法 spwm 对称规则采样法三相 spwm 发生器模块主要由基准计数器 正弦查表单 元 pwm 产生单元 死区发生器等组成 如图 2 2 所示 其中 reset 为异步 复位信号 clk0 为基准时钟 dir ord 为转向指令信号 start 为启 停控制信 号 用于在初始化阶段封锁 pwm 信号输出 m 分别是载波周期和调制 比设定值 是位置预估电路输出的转子位置信号 基准计数器用于产生基准三角波 是一个以源码方式计数的 计数方向 交替变化的可逆计数器 如图 2 2 所示 位置信号 经查表后得到的三相正 弦信号 分别与基准计数值在 pwm 产生单元中进行比较后 再经死区调节 即可得到用以驱动功率元件的 6 路 pwm 信号 死区发生器采用饱和计数原理 不仅可以防止上下桥臂功率器件同时导 通引起的短路 而且能起到滤除 spwm 输出波形中的毛刺作用 由于设计中需要使用三片 rom 查表单元以得到三相正弦信号 占用了 大量的芯片资源 应采用分时查表的方法予以解决 后面将作详细讨论 毕业设计 论文 毕业设计 论文 10 基基准准计计数数器器 查查表表单单元元 pwm 产产生生 单单元元 死死区区 发发生生 器器 异步复位信号 基准时钟 转向指令信号 启 停控制信号 载波周期 调制比设定值 位置预估电路输出的转子位置信号 六路 pwm 信号 死区时间 图 2 2 对称规则采样法 spwm 模块功能框图 2 2 4 不对称规则采样 spwm 模块的方案设计 不对称规则采样法同时在三角波的顶点和底点采样 与对称规则采样法 相比 虽然其求取脉宽的计算量增加了 但是其 pwm 输出波形更接近自然 采样的结果 其采样原理如图 2 3 所示 经数学推导可得 式中 和分别为采样周期与载波周期 且2 毕业设计 论文 毕业设计 论文 11 图 2 3 不对称规则采样法 spwm 图 2 4 是不对规则采样法三相 spwm 发生器模块的功能框图 它主要由 同步计数器 查表单元 占空比计算单元 分时控制单元 pwm 形成单元 等组成 pwm 产产生生 单单元元 死死区区 发发生生 器器 reset clk0 dir ord start tt m 六路 pwm 信号 deadtime 查查表表 单单元元 占占空空比比 计计算算 单单元元 同同步步 计计数数器器 图 2 4 不对称规则采样法 spwm 模块功能框图 毕业设计 论文 毕业设计 论文 12 由于设计中需要使用三片 rom 以得到三相正弦信号 并需要三个占空 比计算单元 从而占用了大量的芯片资源 本次设计采用分时操作的方法予 以解决 另外不对称规则采样法因阶数多而更接近正弦 在此我们选择了不 对称规则采样 spwm 模块的方案设计 本章小结 脉宽调制控制技术 通常简称为 pwm pulse width modulation 技术 是利用半导体开关器件的导通和关断 把直流电压变成电压脉冲序列 控制 电压脉冲的宽度或周期达到变压的目的 或是控制电压脉冲宽度和脉冲列的 周期已达到变压变频的目的 pwm 控制技术广泛地采用应用开关稳压电源 不间断电源以及者流电动机 交流电动机调速传动系统中 在对目前各种 spwm 方法进行比较之后 选用异步调制方式不对称规则 采样 spwm 算法 建立该算法的数学模型 提出分时查表和计算的设计思想 毕业设计 论文 毕业设计 论文 13 第 3 章 三相 spwm 脉宽调制模块的实现 3 1 同步控制单元 同步控制单元用于产生控制各个部分同步协调工作的三个控制信号 即 三角载波的计数值 q 以及同步控制信号 sync 和 parity 用以控制各个部分 的协调工作 如图 2 4 所示 这三个同步控制信号的产生原理如图 3 1 所示 根据三角形的几何特性 产生三角载波需要计数方向交替变化的可逆计 数器 但由于载波三角形的对称性 并且不对称规则采样法在三角形的顶点 和底点都采样 故只需要使用加计数器即可生成同步计数值 q 这样 不但节 省了芯片资源 也简化了程序设计 sync 信号的上升沿表示底点或顶点采样时刻 parity 信号的上升沿对应 于底点采样时刻 parity 信号的下降沿对应于顶点采样时刻 程序参照附录 1 图 3 1 同步控制单元工作原理图 3 2 分时查表单元 如图 3 2 所示 将以转子位置信号为地址查表的三相正弦数字信号 送 入占空比计算单元按公式 2 3 4 进行计算 即可得到生成三相六路 pwm 信号所需的脉宽时间 由于设计中需要使用三片 rom 作为存储单元 以得到三相正弦信号 并需要三个占空比计算单元 每个计算单元包含一个 毕业设计 论文 毕业设计 论文 14 加 减法器和两个乘法器 从而占用了大量的芯片资源 本次设计采用分时 操作 查表 计算 的方法予以解决 如图 3 2 所示 图 3 2 分时操作示意图 查表单元用于产生计算脉冲宽度所需的三相正弦数字信号 其中 转子 位置信号 是 10 位数字量 正弦值为 16 位 最高位为符号位 存储于地址 宽度为 10 位 数据宽度为 16 位的 rom 单元中 首先根据转子位置信号 计算出三相地址转化为串行地址信号 seg theta 再将此串行地址信号 seg theta 送入 rom 查表单元 即可得到三相正弦信号 采用分时查表方法 只需要一片 rom 单元就可得到计算脉冲宽度所需 的三相正弦信号 节省了芯片资源 程序参照附录 1 3 3 占空比计算单元 三相正弦信号是以串行方式送入占空比计算单元的 因此只需 要一个占空比计算单元 即一个加 减法器和两个乘法器 就可以得到串行的 三相脉冲宽度信号 time cnt 并在同步计数值 q 7 9 11 时分别重串行脉冲宽 度信号 time cnt 提出生成 pwm 信号所需的三相脉宽值 time a 499 time b 830 time c 182 当时奇偶判断信号 parity 为高电平时 按公式 2 求取脉宽时间 当 parity 为低电平时 按公式 3 求取脉宽时间 采用分时查表 计算的方法 只需一片 rom 和一个占空比计算单元就可 以得到生成 pwm 信号所需的三相脉宽信号 因而节省了大量的资源 程序参照附录 1 毕业设计 论文 毕业设计 论文 15 3 4 spwm 生成单元 该单元的功能是根据占空比计算单元输出的三相脉宽时间量 控制开关 模式 从而得到 pwm 脉冲 图 3 3pwm 生成单元程序流程图 图 3 3 是正情况下的 a 相 pwm 信号的生成原理 首先 在 sync 的上升 时刻 更新 a 相脉宽时间量 然后 根据奇偶判断信号 parity 判断是顶点 采样还是底点采样若为顶点采样 则把 pwma 信号设为低电平 定时时段为 一旦定时结束 pwma 信号立刻设为高电平 若为底点采样 则把 pwma 信号设为高电平 定时时段为 一旦定时结束 pwma 信号立即 设为高电平 各相的定时量不同 但它们的 pwm 信号的生成机理的一样的 在反转 的情况下 pwm 信号的极性和正转时的极性相反即可 程序参照附录 1 3 5 死区发生器 死去发生器是由死区计数器和一些合逻辑构成的 死区计数器采用饱和 技术原理 它类似于电容的充放电过程 规则如下 但输入为 0 时 如果计数值等于 0 则计数值保持不变 否则作减 1 计 数 当输入为 1 时 如果计数值等于 deadtime 死区计数器最大计数值 则计数值保持不变 否则作加 1 计数 当输入为 1 且计数值等于 deadtime 时 xh 1 xl 0 xh 为某一相的上桥臂 毕业设计 论文 毕业设计 论文 16 信号 xl 为下桥臂信号 上桥臂导通 下桥臂截止 当输入为 0 且计数值为 0 时 xh 0 xl 1 下桥臂导通 上桥臂截止 当计数值在 0 deadtime 之间时 xh 0 xl 0 上下桥臂都截止 形成死 区 图是死区发生器的工作原理 采用饱和计数原理设计的死区发生器 不 仅可以防止上下桥臂功率器件同时导通引起的短路 而且能起到滤除 pwm 输出波形中的毛刺的作用 程序参照附录 1 图 3 4 死区发生器工作原理 3 6 spwm 模块的整体 spwm 模块的整体 只是以上各个单元的简单组合 图 3 5 和图 3 6 分 别是正弦波脉宽调制模块的电路符号和电路图 图 3 5 spwm 模块电路符号 毕业设计 论文 毕业设计 论文 17 图 3 6 spwm 模块电路图 此外 设计本身未对信号源做出解释 故生成模拟位置信号产生单元模 块用以产生预估计角度 此模块实际为一个地址发生器 其输入端分别是 aclk 异步复位信号 clk0 时钟信号 theta sync 脉冲信号 theta 9 0 为输出 的数据 其计数采用累加器原理 预估计角度值用 10 位数字量来表示 为 了保证三相对称 只取 1024 组中的前 1020 组二进制代码 则 0000000000 对应 0 011111110 对应着 180 1111111110 对应着 360 角度分辨率为 0 353 本章小结 上章在对正弦波脉宽调制 spwm sinusoidal pulse width modulation 的各种实现方法比较后 选择在低成本 fpga 上实现了不对称规则采样 spwm 模块 本章着重介绍 spwm 模块的各功能模块 不对称规则采样 spwm 模块主要由同步控制单元 分时查表单元 占空比计算单元 pwm 产生单元 死区发生器等组成 如图 2 4 所示 其中 aclr 为异步复位信号 clk0 为时钟信号 dir ord 为转向控制指令 start 为 pwm 输出使能端 用于 在程序初始化阶段封锁六路 pwm 信号输出 与 m 分别为载波周期和调制 比设定值 deadtime 为死区时间设定值 是位置预估电路输出的转子位置 信号 毕业设计 论文 毕业设计 论文 18 第 4 章 仿真结果及分析 4 1 同步控制单元调试 经过分析与调试同步计数器实现了三个同步控制信号的精确输出 程序 在设计测试期间 可观察到 4 个并行进程产生的信号精确捕捉时钟信号 clk0 上升沿有效 并实现异步复位信号 aclk 的功能控制 达到预期效果 其生成模块如图 4 1 所示 图 4 1 同步计数器 4 2 分时查表单元调试 经过分析与调试分时差表单元可精确输出三相正弦信号 sin 15 0 在模 块调试期间 完成时钟信号 clk0 和异步复位信号 aclk 以及同步计数值 q 对 此模块的控制 在位置预估电路输出的转子位置信号输出正常的情况下能 够产生良好的输出信号 达到预期效果 其生成模块如图 4 2 所示 毕业设计 论文 毕业设计 论文 19 图 4 2 分时查表单元 4 3 占空比计算单元调试 经过分析与调试占空比计算单元可精确计算并输出三相 pwm 脉宽值 在调试期间 在对函数公式的调用后可完成对输入信号 sin 15 0 进行运算 由此生成为一个串行信号 所以 只需完成对同步计数值 q 的设定 q 7 9 11 后便可得到预期的输出效果 此模块受时钟信号 clk0 和异步复 位信号 aclk 以及同步计数值 q 的有效控制 其生成模块如图 4 3 所示 图 4 3 占空比计算单元 4 4 spwm 生成单元调试 经过分析与调试 spwm 生成单元精确生成 pwm 脉冲信号 此模块主要 运用逻辑运算使模块有效的判断输入信号转向控制指令 dir ord 和三相 pwm 脉宽值 在完成模块结构设计后可良好的输出 pwm 脉冲量 此模块受时钟 信号 clk0 和异步复位信号 aclk 以及同步计数值 q 的有效控制 其生成模块 如图 4 4 所示 毕业设计 论文 毕业设计 论文 20 图 4 4 spwm 生成单元 4 5 死去发生器调试 经过分析与调试死去发生器能够独立的完成对信号的死区调节 存在较 好的可移植性 在完成对模块是结构设置后可完全嵌入本次设计同时生成控 制信号 start 实现对发生器起 停控制 实验结果打到预期效果 其采用饱和 技术原理 程序如附录 1 其生成模块如图 4 5 所示 图 4 5 死去发生器 4 6 spwm 模块的仿真及其分析 不对称规则采样 spwm 模块是用 vhdl 语言描述 并经 quartus ii 编译 适配 布局布线后 在 altera 的低成本的 fpga acex1k 上实现 的 其主要芯片资源利用情况如图 4 6 所示 耗用逻辑单元 total logic elements 数量为 537 占总量的 31 耗用嵌入式逻辑阵列 total memory bits 占总量的 41 不计仿真测试端口 实际使用引脚 total pins 数为 22 占总量的 21 可见 其芯片资源利用率不高 但对将来的功能扩展是 极为有利的 图 4 6 spwm 模块的资源利用情况 毕业设计 论文 毕业设计 论文 21 定时分析表明 最高时钟运行频率可以达到 44 44mhz 开关频率至少可 达到 50khz 本设计 同步计数值 q 为 14 位 死区计数值 deadtime 为 8 位 在 20mhz 时钟频率下 开关频率可调范围为 610hz 至 10mhz 死区时间范 围为 0 至 12 8 s 图 4 7 不对称规则采样 spwm 时序仿真波形 不对称规则采样时的基波周期内的 pwm 仿真波形如图所示 可以看出 pwm 波形三相对称 相位之间相差 120 且各自正负半波对称性较好 本章小结 本章通过仿真与实验结果验证了所设计 spwm 电路具有良好的输出的 特性 基于 fpga 的 spwm 模块 具有执行速度快 硬件成本低 软件开发 周期短 可扩展性和可移植性强等优点 所设计的 spwm 模块 其开关频率可达 50khz 以上 最高频率范围可 达 2khz 死区实际那和调制比可调 采用分时操作的方法 节省了大量的芯 片资源 提高了芯片的再扩展能力 在低成本 fpga 实现了不对称规则采样 spwm 法 仿真和结果验证了 spwm 输出波形不仅各相正负半波对称 且 三相之间保持对称 所设计电路具有良好的输出特性 毕业设计 论文 毕业设计 论文 22 结 论 本次设计是采用不对称规则采样法的三相 spwm 发生器 其开关频率 至少可达 50khz 调频范围 2khz 以上 死区时间和调制比可调 其各个功 能模块是用 vhdl 语言描述 并经 quartus 软件编译 适配 布局布 线和仿真后 在 altera 的低成本系列 fpga acex1k 上实现的 具有执 行速度快 硬件成本低 软件开发周期短 可扩展性和可移植性强等优点 本文重点描述 分析了 spwm 的算法原理 并建立其数学模型 给出了 对应的 eda 方案 在论证了不对称规则采样的三相 spwm 模块要明显优于 对称规则采样的三相 spwm 模块后 通过仿真验证了其具有良好的输出特性 并给出前者模块设计方案 本文给出的是一种脉宽幅值 m 可调的 spwm 方 案 实现 m 值的变化 可通过在 fpga 的设计中完成算法的结构 直接给 出不同的 m 值的数据 而 m 可变的 spwm 在实际应用中更有意义 另外 由于我本身的原因还无法更为深刻的理解和解读课题 例如对调 制解调的知识的掌握的不足 eda 技术及其仿真软件也是未曾接触过的 较 为新鲜的 同时对 vhdl 硬件描述语言的学习和应用的过程基本处在一种摸 着石头过河的状态 而在整个设计的过程当中 过多的依赖于老师的指导和 对文献的参考 也使得我对课题的理解存在一定的局限性 毕业设计 论文 毕业设计 论文 23 致 谢 感谢我的指导老师在我毕业设计期间给予我的指导和帮助 不仅为本论 文的顺利完成提供了良好的理论依据和指导 让我在设计上少走了不少的弯 路 同时老师严谨认真的工作态度和谦虚友好的教学方式也为我今后学习和 工作上树立了良好的榜样 在本次设计过程当中 得到了本院赵建新 郭红老师的大力帮助和支持 在此 我向上面所提到的老师和朋友表示由衷的的感谢 感谢你们在我 学习和生活上的帮助 你们给予我的不只是帮助更是理解和希望 我会像你 希望我的那样走的更远更好 谢谢 毕业设计 论文 毕业设计 论文 24 参考文献 1 李铁才 杜坤梅 电机控制技术 哈尔滨 哈尔滨工业大学出版社 2000 2 杜坤梅 无刷直流电机简易正弦驱动的原理与实践 电机与控制学报 2002 3 许强 贾正春 基于 fpga 的三相 pwm 发生器 电子技术应用 2001 4 梁迎春 杜坤梅 单芯片三相 spwm 变频控制器的实现 信息技术 2003 5 熊秉义 孙奉娄 一种基于 cpld 的宽可调 pwm 信号发生器 中央 民族学院学报 自然科学版 2001 6 吴守篇 藏英杰 电气传动的脉宽调制技术 北京 机械工业出版社 2000 7 李林峰 cpld 在 spwm 变频调速系统中的应用 电工技术 2002 8 潘明 徐勇 基于 fpga 的直流电机脉宽调制控制 2002 9 金宁治 于长胜 基于 cpld 的三相 spwm 信号发生器的设计 2005 10 金宁治 基于 fpga 的 pmsm 简易正弦驱动控制的研究 2