毕业设计（论文）-基于FPGA的数字频率计设计.doc

温州大学城市学院本科毕业设计（论文）本科毕业设计（论文）( 2013 届 )题 目：基于FPGA的数字频率计设计 8分 院:信息工程分院专 业:电子信息工程班 级:09电子本1姓 名:林晨赟学 号:09303033136指导老师:李正勤完成时间:2013年4月摘 要频率是电子技术领域永恒的话题，电子技术领域离不开频率，一旦离开频率，电子技术的发展是不可想象的，为了得到性能更好的电子系统，科研人员在不断的研究频率，CPU就是用频率的高低来评价性能的好坏，可见，频率在电子系统中的重要性。 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器，其最基本的工作原理为：当被测信号在特定的时间段T内的周期个数N时，则被测信号的频率f=NT.电子计数器是一种基础测量仪器，到目前为止已有三十多年的发展历史。早期，设计师们追求的目标主要是扩展测量范围，再加上提高测量精度、稳定度等，这些也是人们衡量电子计算机的技术水平，决定电子技术器价格高低的主要依据。目前这些技术日臻完善，成熟。应用现代技术可以轻松地将电子计数器的频率扩展到微波频段。测量频率有直接和间接两种方法，即直接测量频率和间接测量周期，这两种方法虽然便于理解，但在测量精度上都不尽如人意，这里着重介绍另一种测频的方法，这种方法的精度较前两种要高出很多，所以这种方法被广为应用，即等精度测频法。本文通过对比几种常见数字频率计的设计方法，选择了测量精度最高的设计方法，并通过在应用软件在单片机系统板上仿真，得以成功运行，但由于单片机的晶体震荡频率并不高而导致频率的测量仍然不够精确的问题，本文采用通过FPGA模拟生成单片机模块的方法来提高精度。关键词：FPGA；数字频率计；等精度测频；单片机ABSTRACTFrequency is the eternal topic in the field of electronic technology, electronic technology can not be separated from the frequency, Once electronic technology leave the frequency, the development of electronic technology is unthinkable, in order to get a better performance of the electronic system, the researchers constantly studying the frequency, CPU is the level of frequency to evaluate the performance is good or bad, seen, frequency electronic systemsimportance. The frequency meter, also known as a frequency counter, is a specialized electronic measuring instruments the measured signal frequency measurements, its most basic working principle is: when the number of cycles of the measured signal in a particular time period T Nthe measured signal frequency f = N / T. electronic counter is a basic measuring instruments, and so far more than 30 years of development history. Pursuit of the goal of the early designers extended measuring range, plus improve the measurement accuracy, stability, and these also a measure of the level of computer technology, the decision based primarily on the level of prices of electronic technology. Currently these technologies are getting more sophisticated and mature. The application of modern technology can be easily extended to the microwave band frequency electronic counter.Both direct and indirect methods for measuring the frequency, direct measurement of frequency and indirect measurement period, these two methods are easy to understand, but it is not working well on the measurement accuracy, highlights another frequency measurement method, whichways to accuracy is much higher than in the first two, so this method is widely used, that is equal precision frequency measurement method. This article is by comparison of several common digital frequency meter design, select the highest measurement precision design and simulation application software in the microcontroller system board to the success of running, but single-chip crystal oscillation frequency is not high frequency measurement is still not accurate enough problem, this paper, by FPGA simulation method to generate single-chip module to improve accuracy.Keywords: FPGA; Digital frequency meter; Equal Precision Frequency; SCM 目 录摘 要IABSTRACTII1.绪论11.1 数字频率计的发展和意义11.2 数字频率国内外的发展形势12.系统总体设计32.1 系统设计要求32.2 测频方法32.3 系统设计思路53.系统硬件设计73.1 单片机模块73.1.1 AT89C52介绍73.1.2 定时器/计数器73.2 显示模块93.2.1 LCD160293.2.2 频率数值显示电路103.3 FPGA103.3.1 简介103.3.2 发展概述113.3.3 芯片结构113.3.4 工作原理124.系统软件设计144.1 主程序流程图144.2 T0中断服务子程序流程图144.3 T1中断服务子程序流程图155.数字频率计仿真165.1 频率计仿真165.1.1 用KEIL软件165.1.2 使用软件Proteus仿真频率计165.1.3 频率及仿真运行调试165.2 Quartus II的应用175.2.1 打开等精度测频项目文件175.2.2 C程序的加载185.2.3 编译及下载196.结论21致 谢1参考文献2附 录3基于FPGA的数字频率计设计1.绪论1.1 数字频率计的发展和意义随着电子技术的飞速发展，各类分立电子元件及其所构成的相关功能单元，已逐步被功能更强大、性能更稳定、使用更方便的集成芯片所取代。由集成芯片和一些外围电路构成的各种自动控制、自动测量、自动显示电路遍及各种电子产品和设备已广泛应用于各个领域，更新换代速度可谓日新月异。在电子系统广泛的应用领域中，到处看见处理离散信息的数字电路。供消费用的冰箱和电视、航空通讯系统、交通控制雷达系统、医院急救系统等在设计过程中都用到数字技术。数字频率计是现代通信测量设备系统中不可缺少的测量仪器，不但要求电路产生频率准确的和稳定度高的信号，而且能便于改变频率。与传统的测量方式相比，运用的单片机频率计有着体积更小，运算速度更快，测量范围更宽和制作成本更低的优点。由于传统的频率计中有许多功能是依靠硬件来实现的，而采用单片机测量频率之后，有许多以前需要用硬件才能实现的功能现在仅仅依靠软件编程就能实现，而且不同的软件编程代码能够实现不同的功能，从而大大降低了制作成本。数字频率计主要实现方法有直接式、锁相式、直接数字式和混合式四种。直接式的优点是速度快、相位噪声低，但结构复杂、杂散多，一般只应用在地面雷达中。锁相式和直接数字式都同时具有容易实现产品系列化、小型化、模块化和工程化的特点，其中，锁相式更是以其容易实现相位同步的自动控制且低功耗的特点成为众多业内人士的首选，应用最为广泛。1.2 数字频率国内外的发展形势在国际上数字频率计的分类很多。按功能分类，电子计数器有通用和专用之分。通用型计数器是一种具有多种测量功能、多种用途的万能计数器，它可测量频率、周期、多周期平均值、时间间隔、累加计数、计时等。专用计数器指专门用来测量某种单一功能的计数器。按频段分类有低速频率计数器、中速频率计数器、高速频率计数器和微波频率计数器之分。其中低速频率计数器最高计数频率小于10MHZ；中速频率计数器最高频率计数频率为10到100MHZ；高速频率计数器最高计数频率大于100MHZ；微波频率计数器的测频范围为1到80GHZ或更高。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。现如今，数字频率计已经不仅仅是测量信号频率的装置了，还可以测量方波的脉宽。在人们的生产生活中数字频率计也发挥着越来越重要的作用，比如有数字频率计来监控生产过程，这样可以及时发现系统运行中的异常情况，以便给人们争取时间处理。除此之外，它还可以应用于工业控制等其它领域。在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速地跟踪捕捉到被测信号的频率变化。正是由于频率计能够快速准确地捕捉到被测信号频率的变化，因此频率计拥有非常广泛的应用范围。目前，市场上的频率计厂家可分为三类：中国大陆厂家、中国台湾厂家、欧美厂家。其中，欧美频率计厂家所占有的市场份额最大。欧美频率计厂家主要有：Pendulum Instruments和Agilent科技。 现如今，对于频率计的设计目前也有专用芯片可以实现，如利用MAXIM公司的ICM7240来设计频率计，但由于这种芯片的计数频率比较低，远不能达到在一些场合而要测量很高的频率要求，而且测量精度也受到芯片本身的限制，因此提出用AT89C52单片机设计频率计来解决这些问题，从而实现高精度，宽范围测量的频率计的设计。2.系统总体设计2.1 系统设计要求本课题设计技术要求：1. 测量范围10HZ-2MHZ；2. 用液晶屏显示测量值；3. 能根据输入信号自动切换量程；4. 可以测量方波、三角波及正弦波等多种波形。2.2 测频方法在频率测量方法中，常用的有直接测频法、直接测周期和等精度测频法。这三种方案各有利弊，其中直接测频法是跟据频率的定义把被测频率信号送到闸门的输入端，只有在闸门开通时间T（以1s计）内，被测（计数）脉冲送抵十进制计数器进行计数。假设计数器的计数值为N，则可得到被测信号频率为f=N。但是由于闸门的开通与关闭的时间与被测频率信号的跳变难以实现同步，因此采用这种测量方法在低频段的相对测量误差可能达到50%，也就是说这种方法在低频段不能满足设计要求。但根据三个方案的分析，直接测频法比其他两个方案更加简便可行，直接测频法虽然在低频测量时误差比较大，但在低频段时我们可以采用直接测周期法，这样就可以有效提高测量精度了。直接测周期法是用被测周期信号去直接控制计数门控电路，使主门开放的时间等于，时标为的脉冲在主门开放时间内进入计数器。设在期间内的计数值为N，可以根据来计算被测信号的周期。与直接测频法相似，经过误差分析，用这种测量法时，被测信号的周期越短，测量的误差越大。也就是说，直接测周期法在高频段时的误差较大，但同样的，可以在高频段采用直接测频法来提高测量的精度。占空比测量则是分别测量被测信号的上升沿脉宽和周期T并分别将这两个数值直接显示出来，以示占空比为：。脉冲宽度测量时，测量电路在检测到脉冲信号的上升沿时打开计数器，在其下降沿时关闭计数器。假设被测脉冲宽度为，计数时钟周期为，计数结果为N，则根据就可算得测量结果。这种脉宽测量的方法与周期测量方法是基本相同的。根据测频、测周的误差分析，在不同的测量档位，选择合理的时基信号频率，可以有效降低测量误差，在此给出数字频率计的量程档位与时基信号的分配，如表1所示。此表将数字频率计分成6个量程档位，在1MHz、100kHz、10kHz测量档位完成频率的测量；在1ms、10ms、100ms测量档位完成周期的测量。表1 测量档位与时基信号的分配测量档位待测信号时基信号1MHz100.00999.00kHz1kHz100kHz10.0099.90kHz100Hz10kHz1.009.99kHz10Hz1ms100.00999.00Hz100kHz10ms10.0099.90Hz10kHz100ms1.009.99Hz1kHz等精度数字测频的基本原理框图如图1所示。图中的闸门、分别控制输入信号周期的计数和闸门时间宽度的计时。其中闸门与输入信号是同步的，这样可以使计数器的量化误差。计数器则是对标准时标信号的周期进行计数，并以此来测量实际的闸门宽度。其中输入信号的频率可表示为：。标准时标信号是由晶体振荡器产生的，它具有足够的周期稳定度，因此可看作常数。故的相对误差为：计数器N1 显示计数器N2 图1 等精度数字测频原理其中为计数器产生的量化误差，最大为个。故在实际设计中，应选择适当的时标周期和闸门宽度能够使得至始至终足够大，并能在的全频段范围内得到足够多的有效位数用以显示。2.3 系统设计思路MCS-51系列的单片机有两个16位的计数器/定时器和，它们可分别代表图1中的计数器和；单片机的外部中断功能能够方便地实现闸门开关与被测信号的跳变沿同步；利用单片机的数据处理能力可编写对应的程序，并实现测量结果的等精度显示。8051INT1T1T1 等精度数字频率计的最简方案如图2所示。假设系统在时刻开始进行初始化，和分别作为计数器和定时器来对输入信号和时标信号进行计数，它们的初始设定值均为0。时标信号的频率在单片机内已固定为，为单片机的时钟频率。外部中断INT1一般设置为边沿触发，并开放INT1和的中断允许。若在时刻，输入信号的跳变沿产生第一次INT1中断时，就开放和的计数闸门同时关闭自身的中断允许。若在时刻，计数满并溢出，可产生中断，系统记录自身的中断次数n，然后再次开放INT1的中断允许。溢出后将从0再次开始继续计数，直到时刻，输入信号产生第二次INT1中断，然后关闭和即完成一次测量过程。中的计数值代表了输入信号完整的个周期。假设中的“剩余”读数为。则被测信号的频率可由下式表示：显示 - - - - - - - - - - 图2 等精度测频原理图 图3 测频波形时序图 图3所示的输入信号频率相对比较高。且在一次完整测量过程中只中断一次，而其间有多个输入信号脉冲。如果信号频率很低，将多次溢出中断，而闸门的开启或是关闭取决于相邻的两个信号脉冲，由此可见，测量闸门的时间宽度是可以自动变化的，且最长为低频信号的一个周期，最短为65536。而实际上，闸门时间可表示为：，其中1。上式是等精度数字测频的一个重要参数（数字特征）。测量完成后，系统将从和读出计数值并计算出。为了保证计算精度和数据的有效位数，可以采用浮点乘除法运算。其数据可由三个字节表示，其中阶码占一个字节，尾数占两个字节，可表示的数据动态范围为。在此范围内，其显示精度决定于尾数的分辨率。因其尾数为两个字节，故显示分辨率接近10进制的5位数。测频装置的测频上限为。当采用24MHz的时钟时，测频上限为1MHz，故，该系统可满足低频信号的测量需求。而对于更高的信号频率，可在输入单片机之前插入预分频器，以此将信号频率降到1MHz以下。而测频的下限并无限制。测频装置在没有调整精度之前，其精度可以达到，这主要取决于单片机驱动的时钟频率的准确度。而在要求较高的测量精度时，可以用标准频率计来校正，使之达到标称频率。而对于一般的工程测试则无需对进行校正。3.系统硬件设计根据系统设计的要求，频率计实际需要设计的硬件系统主要包括以下几个部分：单片机模块、晶振模块、复位模块及显示模块，下面将分别予以介绍。3.1 单片机模块以AT89C52单片机为控制核心，来完成对待测信号的计数、译码和显示以及对分频的控制，利用其内部的计数定时器完成对待测信号频率的测量。单片机AT89C52内部具有3个16位计数定时器，它们可以由编程来实现定时、计数和产生计数溢出时中断要求的功能。3.1.1 AT89C52介绍AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，AT89C52单片机在电子行业中有着广泛的应用。图4 AT89C523.1.2 定时器/计数器方式寄存器TMOD：特殊功能寄存器TMOD为T0、T1的工作方式寄存器，其格式如下： D7 D6 D5 D4 D3 D2 D1 D0GATEC/TM1M0GATEC/TM1M0 T1方式字段 T0方式字段TMOD的低4位为T0的方式字段，高4位为T1的方式字段，它们的含义是完全相同的。1.工作方式选择位M1,M0M1,M0两位确定计数器的结构方式，其对应关系如下表：表2 计数器结构方式功能表M1 M0工作方式 功 能 说 明0 1 方式0 13位计数器0 1 方式1 16位计数器1 0 方式2 初值自动重新装入的8位计数器1 1 方式3仅适用于T0，分为两个8位计数器，T1在方式3停止计数2. 定时器方式和外部事件计数方式选择位C/TC/T=0为定时方式。在定时方式中，以振荡器输出的时钟脉冲的十二分频信号作为计数信号，也就是每一个机器周期定时器加“1”。若晶体振荡频率为12MHZ，则定时器的计数频率就为1MHZ，计数的脉冲周期为1us。定时器从计数初值开始加“1”计数直至定时器溢出，这所需的时间是固定的，所以称为定时方式。C/T=1为外部事件计数方式，这种方式采用外部引脚（T0为P3.4，T1为P3.5）上的输入脉冲作为计数脉冲。内部硬件在每个机器周期采样外部引脚的状态，当一个机器周期采样到高电平，接着的下一个机器周期采样到低电平时计数器为1，也就是说在外部输入电平发生负跳变时为1。外部事件计数时最高计数频率为晶振频率的二十四分之一，外部输入脉冲高电平和低电平时间必须在一个机器周期以上。对外部输入脉冲计数的目的通常是为了测试脉冲的周期、频率或对输入的脉冲数进行累加。3. 门控位GATEGATE为1时，定时器的计数受外部引脚输入电平的控制（INT0控制T0的计数，INT1控制T1的计数）；GATE为0时定时器计数不受外部引脚输入电平的控制。3.2 显示模块3.2.1 LCD1602显示模块的主体是液晶屏LCD1602，其作用是用来显示所测频率的数值。基本操作时序读状态：输入：RS=L,RW=H,E=H 输出：D0D7=状态字写指令：输入：RS=L,RW=L,D0D7=指令码，E=高脉冲。 输出：无读数据：输入：RS=H,RW=H,E=H 输出：D0D7=数据写数据：输入：RS=H,RW=H,D0D7=数据，E=高脉冲 输出：无初始化过程（复位过程）延时15ms写指令38H（不检测忙信号）延时5ms写指令38H（不检测忙信号）延时5ms写指令38H（不检测忙信号）（以后每次写指令、读/写数据操作之前均需要检测忙信号）写指令38H：显示模式设置写指令08H：显示关闭写指令01H：显示清平写指令06H：显示光标移动设置写指令0CH：显示开及光标设置3.2.2 频率数值显示电路图5 LCD液晶显示电路3.3 FPGA3.3.1 简介FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等一系列可编程器件的基础上进一步发展而来的。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路无法轻易改变电路结构的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言（Verilog 或 VHDL）来完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，这种技术是现代 IC 设计验证的主流。这些可编辑元件可以用来实现一些最基本的逻辑门电路或者更复杂一些的组合功能比如编码器和译码器。在大多数的FPGA里，这些可编辑的元件也包含记忆元件，例如触发器（Flipflop）或者其他更加完整的记忆模块。系统设计人员可以根据需要通过可编辑的链接把FPGA内部的逻辑块连接起来，就像把一个电路板被放在了一个芯片里。一个出厂后的成品FPGA模块可以按照设计者而改变，所以FPGA可以完成设计者所需要的逻辑功能。FPGA一般来说比ASIC（专用集成芯片）的运行速度要慢，无法完成复杂的设计，但是它的功耗较低。FPGA也有很多的优点比如可以快速成品，可以轻易地改正程序中的错误，所以他的造价也便宜。3.3.2 发展概述最早的可编程逻辑器件出现在20世纪70年代初，主要是可编程只读存储器和可编程逻辑阵列。70年代末出现了可编程阵列逻辑器件。80年代初期，美国Lattice公司推出了一种新型的PLD器件，称为通用阵列逻辑，一般认为它是第二代PLD器件。随着技术的进步，生产工艺的不断改进，器件的规模不断扩大，逻辑功能不断增强，各种可编程逻辑器件如雨后春笋般涌现。在20世纪80年代中期，美国Xilinx公司首先推出了现场可编程门阵列器件（FPGA）。FPGA器件采用逻辑单元阵列结构和静态随即存取存储器工艺，设计灵活、集成度高、可无限次反复编程，并可现场模拟调试验证。FPGA/CPLD经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。比较典型的就是Xilinx公司的FPGA器件系类和Altera公司的CPLD西列，他们开发较早，占据了较大的市场。当然还有许多其他公司，他们的产品各有特色，走的技术路线也不尽相同。3.3.3 芯片结构主流的FPGA仍是基于查表技术的，但它们已经远远超过了先前版本所拥有的基本性能，并且整合了常用功能（如DSP、ARM和时钟管理）的硬核模块。FPGA芯片主要由7部分完成，分别为：基本可编程逻辑单元、丰富的布线资源、完整的时钟管理、可编程输入输出单元、嵌入块式RAM、内嵌专用硬件模块和内嵌的底层功能单元。具体的各个模块的功能本文不在这里作详细的介绍。3.3.4 工作原理FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括输出输入模块IOB（Input Output Block）、内部连线（Interconnect）和可配置逻辑模块CLB（Configurable Logic Block）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路或是门阵列（如PAL，GAL及CPLD器件）相比，具有不同的结构。FPGA利用小型查找表（161RAM）来实现组合逻辑的功能，每个查找表会连接到一个D触发器的输入端，D触发器再驱动其他逻辑电路或驱动I/O模块，由此就构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块之间利用金属连线互相连接或者连接到I/O模块。FPGA的逻辑功能是通过向内部静态存储单元加载编程数据来实现的，存储于存储器单元中的数据决定了逻辑单元所能实现的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。本文使用的开发板是由康芯公司开发的KX_7C5X型实验系统板。CycloneII EP2C8Q208 FPGA(8745个D触发器、两个锁相