电气工程及其自动化毕业论文

1 数字电子技术课程设计报告 设计课题 : 数字抢答器 设计 姓 名 : 徐涛 干君峰 学 院 : 工 学 院 专 业 : 电气工程及其自动化 班 级 : 09 级 （ 2） 班 学 号 : 09177036 09177043 日 期 2011 年 12 月 14 日 2011 年 1 月 6 日 指 导教师 : 刘 权 、马德贵 安徽农业大学工学院机电工程系 2 目 录 1设计的任务与要求 3 2.单元电路的设计 3 2.1 设计 思路 3 2.2 抢答开关电路设计 5 2 . 3 报警电路设计 8 2.4 计分电路设计 10 2.5 主要元器件的选择 10 3.系统电路总图 11 4.经验体会 12 参考文献 12 3 1. 设计的任务与要求 1.1 基本要求 ： 1、设计一个可容纳 6组 参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。有指示灯显示抢答组别，扬声器发出 2-3秒的音响。 3、设置一个计分电路，每组开始预置 50分，由主持人记分，答对一次加 5分，答错一次减 5分。 4、设置犯规电路。对超时抢答的组别明喇叭示警。 1.2 设计要求 1. 画出电路原理图； 2. 元器件及参数选择； 3. 编写设计报告 写出设计的全过程，附上有关资料和图纸，有心得体会。 2.单元电路的设计 2.1设计 思路 1.基本原理 （ 1）本题 的根本任务时准确的判断出第一抢答者的信号并将其锁存。实现这一功能可用触发器和锁存器等。在得到第一信号后应立即将电路的输入封锁，即使其他组再次发出抢答信号也无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效，否 4 则应视为提前抢答而犯规。 （ 2）当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二级管直接指示出组别。还可以用鉴别出的第一抢答信号控制一个具有两种工作频率的交替变化的音频振荡器工作，使其推动扬声器发出两个笛音音响，表示该题抢答有效。 （ 3）记分电路 可采用 两 位七段数码管显示，由于每次都是加或减 5 分，只要十位和 个 位做加 /减计数即可，可采用十进制加 /减计数器完成。 2.设计框图 数字式智力竞赛抢答器原理框图 接通电源后，主持人将开关拨到 清零 状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置拨至开始 状态，宣布 开始 ，抢答器工作。抢答定时器 30 秒倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示等功能。如果再次抢答必须由主持 5 人再次操作 清除 和 开始 状态开关。 2.2 抢答开关电路设计 抢答开关电路原理图 6 该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示该编号；二是禁止其他选手按键操作无效。工作过程：开关 S 置于 清零 端时， RS 触发器的 R端均为，个触发器输出置，使 74LS148 的 ST ，使之处于工作状态。当开关 S 置于 开始 时，抢答器处于等待工作状态，当有选手将键按下时（如按下 S5） 74LS148 的输 ， 经RS 锁存后， 1Q=1,74LS148 处于工作状态， Q Q Q=101,经译码显示为 。此外， 1，使 74LS148的 ST ，处于禁止状态，封锁其他按键的输入。当按键松开即按下时， 74LS148 的 = 1, 此时由于仍为，使 ST，所以 74LS148 仍处于禁止状态，确保不会 出 现二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将开关重新置于“清除”端，然后再进行下一轮抢答。 74LS148 为线线优先编码器，图 3 为其功能表。 7 图 3 74LS148 的功能真值表 74LS48 功能说明： 动态灭零输入端 RBI：低电平有效。当 LT 1、 RBI 0、且译码输入全为 0 时，该位输出不显示，即 0 字被熄灭；当译码输入不全为 0 时，该位正常显示。本输入端用于消隐无效的 0。如数据 0736.40 可显示为 736.4。 8 2.3 报警电路设计 时序控制电路是抢答器设计的关键，它要完成以下三项功能： 主持人将控制开关拨到 开始 位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时，扬声器 发声，同时抢答电路和定时电路停止工作。图中，门 G1 的作用是控制时钟信号 CP 的放行与禁止，门 G2 的作用是控制 74LS148 的输入使能端 ST 。 9 时序控制电路 工作原理是：主持人控制开关从“清除”位置拨到“开始”位置时，来自图 2 中的 74LS279 的输出 1Q=0，经 G3 反相， A 1，则时钟信号 CP 能够加到 74LS192的 CPD 时钟输入端，定时电路进行递减计数时。同时，在定时时间未到时，则“定时到信号”为 1，门 G2的输出ST =0，使 74LS148 处于正常工作状态，从而实现功能的要求。 当选手在定时时间内按动抢答键时， 1Q 1，经 G3 反相， A 0，封锁CP 信号，定时器处于保持工作状态；同时，门 G2的输出 ST =1， 74LS148 处于禁止工作状态，从而实现功能的要求。当定时时间到时，则“定时到信号”为 0， ST =1， 74LS148 处于禁止工作状态，禁止选手进行抢答。同时，门 G1 处于关门状态，封锁 CP 信号，使定时电路保持 00 状态不变，从而实现功能的要求。集成单稳触发器 74LS121 用于控制报警电路及发声的时间。 10 2.4 计分电路设计 计分器的电路结构图，由 两 片 74LS192 构成，高位 74LS192 预置数为 0101，次位 74LS192 预置数为 0000，这就满足各组显示的初始分数均为 50 分， 192 的预置数端（即 PL 端）相连由主持人控制，其余各端子均无效。次 192 的加法输入端与减法输入端引出由主持人来控制加减分数，从而实现了主持人对各参赛小组的分数控制。显示分数的电路由 74LS48 与数码显示管组成。 2.5 主要元器件的选择 1共阴八段数码管 13 个； 2 74LS48 集成块 13 块； 3 74LS148 集成块 1 块； 11 4 74LS192 集成块 13 块； 5 555 定时器集成块 2 块； 3.系统电路总 图 12 13 4.经验体 会 本次实习有机地结合了理论与实践，既考察了我们对理论知识的掌握情况，还反映出我们实际动手能力，更主要的是它激起我们创新思维，为今后的进一步学习创下良好条件，为以后的就业也打下一个根基，真可谓一举多得。 总之，在设计过程中学到了许多。作为现代的大学生，如果仅停留在以往的层次上，是远远跟不上时代的步伐，也无法使自己立足在竞争如此激烈的社会里，通过此次实习，让我看到了自己的水平和差距。 参考资料 1 金定洲 著 . 数字 电子技术 实验教程 合肥 ：安