16春西电《数字逻辑电路》在线作业.doc_第1页
16春西电《数字逻辑电路》在线作业.doc_第2页
16春西电《数字逻辑电路》在线作业.doc_第3页
16春西电《数字逻辑电路》在线作业.doc_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

谋学网西电数字逻辑电路在线作业一、单选题(共 15 道试题,共 60 分。)1. 同步时序电路和异步时序电路比较,其差异在于后者_。. 没有触发器. 没有统一的时钟脉冲控制. 没有稳定状态. 输出只与内部状态有关正确答案:2. 若4位二进制加法计数器正常工作时,由0000状态开始计数,则经过43个输入计数脉冲后,计数器的状态应是_. 0011. 1011. 1101. 1110正确答案:3. 当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 为低电平,其余输入端为高电平时,输出信号为_。. 1110. 1010. 1001. 1000正确答案:4. 可以用来暂时存放数据的器件是(). 计数器. 寄存器. 全加器. 序列信号检测器正确答案:5. 标准或与式是由_构成的逻辑表达式. 最大项之积. 最小项之积. 最大项之和. 最小项之和正确答案:6. 在组合逻辑电路的常用设计方法中,可以用_来表示逻辑抽象的结果。. 真值表. 状态表. 状态图. 特性方程正确答案:7. N个触发器可以构成最大计数长度(进制数)为_的计数器。. N. 2N. N2. 2N正确答案:8. 对于JK触发器,若J=K,则可完成_触发器的逻辑功能。. RS. . T. T正确答案:9. 只考虑本位数而不考虑低位来的进位的加法称为_. 全加. 半加. 全减. 半减正确答案:10. 下列触发器中,没有约束条件的是_。. 基本RS触发器. 主从RS触发器. 同步RS触发器. 边沿触发器正确答案:11. 组合逻辑电路通常由_组合而成。. 门电路. 触发器. 计数器. 寄存器正确答案:12. 在下列逻辑电路中,不是组合逻辑电路的有_。. 译码器. 编码器. 全加器. 寄存器正确答案:13. 十进制数25用8421码表示为_。. 10 101. 0010 0101. 100101. 10101正确答案:14. 异步计数器设计时,比同步计数器设计多增加的设计步骤是_. 画原始状态转换图. 进行状态编码. 求时钟方程. 求驱动方程正确答案:15. 用8级触发器可以记忆_种不同的状态. 8. 16. 128. 256正确答案: 西电数字逻辑电路在线作业二、判断题(共 10 道试题,共 40 分。)1. 利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态。. 错误. 正确正确答案:2. 同步二进制计数器的电路比异步二进制计数器复杂,所以实际应用中较少使用同步二进制计数器。. 错误. 正确正确答案:3. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。. 错误. 正确正确答案:4. 若要实现一个可暂停的一位二进制计数器,控制信号=0计数,=1保持,可选用T触发器,且令T=。. 错误. 正确正确答案:5. 由两个TTL或非门构成的基本RS触发器,当R=S=0时,触发器的状态为不定。. 错误. 正确正确答案:6. 异步时序电路的各级触发器类型不同。. 错误. 正确正确答案:7. 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。. 错误. 正确正确答案:8. 8421码1001比0001大。. 错误. 正确正确答案:9. 组合逻辑电路任意时刻的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论