计算机组成原理试卷B卷及答案.doc

华侨大学 2009年计算机组成原理试卷（B卷）班级 姓名 学号题号一二三四五六七八九十总分得分一、选择题（每题2分，共18分）1、下列关于冯诺依曼型计算机的描述，不正确的是_C_。A）计算机硬件系统由运算器、存储器、控制器、输入设备、输出设备五大部件组成B）指令和数据在存储器中都是二进制码存储C）指令存储器和数据存储器独立分设在不同的存储器D）存储程序并按地址顺序执行是CPU自动工作的关键2、当机器字长一定时，_B_越长，浮点数表示的范围越大，精度越低。A）阶符 B）阶码C）尾符 D）尾数3、下列关于cache地址映射的描述，不正确的是_D_。A）全相联映射方式中，主存的一个块可能存放到cache中任意一行B）直接映射方式中，主存的一个块只能存放在cache的一个特定行C）全相联映射方式的cache利用率高，直接映射方式的cache利用率低D）组相联映射方式是全相联映射和直接映射方式的折中方案，即主存中的一个块放到cache的哪个组是灵活的，而放到该组的哪个行是固定的。4、CPU响应中断的时间是_C_。A）中断源提出请求B）取指周期结束C）执行周期结束D）间址周期结束5、分支预测的目的是为了_D_。A）提高转移指令的执行速度B）提高每条指令的流水执行速度C）提高程序的正确性D）提高指令预取的成功率6、在堆栈寻址中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元。如果进栈操作顺序是：（SP）-1SP，（A）Msp；那么出栈操作的顺序应是_A_。A）（Msp）A，（SP）+1SPB）（SP）+1SP，（Msp）AC）（SP）-1SP，（Msp）AD）（Msp）A，（SP）-1SP7、中断处理过程中，_A_是由硬件完成。A）关中断B）开中断C）保存CPU现场D）恢复CPU现场8、下列说法中正确的是_D_。A）多体交叉存储器主要解决扩充容量问题。B）Cache地址空间是主存地址空间的一部分。C）主存都是由易失性的随机读写存储器构成的。D）Cache的功能全部由硬件实现。9、计算机操作的最小单位时间是_A_。A）时钟周期B）指令周期C）CPU周期D）中断周期。二、填空题（共22分）1、若机器数为补码，某寄存器中的内容为BF(十六进制)，则该寄存器存储的数据真值是_-65_(用十进制表示)。（2分）2、多模块交叉存储器中，地址在模块中的安排方式有_顺序_和_交叉_两种。（2分）3、已知cache存储周期为20ns，主存存储周期为220ns，cache/主存系统平均访问时间为60ns，则cache命中率是_80%_。（2分）4、假设某机器有120条指令，平均每条指令由5条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度位32bit，则控制存储器的容量最少是_15392bit_。（2分）5、流水线中存在的三种相关冲突分别是_资源相关_，_数据相关_和_控制相关_。（3分）6、按总线仲裁电路的位置不同，总线总裁分为_集中式_仲裁和_分布式_仲裁。（2分）7、设字长8位（含1位符号位），则原码定点小数能表示的绝对值最大负数是_-（1-2-7）_。（2分）8、在组合逻辑控制器中，微操作控制信号由_时序_、_状态条件_和_ 指令_ 决定。（3分）9、已知有四位数P1P2P3P4采用偶校验，其校验位C的表达式为_P1异或 P2异或P3异或P4_。（2分）10、在不改变中断响应优先级次序的条件下，通过_中断屏蔽_可以改变中断处理次序。（2分）三、浮点数标准IEEE754的规格化数表示方式为(-1)s*1.m*2e-127，其中s为符号位，m为尾数，e为阶码，32位浮点数的s、e、m分别占1，8，23bit，请写出下列十进制数的IEEE754标准的32位浮点规格化数。（10分）(1) 25/64(2) -35/128答：25/64=(0.00011001)2=(1.1001x2-4)2-35/64=(-0.00100011)2=(-1.00011x2-3)2故25/64的IEEE754标准的32位浮点规格化数为：0,01111011,10010000000000000000000-35/64的IEEE754标准的32位浮点规格化数为：1,00111110,00011000000000000000000四、已知x=0.1011，y=0.1101，求xy（用补码加减交替法进行运算）。（7分，注：网络专业的学生不做）五、设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM，4K8位RAM，2K8位ROM，以及74138译码器和各种门电路。要求：（15分）1）写出主存地址空间分配，要求：8000H87FFH为系统程序区；8800H8BFFH为用户程序区。2）合理选用上述存储芯片，说明各选几片？3）详细画出存储芯片的组成框图以及CPU与存储器连接图。答：1）根据主存地址空间分配为A15 A0 2K8位 1000 0000 0000 0000 1000 0111 1111 11111K8位 1000 1000 0000 0000 1000 1011 1111 11112）选出所用芯片类型及数量 2K8位ROM 1片1K4位RAM 2片3）CPU与存储芯片的连接图如图所示：六、某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（12分）1）画出一地址指令格式并指出各字段的作用；2）该指令直接寻址的最大范围（十进制表示）；3）一次间址的寻址范围（十进制表示）；4）相对寻址的位移量（十进制表示）。答：1）一地址指令格式为OPMAOP 操作码字段，共7位，可反映120种操作；M 寻址方式特征字段，共3位，可反映5种寻址方式；A 形式地址字段，共1673 = 6位 2）直接寻址的最大范围为26 = 64 3）由于存储字长为16位，故一次间址的寻址范围为216 = 65536 4）相对寻址的位移量为32+31七、CPU执行一段程序时，Cache完成存取的次数是3800次，主存完成存取的次数为200次，已知Cache的存取周期为50ns，主存的存取周期为250ns，求：（6分）1）Cache命中率H2）平均访问时间Ta答：1）H=Nc/(Nc+Nm)=3800/4000=95%2）Ta=H*tc+(1-H)tm=0.95*50+0.05*250=47.5+12.5=60ns八、下图所示为单总线CPU内部框图，其中R0R3为通用寄存器，ALU具有加、减运算功能。完成下列问题：（10分）1）说明图中IR,PC,AR,DR,Y,Z寄存器的作用。2）画出加法指令ADD (R