SOPCEDA综合课程设计1616的点阵显示设计.doc

江西理工大学应用科学学院江西理工大学应用科学学院 SOPC EDASOPC EDA 综合课程设计报告综合课程设计报告 设计题目 设计题目 16 16 的点阵显示设计的点阵显示设计 设设 计计 者 者 学学 号 号 班班 级 级 指导老师 指导老师 完成时间 完成时间 设计报告设计报告综合测试综合测试总评总评 格式格式 10 内容内容 40 图表图表 10 答辩答辩 20 平时平时 20 目录目录 绪绪 论论 1 第一章第一章 设计项目与分析设计项目与分析 2 1 1 设计要求 2 1 2 设计原理 2 1 3 设计框图 3 1 4 顶层文件设计 3 第二章第二章 一屏一屏亮灯显示一屏一屏亮灯显示 5 2 1 时序控制模块设计 5 2 2 扫描控制模块设计 6 2 3 显示控制模块设计 7 2 4 显示控制模块仿真 15 第三章第三章 暗灯显示暗灯显示 16 3 1 暗灯控制模块设计 16 3 2 扫描控制模块设计 17 3 3 暗灯显示控制模块设计 18 第四章第四章 心得体会心得体会 27 参考文献参考文献 28 1 绪绪 论论 1 在信息产业中 EDA 产生的影响 随着大规模集成电路技术和计算机技术的不断发展 在设计通信 国防 航天医学 工业自动化 计算机应用 仪器仪表等领域的电子系统设计工作中 EDA 技术的含量正以 惊人的 速度上升 电子类的高新技术项目的开发也逾益依赖于 EDA 技术的应用 即使是 普通的电子产品的开发 EDA 技术常常使一些原来的技术瓶颈得以轻松突破 从而使得产 品的开发周期大为缩短 性能价格大幅度提高 不言而喻 EDA 技术将迅速成为电子设计 领域中的极其重要的组成部分 2 中国国内 EDZ 发展情况 从目前的 EDA 技术来看 其发展趋势是政府重视 使用普及 应用广泛 工具多样 软 件功能强大 中国 EDA 市场已渐趋成熟 不过大部分设计工程师面向的是 PC 主板的小型 ASIC 领域 仅有小部分的设计人工发复杂片上系统器件 为了与台湾和美国的设计工程师形成更有力 的竞争 中国的设计队伍有必要购入一些最新的 EDA 技术 在信息通信领域 优先发展高速宽带信息网 深亚微米集成电路 新型元器件 计算机及 软件技术 第三代移动通信技术 信息管理 信息安全技术 积极开拓以数字技术 网络 技术为基础的新一代产品 发展新兴产业 培育新的经济增长点 要大力推进制造业信息 化 积极开展计算机辅助设计 CAD 计算机辅助工程 CAE 计算机辅助工艺 CAPP j 计算机辅助制造 CAM 产品数据管理 PDM 制造资源计划 MRPII 以及 企业管理资源 ERP 等 有条件的企业可开展 网络制造 便于合作设计 合作制造 参与 国内和国际竞争 开展 数控化 工程和 数字化 工程 自动化仪表的技术发展趋势的 测试技术 控制技术与计算机技术 通信技术进一步融合 形成测量 控制 通信与计算 机结构 在 ASIC 和 PLD 设计反面 向超高速高密度低功耗低电压方向发展 3 课程对多功能数字时钟的设计加深对 EDA 课程的理解 1 加深 VHDL 语言设计的理解 2 通过功能数字时钟的设计了解简易集成电路的设计思路 3 通过对多设计目的 4 属性 MAX PLUS II 仿真软件的工作方法以及应用技术 2 第一章第一章 设计项目与分析设计项目与分析 1 1 设计要求 设计要求 使用 FPGA 设计一个 16 16 的点阵显示的控制器 使点阵能够按照自定义的花 样显示文字或者数字 要求至少实现两种花样显示 江西理工大学应用科学学 院欢迎您 其他功能可以自行设计增加 1 2 设计原理设计原理 本设计是针对一个 16 16 的点阵 使用逐列循环扫描的方式来一屏一屏地 显示和滚动地显示 江西理工大学应用科学学院欢迎您 15 个汉字 由于显示器为列共阳 行共阴的结构 因此不可能在同一时刻显示出整个 汉字 为了显示出整个汉字 首先分布好汉字信息 然后以不低于 50Hz 频率 的时序逐一点亮每一列 即每列逐一加高电位 同时行给汉字信息 根据人眼 的视觉残留特性使之形成整个汉字的显示 实验箱上为我们提供了 16 16 的点阵显示模块 通过观察 我们可以看到 此点阵显示屏即为 16 行 16 列的 LED 显示灯 那么控制这些灯的亮暗分布 就能达到字符显示的目的 首先我们设计要正确显示 江西理工大学应用科学 学院欢迎您 显示屏上的灯亮暗的情况如何 方案一方案一 如第一个汉字 江 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 3 第一种花样是用亮着的灯组合所要显示的字 高电平 1 代表灯是亮的 低 电平 0 代表灯是暗的 上面我们看到的就是 江 字 依此类推 我们就可 以设计出要显示的 江西理工大学应用科学学院欢迎您 一屏一屏地显示汉字 江西理工大学应用科学学院欢迎您 15 个汉字 方案二方案二 第二种花样是用暗着的灯组合所要显示的字 高电平 1 代表灯是亮的 低 电平 0 代表灯是暗的 上面我们看到的就是 江 字 依此类推 我们就可 以设计出要显示的 江西理工大学应用科学学院欢迎您 一屏一屏地显示汉字 江西理工大学应用科学学院欢迎您 15 个汉字 在显示汉字的基础上加一个 gs 信号作为计数器 当 gs 为 0000 第一个汉字 当 gs 为 0001 时显示第二个汉字 当 gs 为 0010 当 gs 为 1110 时显示第十五 个汉字 用时钟信号 clk 控制 gs 的计数 就可以一屏一屏地显示汉字 1 3 设计框图设计框图 时序控制 扫描控制 译码输出显示控制 图 1 1 1 4 顶层文件设计顶层文件设计 顶层文件来实现循环显示各个汉字的功能 它由时序控制模块 扫描模块 和汉字显示控制模块组成 时序控制模块利用脉冲来控制每个汉字的显示时间 扫描控制模块利用列扫描脉冲产生列扫描信号 而汉字显示控制模块用时序控 制模块和扫描控制模块所提供的脉冲信号来点亮各个汉字模型中相应的灯 在 时序模块的控制下 此设计中每 15 个汉字为一个循环 实现了各个汉字循环显 示的功能 实现显示 江西理工大学应用科学学院欢迎您 结合实际 模块 LICHAO01 LICHAO02 LICHAO03 分别实现时序控制模块 扫描模块和汉字 显示控制模块 具体电路的 顶层文件设计如下图 4 图 1 2 顶层电路图 5 第二章第二章 一屏一屏亮灯显示一屏一屏亮灯显示 2 1 时序控制模块设计时序控制模块设计 为使汉字不断地循环显示 并且使每个字之间有停顿 就需要在中间加一 定的延时和循环环节 当计数满 4 个脉冲时 cnt 自动清零 每个汉字显示 4 个 脉冲的时间 一共有 15 个汉字 当 tmp 1110 时 tmp 自动清零 进入下一个循 环 不停的循环显示每个汉字 图 2 1 时序控制模块 其实现程序为 library ieee use ieee std logic 1164 all use ieee std logic unsigned all entity LICHAO01 is port clk in std logic q out std logic vector 3 downto 0 end LICHAO01 architecture one of LICHAO01 is begin process clk variable cnt integer variable tmp std logic vector 3 downto 0 begin if clk event and clk 1 then if cnt 4 then cnt cnt 1 else cnt 0 if tmp 1110 then tmp 0000 else tmp tmp 1 end if end if 6 end if q tmp end process end 时序控制模块仿真图 2 2 扫描控制模块设计扫描控制模块设计 此模块用来实现列扫描控制 每扫描完 16 列 tmp 自动清零 这样就提供 了一个列循环扫描的功能 这样就可以循环的显示各个汉字了 图 2 2 扫描控制模块 其实现程序为 library ieee use ieee std logic 1164 all use ieee std logic unsigned all entity LICHAO02 is port clk in std logic so out std logic vector 3 downto 0 end LICHAO02 architecture one of LICHAO02 is begin process clk variable tmp std logic vector 3 downto 0 begin if clk event and clk 1 then if tmp 1111 then 7 tmp 0000 else tmp tmp 1 end if end if so case hs is 8 when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0001 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0010 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0011 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0100 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0101 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0110 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0111 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1000 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1001 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1010 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1011 case hs is 13 when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1100 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1101 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1110 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when others null end case end process end 15 2 4 显示控制模块仿真显示控制模块仿真 亮灯显示控制模块仿真图 16 第三章第三章 暗灯显示暗灯显示 3 1 暗灯控制模块设计暗灯控制模块设计 为使汉字不断地循环显示 并且使每个字之间有停顿 就需要在中间加一 定的延时和循环环节 当计数满 4 个脉冲时 cnt 自动清零 每个汉字显示 4 个 脉冲的时间 一共有 15 个汉字 当 tmp 1110 时 tmp 自动清零 进入下一个循 环 不停的循环显示每个汉字 图 2 1 时序控制模块 其实现程序为 library ieee use ieee std logic 1164 all use ieee std logic unsigned all entity LICHAO01 is port clk in std logic q out std logic vector 3 downto 0 end LICHAO01 architecture one of LICHAO01 is begin process clk variable cnt integer variable tmp std logic vector 3 downto 0 begin if clk event and clk 1 then if cnt 4 then cnt cnt 1 else cnt 0 if tmp 1110 then tmp 0000 else tmp tmp 1 end if end if 17 end if q tmp end process end 时序控制模块仿真图 3 2 扫描控制模块设计扫描控制模块设计 此模块用来实现列扫描控制 每扫描完 16 列 tmp 自动清零 这样就提供 了一个列循环扫描的功能 这样就可以循环的显示各个汉字了 图 2 2 扫描控制模块 其实现程序为 library ieee use ieee std logic 1164 all use ieee std logic unsigned all entity LICHAO02 is port clk in std logic so out std logic vector 3 downto 0 end LICHAO02 architecture one of LICHAO02 is begin process clk variable tmp std logic vector 3 downto 0 begin if clk event and clk 1 then if tmp 1111 then 18 tmp 0000 else tmp tmp 1 end if end if so case hs is 19 when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0001 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0010 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0011 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0100 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0101 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0110 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 0111 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1000 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1001 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1010 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1011 case hs is 24 when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1100 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1101 case hs is when 0000 qoqoqoqoqoqoqoqoqoqoqoqoqoqoqoqonull end case when 1110 case hs is when 0000