（通信与信息系统专业论文）基于risc结构的asip设计.pdf

浙门大学硕士论文y 2 3 6 9 摘要 随着集成电路芯片生产工艺向深亚微米发展 已可以使一个系统或一个子系统集成在一 个芯片上 称为系统集成芯片 s y s t e mo nc h i p 而基于r i s c 核的专用指令处理器 a p p l i c a t i 0 1 1 一s p e c i f i ci n s t r u c t j o ns e tp r o c e s s o r 是构成其它更大系统的关键 传统的设计方法已不适应这种系统设计 为了缩短系统芯片的设计时间 重复利州已有 的设计 核基设计技术已被广泛采用 本文从芯片系统的整体八手 霞点从系统的结构 软硬件分割以及芯片系统的设计验证 三个方面对该芯片系统的设计做了深入的研究 提出了一种基于1 p 核的软硬件协同设计方 法 运日j 该方法对a s i p 进行设计 并采用虚拟机的模犁 采j j 指令集程序 a c 一3 解码程 序 t s 流群序进行仿真验证 最后用0 2 5 nc m o s 亡艺在e d at 具 二实现 综合结果表明 基于i p 核的软硬件协 同设计力法 具有具体结构对算法的适应性好 设计周期短 系统易丁优化等特点 关键词 系统集成芯片 软硬件协同设计 r i s c 核 虚拟机 塑垩盔兰塑主鲨塞 一 a b s t r a c t c sr a p i dd e v e l o p m e n ti n t os u b m i c r ot e c h n o l o g ye n a b l e sas y s t e mo ras u b s y s t e mt o b e i n t e g r a t e di n t oac h i p w h i c h i sc a l l e ds y s t e mo nc h i p s o c a n da s i p a p p l i c a t i o n s p e c i f i ci n s t r u c t i o ns e tp r o c e s s o r b a s e do nr i s c c o r ei s t h ek e yt oi n t e g r a t eo t h e rs y s t e m t r a d i t i o n a l d e s i g n m e t h o d si si n e f f i c i e n tt om o d e ms y s t e md e s i g n t h en e wa p p r o a c h m a k e su s eo f c o r e b a s e dd e s i g nm e t h o dt os a v ed e v e l o p m e n tt i m ea n dt or e u s ee x i s t i n gd e s i g n s t h i sp a p e rm a i n l yf o c u s e so nt h ef o l l o w i n gt h r e ef i e l d s y s t e ms t r u c t u r e s y s t e mh w s w h a r d w a r e s o f t w a r e p a r t i t i o n s y n t h e s i s a n dv e r i f i e a t i o n a n dp r e s e n t sah w s w c o d e s i g nm e t h o db a s e do ni p i n t e l l e c t u a lp r o p e r t y c o r e w eu s et h ism e t h o dt od e s i g n a s i p a n dv e r i f yt h i sv i r t u a lm a c h i n eu s i n gi n s t r u c t i o nc o d e s a c 一3 c o d e sa n d t s t r a n s p o r ts t r e a m f l o w a t1 a s t w ec o m p i l et h ed e s i g nw i t hs y n o p s y sd e s i g nc o m p i l e ri n0 2 5 p r oc m o s t e c h n o l o g y t h es y n t h e s i si n f o r m a t i o na b o u ta r e a p o w e ra n dt i m es h o w st h a t t h is m e t h o dh a st h ea d v a n t a g eo ff i t t i n gs p e c i a la r c h i t e c t u r ei n t oa l g o r i t h m se a s i l y t h u s u s eo fh w s wc o d e s i g nm e t h o dc a n l e a dt or a i s et h ep o t e n t i a lq u a l i t ya n d s h o r t e nt h ed e v e l o p m e n tt i m eo fd e s i g n k e yw o r d s s o c h w s w c o d e s i g n r i s cc o r e v i r t u a lm a c h i n e 浙江大学硕士论文 第l 章绪论 随着现代集成电路生产工艺的发展 按照摩尔定律 芯片集成规模每隔一年半增长一倍 最小特征尺寸缩小3 0 芯片尺寸每年提高1 2 而丁作速度翻一番 进入2 1 世纪以后 芯 片最小特征尺寸已达到0 1 8um 单片集成门数可达到1 0 0 m 门 i c 设计已进入超深亚微米 v d s m v e r yd e e ps u bm ic r o m e t e r 时代 因此 在如此大规模的集成度下 一个测控 通信 多媒体 消费类电子系统或子系统可以集成在一个芯片上 可以称之为s o c s y s t e mo n c h i p s o c s y s t e m o nc h i p 可以译为 系统集成芯片 意指它是一个有专用目标的集成电路 其中包含完整系统并有嵌入软件的全部内容的产晶 s o c 也可以译为 系统芯片集成 意指 它是一种技术 用以实现从确定系统功能开始 到软 硬件划分 并完成设计的整个过程 作为a s i c h p p l i c a t i o ns p e c i f i ci c 设计方法学中的新技术 s o c 始于2 0 世纪9 0 年代中期 d a t a q u e s t 杂志把s o c 定义为在一个芯片上包含计算引擎 存储器和逻辑电路的 集成电路 这l e 是对九十年代中期s o c 设计的描述 1 9 9 4 年m o t o r l a 发布的f 1 e x 核i p t m 系统 用来制作基于6 8 0 0 0 t m 和p o w e rp c t m 的定制微处理器 和1 9 9 5 年l s il o g i c 公司为 s o n y 公司设计的一个s o c 其中包含有m i p s 微处理器 存储器和专有的s o n y 逻辑 可能是 基于i p i n t e l l e c t u a lp r o p e r t y 核完成s o c 设计的最早报导 1 9 9 6 年 i b m 公司的第一 个s o c 芯片问世 这个芯片包含有p o w e r p c 4 0 1 微处理器 s r a m 存储器 高速模拟存储接口 和专川定制逻辑 随着s o c 应用的多样化 s o c 的定义迅速超越了原来的 计算引擎 存储器和逻辑电路 的范畴 它包含了更多的各种i p 有线通信增加了e t h e r n e t s o n e t s e r d e s 和通用串行总线 u s b 等i p 模块 定制应用加入了m p e g f i r e w a r e n t s c p a l 和v i d e o d a c 数据处理增加了a g p 4 x a l d c v g a p c i 和r a m b u s 等i p 模块 无线通信则加入了d s p 和r f 组件等i p 模块 冈此 可以将s o c 定义为 在一个芯片上广泛采用多种i p 模块 使用粘连逻辑 g l u e l o g i e 将各种i p 连接在一起 以完成某种功能的电路组合 i s o c 技术 深亚微米和o 1 微米的半导体技术将使得在一块芯片上布置几亿个晶体管成为可能 随 着芯片集成度的飞速提高 一个电子系统或分系统可以完全集成在一个芯片之上 因此 集 浙江大学硕士论义 成电路的设计已经进入系统集成芯片 s o c 时代 由丁单片系统级芯片设计在速度 功耗 成本上和多芯片系统相比占有较大的优势 另 外电子系统的专用性对不同的应用 要求有专用的系统 因此发展s o c 设计在未来的集成电 路设计业中将有举足轻重的地位 然而 s o c 具有规模大 结构复杂的的特点 若还采用传统的a s i c 设计方法 那必将大 人延迟系统设计的完成时间 将难以想象 因此 我们必须采用适合s o c 设计的新的设计的 方法 来适应这种变化 而基丁i p 核的片上系统软硬件协同设计方法 正可以解决在s o c 设计中所遇到的困难 它采用层次化 自顶而下 t o p d o w n 的设计策略 在设计周期的早期 开发系统解决方案 进行功能规范定义 开发相应的算法模型 进行软 硬件划分 重用i p 模块 将它们集成以 满足特定的系统规范 并开发相应的支持软件对系统进行协同验证 1 1s o c 的特点 规模大 结构复杂 数自万门乃至上亿个元器件设计规模 而且电路结构还包括m p u s r a m d r a m e p r o m 闪速存贮器 a d c d a c 以及其它模拟和射频电路 为了缩短投放市场时间 要求设计起点比 普通a s i c 高 不能依靠基本逻辑 电路单元作为基础单元 而是采用被称为知识产权 i p 的更大的部件或模块 在验证方法上要采用数字和模拟电路在一起的混合信号验证方法 为 了对各模块特别是i p 能进行有效的测试 必须进行可测性设计 速度高 时序关系严密 高达数百兆的系统时钟频率以及各模块内和模块间错综复杂的时序关系 给设计带来了 许多问题 如时序验证 低功耗设计以及信号完整性和电磁干扰 信号串扰等高频效应 深弧微米 艺加工技术 d s m d e e ps u bm i c r o n 系统级芯片多采用深亚微米工艺加工技术 目前 世界上最先进的半导体工艺已进入到 深亚微米 线宽0 1 8 m 如今 线宽为0 2 5 9m 至0 1 8 p m 的芯片已经很普遍 0 1 8 p m 的 芯片正在迅速生产 1 9 9 7 年b e l l l a b 己研制成功最小线宽为0 0 6 p m 的电路 到2 0 0 3 年前 后 线宽将达0 1 2 9 m 表l 显示了这种发展趋势 浙江大学硕士论文 年代 1 9 9 71 9 9 92 0 0 12 0 0 32 0 0 6 2 0 0 9 1 2 艺最小特征 02 50 1 8o 1 5o 1 30 1 00 0 7 i 尺寸 t 晶体管数目 1 l m2 l m4 0 m7 6 m2 0 0 m5 2 0 m 芯片时钟 m h z 7 5 01 2 0 01 4 0 01 6 0 02 0 0 0 2 5 0 0 1 芯片面积 m m 2 3 0 03 4 03 8 54 3 05 2 06 2 0 l布线层数 66 7777 88 9 表i 深亚微米技术的主要特征数据 12 传统的i c 设计 传统的芯片设计通常分为正向设计与逆向设计两大类 正向设计通常用来实现一个新的 设计 而逆向设计是在剖析别人设计的基础上进行某种修改或改进 在这两大类中又可分为 自顶向r t o pd o w n 与 由底向上 b o t t o m u p 不同的步骤 在 自顶向f 的正向设计步骤 首先需要进行行为设计 要确定该v l s i 芯片的功能 性能及允许的芯片面积 和成本等 接着进行结构设计 根据芯片的特点 将其分解为接口清晰 相互关系 明确 尽可能简单的子系统 得到一总体结构 这结构可能包括有算术运算单元 控制单元 数据通道 各种算法状态机等 下一步是把结构转换成逻辑图 即进行 逻辑设计 显然 同一功能块可以由多种逻辑设计加以实现 在这一步中 希望尽 可能采用规则结构来实现和利用已经过考验的逻辑单元或模块 接着进行电路设 计 逻辑图将进一步转换成电路图 在很多情况下 这是需进行硬件仿真的 以最 终确定逻辑设计的正确性 最后是将电路图转换成版图 进行所谓的版图设计 自底向上 的正向设计 是在系统划分和分解的基础上先进行单元设计 在单元精心设计后逐步向 上进行功能块 子系统设计以至到最终的系统总成 在止向设计时 也往往有把 自顶向下 和 自底向上 两者结合起来完成一个芯 片设计的 浙江大学硕士论文 对r 逆向设计 无论是 自顶向r 或是 白底向上 开始版图解剖 电路图提 取和功能分析这几步都是必需的 在这以后才分成不同的处理 图1 1 传统的i c 设计过程 浙江人学硕士论文 其设计过程可以具体分为以下几个部分 功能设计 逻辑设计 电路设计与物理设计等 可以片 j 图1 1 表示 功能设计主要是确定系统的总体结构和功能 根据应用 性能要求与接口等提出设计规 范 i j 作功能设计的输入 通过高级行为综合工具的综合 输出逻辑的行为表示 形式有 r t l 语句和布尔方程 逻辑设计主要是开发实现功能设计的一个逻辑结构 逻辑综合工具通常以行为表示为输 入 剪输出一个结构表示 形式为逻辑门与互连的一个网表 电路设计主要是完成基本电路元素 晶体管 电阻器 电容器与电感器的详细电路设计 自动综合l 具产生一个晶体管级的互连 并附有适当的尺寸信息 以满足信号延迟的要求 物理设计主要是把电路的结构表示变换成表示实际掩膜版图的几何形状 综合工具完成 单元的布局以及连到单元的布线 1 3s o c 设计流程 s o c 的设计过程可分为4 个基本步骤 高层系统设计 i p 创建 i p 集成和s o c 验证 高层设计包括系统规范 算法设计 体系结构设计 首先建立系统需求 功能规范 然 后开发相应的算法和体系结构 建立详细的功能 特性和结构模型 系统规范成为需求 功 能规范和体系结构规范的组合 当系统规范已确定 组成系统的宏模块进一步被划分为子模块 并对子模块进行规范 设计者通过i p 库搜索是否符合规范的相应子模块 若有则直接调入系统设计的集成环境进 行集成 若无则自己创建或购买 系统设计周期中占主导地位的是i p 的集成时间 而不是i p 组件设计时间 因此 需开 发相应的i p 集成方法 集成工具和环境 以简化i p 模块的重用 提高s o c 设计的效率 i p 集成首先搜索i p 的规范库 输出可用i p 组件列表 再将满足时序 功能的i p 放入电路 产生接口电路将i p 集成在一起 使i p 能与系统的其它部分正常工作 这需要在功能级建立 硬件 软件驱动器 操作系统和应用软件接口 导致标准总线成为基于ip 设计方法的主干 对于s o c 的验证 采用层次化 软 硬件协同的验证方法 在不同的抽象层次建立模型和 测试台以减少验证时间 14s o c 设计技术的关键 i p 的复用 数自万门规模的系统级芯片设计 不能一切从头开始 要将设计建立在较高的层次上 需要更多地采 l ji p 复用技术 只有这样 才能较快地完成设计 保证设计成功 得到价格低 5 浙江大学硕士论文 的s o c 满足市场需求 i p 通常分为三种 一种称为硬核 具有和特定工艺相连系的物理版图 己被投片测试验 证 可被新设计作为特定的功能模块直接调用 第二种是软核 是 j 硬件描述语言或c 语言 写成 圳j 功能仿真 第三种是崮核 f i r mc o r e 是在软核的基础上开发的 是一种可综 合的并带有布局规划的软核 目前设计复用方法在很大程度上要依靠固核 将r t l 级描述结合具体标准单元库进行逻 辑综合优化 形成门级网表 再通过布局布线工具最终形成设计所需的硬核 这种软的r t l 综合方法提供一些设计灵活性 可以结合具体应用 适当修改描述 并 重新验证 满足具体 应 要求 另外随着工艺技术的发展 也可利用新库重新综合优化 布局布线 重新验证获 得新 艺条件f 的硬核 用这种方法实现设计再利用和传统的模块设计方法相比其效率可以 提高2 3 倍 因此 0 3 5 微米工艺以前的设计再利用多用这种r t l 软核综合方法实现 随着l 艺技术的发展 深亚微米使系统级芯片更大更复杂 这种综合方法将遇到新的问 题 冈为随着 二艺向0 1 8 微米或更小尺寸发展 需要精确处理的不是门延迟而是互连线延 迟 再加之数百兆的时钟频率 信号间时序关系十分严格 因此很难用软的r t l 综合方法达 到设计再利用的目的 建立在i p 核基础上的系统级芯片设计 使设计方法从电路设计转向系统设计 设计重心 将从今天的逻辑综合 门级布局布线 后模拟转向系统级模拟 软硬件联合仿真 以及若干 个芯核组合在一起的物理设计 迫使设计业向两极分化 一是转向系统 利用i p 设计高性能 高复杂的专用系统 另一方面是设计d s m 下的i p 核 步入物理层设计 使d s m 芯核的性能更 好并可测 低功耗设计 功耗已成为a s i c 设计中速度 面积之外 需要考虑的第三维度 面向低功耗的设计 d f p 存在巨大的商业机会 在深亚微米中 独立于工艺的高层次综合技术将不完全适用 前端逻 辑设计和后端的物理设计将密切结合 功耗本质上的物理特性使得低功耗设计的逻辑设计和 物理设计联系更加紧密 低功耗设计和综合是一个系统的问题 必须在设计的各个层次上发展适当的技术 综合 应用不同的设计策略 达到降低功耗的同时维持系统性能的目的 由于系统规模大 手工实 现这些策略是不现实的 必须发展相应的电路综合技术 下面是一些低功耗设计 d e s i g nf o r p o w e r d f p 的策略 权衡面积和性能 使用并行 流水化和分布式计算等方法 用面积或时间换取低功耗 6 浙江大学硕士论文 避免浪费 停掉不用的逻辑和时钟 使t l j 专 电路而不是可编程逻辑 使j j 规则的算法和结构减少控制负荷 采用新型的低功耗器件和工艺 可测性设计技术 系统级芯片是将各种i p 核和其它相关的连接逻辑 6 1 u el o g i c 集成在芯片中 如何在 系统级芯片被制造出来后对其中的每个i p 核进行测试是很重要的 不能用测试单个独立i p 核的方法去处理集成后的i p 核测试 只能通过某种电路模块的接入将i p 核和外围测试资源 接通 常 l f 的方法有以下几种 1 并行直接接入技术 它是将i p 核的i 0 端直接接至芯片的引出端 或者通过多路 选择器实现i p 核i 0 端和芯片引出端公用 这种方法适合于对芯片内嵌入i p 核 的数量比较少或有丰富引出端可利用的芯片 并行直接接入的优点是可直接利用单 个i p 核的测试方法测试片上嵌入的i p 核 2 串行扫描链接入法 本方法是在核i p 四周设置扫描链 使核i p 所有i 0 都能间接 的和芯片外围引脚接通 通过扫描链 可以将测试图形传至测试点 也可以将测试 响应结果传出 边界扫描技术就是一种特定的接入方法 串行扫描方法的优点是节 约引出端口 3 接入功能测试机构 这种方法是在核i p 周围接入逻辑模块以产生或传播测试图形 片上自测试是在片上接入测试资源 以实现对特定核i p 的测试 自测试降低了外围 接入模块的复杂性 只需简单的测试接口 存贮器模块测试可用此方法 将自测试 逻辑和存贮器核i p 设计在一起 一个完整的系统级芯片测试应包括核i p 内部测试 以保证每个核i p 正确无误 还应通 过周围逻辑电路进行跨模块的测试 以及对用户自定义逻辑电路的测试 深亚微米s o c 的物理综合 由于深哑微米时互连线延迟是主要延迟因素 而延迟又取决于物理版图 因此传统的自上 而下的设计方法只有在完成物理版图后才知道延迟大小 如果这时才发现时序错误 必须返 回前端 修改前端设计或重新布局 这种从布局布线到重新综合的重复设计可能要进行多次 才能达到时序目标 随着特征尺寸的减少 互连线影响越来越大 传统的逻辑综合和布局布 线分开的设计方法已经无变得无法满足设计要求 必须将逻辑综合和布局布线更紧密的联系 起来 用物理综合方法 使设计人员同时兼顾考虑高层次的功能问题 结构问题和低层次上 的布局布线问题 物理综合过程分为初始规划 r t l 规划和门级规划三个阶段 7 浙江人学硕士论文 1 在初始规划阶段 首先完成初始布局 将r t l 模块安置在芯片上 并完成i o 布局 电源线规划 根据电路时序分折和布线拥挤程度的分析 设计人员可重新划分电路 模块 通过顶层布线 进行模块间的布线 并提取寄生参数 生成精确线网模型 确定各个r t l 模块的时序约束 形成综合约束 2 r t i 规划阶段是对r t l 模块进行更精确的面积和时序的估算 通过r t l 估算器快速 牛存门级网表 再进行快速布局获得r t l 模块的更精确描述 并基于这种描述对布 局顶层布线 管脚位置进行精细调整 最后获得每一r t l 模块的线负载模型和精确 的各模块的综合约束 3 门级规划是对每一r t l 级模块独立地进行综合优化 完成门级网表 最后进行布局 布线 对每一r t l 模块和整个芯片综合产生时钟树 还进行时序和线扔挤度分析 如果发现问题 可进行局部修改 由于物理综合过程和前端逻辑综合紧密相连 逻 辑综合是在布局布线的基础上进行 因此延迟模型准确 设计反复较少 设计验证 设计验让是设计工作中十分重要的一环 电路规模越大系统越复杂占用验证时间越长 目前市场上已经有了适合不同设计领域和设计对象的c a d 工具 但如果用这些工具来验证系 统级芯片设计 需将它们组合并集成在同一环境中 传统的门级设计验证技术要求设计者提供一组激励来测试设计中的功能和时序路径 这 就是所谓的动态仿真 因此设计验证的复杂性是由激励的复杂性决定的 另外软件仿真器的 速度不够快 无法跟上设计中复杂性的增加 因此 设计验证成了整个设计周期中的瓶颈 门级设计验证正由动态仿真转向静态仿真 在此 静态时序分析器将验证设计中所有的时序 路径 该验证功能是通过硬件仿真器 形成验证或基于周期的仿真等这些加速设计来完成的 在系统级芯片上 嵌入于其中的微处理器以及专门的软件为整个系统提供了一定的灵活 性 系统中的硬件和软件之间是密切相关的 必须采用硬件 软件协同验证技术 综上所述 片上系统的复杂性以及快速完成设计 降低成本等要求 决定系统级芯片的 设计必须采 l ji p 复用方法 低功耗设计 可测性设计是系统级芯片设计的基本技术 混合信 号模拟 软硬件协同验证是系统级芯片设计必须的验证方法 2 i p 设计 i p 是i n t e ll e c t u a lp r o p e r t y 的缩写 中文一般译为知识产权 它可以定义为密封在硬 件设计中的可重复利用的软件 就功能而言 i p 可定义为系统芯片的基本电路功能块 又称 r 浙江大学硕士论文 为内核 在i c 设计中 i p 成为独立技术的时间虽然不长 但发展却非常迅速 a s i c 领域许多文 集 报告中有关i p 的内容剧增 c l c c1 9 9 7 年会议文集的 单元建库 分册已有1 p 的报导 1 9 9 8 年c i c c 的文集关丁i p 的报导就增加到3 个分册 1 9 9 9 年美国i c e i ce n g i n e e r i n g 编辑的 a s i cs t a t u s 9 9 讨论i p 的篇幅占到了i 3 i p 技术受到广泛重视的主要原因是它为s o c 的设计提供了有效途径 是s o c 的技术支撑 2 1i p 技术的进展 实际上 i p 的概念在i c 设计中已经使用了将近2 0 年 应该说标准单元库 s t a n d a r dc e l l li b 就是i p 的一种形式 艺加工厂 f o u n d r y 为扩大业务 便以精心设计并经过工艺验 证的标准单元吸引i c 设计师成为它的客户 向他们免费提供数据资料 i c 设计师也乐于使 用成熟 优化的单元完成设计 既可以提高效率 又可以减少设计风险 设计师一旦以这些 数据完成设计 自然也就要到这家f o u n d r y 去做工艺流片 这样 f o u n d r y 便达到扩大营业 的目的 使用者除与f o u n d r y 签定 标准单元数据不扩散协议 之外 无须另交单元库的使用 费 因此f o u n d r y 并没有直接收到i p 的效益 只是通过扩大营业间接收到单元库的i p 效益 这就是i p 的最初级形式 今天的i p 已远不是这个水平 已经成为i c 设计的一项独立技术 成为实现s o c 设计的 技术支撑 成为a s i c 设计方法学中的学科分支 从集成规模上说 现在的i p 库已经包含有 诸如8 0 5 l 和a r m 7 等微处理器 3 2 0 c 3 0 等数字信号处理器 m p e g i i 等数字信息压缩 解压器 在内的i c 模块 这些模块都曾是具有完整功能i c 产品 广泛用来与其他功能块一起在p c b 上构成系统的主板 如今微电子技术已经具有实现系统集成的功能 因此这些i c 便以 核 i p 核 的形式嵌入a s i c 和s o c 之中 从设计来源上说 单纯靠f o u n d r y 设计i p 模块已远不能满足系统设计师的要求 今天的 i p 库需要广开设计源头 汇纳优秀模块 不论出自谁家 只要是优化的设计 与同类模块相 比达到芯片面积最小 运行速度最快 功率消耗最低 工艺容差最大 就有人肯花钱使用这 个模块的 版权 便可以纳入i p 库 成为i p 的一员 2 2 i p 设计的层级 由丁今天i p 模块的集成规模已经达到系统级的水平 按照a s i c 设计方法学的要求已经 需要完成行为 b e h a v i o r 结构 s t r u c t u r e 和物理 p h y s i c a l 三个设计域 d e s i g nd o m a i n 的设计 冈此 这些模块 子系统也就在三个层级上分别成为了软i p 固i p 和硬i p 也可称 为软核 s o f tc o r e 固核 f i r mc o r e 硬核 h a r dc o r e 9 浙江人学硕上论文 软1 p 为能综合的t t d l 描述 硬i p 为芯片物理版图 固i p 为f j 级i t d l 描述 如表1 所示 特点定义 使用灵活性时序性能1 类型可预测性 l r 软i p可综合的h d l 源码可修改设计 与具体实时序性能无保证 l 现工艺无关由使用者确定l 硬i p预定义的已布局布不能修改设计 时序性能有保证s i 线的模块必须采用指定实现工艺 吲i p门级h d l 源码 部分功能可修改 关键路径时序可控制i s l 网表 采用指定的实现工艺 l 表1i p 核的分类和特点 软t p 包括逻辑描述 可综合的r t l 级v e r i l o gh d l 或v h d l 源码 器件内部连线表 以 及可测性设计 软核与具体的生产工艺无关 可根据用户设计系统的需要进行修改 具有最 大的使j 灵活性 但软核的关键路径时序性能无保证 最终性能主要决定于使用者采用的综 合 布局布线和生产工艺 它主要用于接口 编码 译码 算法和信道加密等对速度性能要 求范围较宽的复杂系统 硬i p 是针对特定的工艺进行优化的 它具有不可修改的结构和布局布线 可作为单元库 使用 且时序性能稳定 但它不能按设计需要修改和调整时序 常用的硬i p 有存储器 模拟 器件和总线器件等 同i p 是一种介于软i p 和硬i p 之间的i p 它由h d l 源码和与工艺有关的网表组成 可 根据 e j 户需要作部分修改 其关键路径是固定的 2 3 i p 的标准 目前 尽管对i p 还没有统一的定义 但i p 的实际内涵是有界定的 首先 它必须是为了易于重用而按嵌入式专门设计的 即使是已经被广泛使用的产品 在决定作为i p 之前 一般来说也须要再做设计 使其更易于在系统中嵌入 比较典型的例子 是嵌入式r a m 由于嵌入后已经不存在引线压点的限制 所以在分立电路中不得不采取的措 施 包括地址分时复用 数据串并转换以及行列等分译码等 在嵌入式r a m 中都可以去掉 不仅节省了芯片面积 而且大幅提高了运算速度 其次 是实现i p 模块的优化设计 优化的目标通常为 四最 即芯片的面积最小 运算 速度最快 功率消耗最低 工艺容差最人 所谓工艺容差大是指所做的设计可以经受更人的 0 浙江大学硕士论文 1 艺波动 是提高加工成品率的重要保障 这样的优化目标是使用全自动化设计过程难于达 到的 可是对丁i p 又必须达到 因为它要重复使用千百次 甚至更多 1 p 的每一点优化都 将产生千白倍甚至更多的倍增效益 因此基于晶体管级的i p 设计便成为完成i p 设计的重要 或许也是主要方法 最后 要符合i p 标准 与其他i c 产品一样 i p 进入流通领域后 也需要有标准 于 是1 9 9 6 年以后 r a p i d r e u s a b l ea p p l i c a t i o n s p e c i f i c i n t e l l e c t u a l p r o p e r t y d e v e l o p e r s v s i a v ir t u a ls o c k e ti n t e r f a c eaj l i a n c e 等组织相继成立 协调并制订 i p 重用所需的参数 文档 检验方式等形式化的标准 以及i p 标准接口 片内总线等技术 性的标准 虽然这些1 作已经开展几年 也制订了一些标准 但至今仍有大量问题要解决 例如不同嵌入式处理器协议的统一 不同i p 片内结构的统一等 都是十分复杂的问题 可以 想到 要完成一个易于嵌入的 实现优化的 符合标准的i p 设计 需要更大的工程投入 一 般来说要比一次性应用的设计增加2 7 倍 因此 有些i p 的使用费要价很高也是可以理解 的 24 i p 的设计风格 传统的i c 设计流程有构想 设计 验证和实现四个环节 其中大部分时间花在设计和验 证环节 而s o c 的设计与传统的设计方法不同 在硬件设计时s o c 不是从零开始 而是大量 采 e j 预先设计好和验证过的i p 核 从而缩短了设计时间 因此 可以说i p 核的复用过程表现在s o c 设计中 在这种情况下 i p 核必须具有可复 用性 它必须满足以下条件 i p 核应该遵从统一的设计风格和规范 以便能快速地组装在一起 i p 核应该提供能够迅速验证的功能模型 最好是层级模型 满足不同设计阶段的 验证需要 交付文档应该书写简洁 文字清楚 使得设计者能够明确地理解和使用i p 核 其基本设计流程框图如图卜2 所示 浙江大学硕士论文 图1 2i p 设计流程框 在设计可复用的i p 核时 在满足以上条件的基础上 可采用以下的设计策略 系统时序 基于同步时序和寄存器来设计电路 若一定要加入门控时钟 要提供项层的功能说 明 必须明确说明时钟的数量和频率 这是针对动态逻辑电路而言的 说明芯片复位类型 使用同步复位 系统结构 必须指明外接总线机制 最好采用标准总线 不能指望总线连接的其它模块不出错 要引入一定的容错技术 若想混用软 硬i p 必须定义好层级策略 i p 要求 i p 软核必须包括延迟 面积和功耗的特性约束 以便进行综合时参考 硬i p 要面向可能获得复用的工艺技术 3 基于r i s c 结构的a s i p 的软硬件协同设计方法 一个数字应用系统可以看成是算法 软件和硬件三个方面的集成 设计者通过对算法的 浙江大学硕士论文 分析和优化 将系统的软件和硬件进行合理的配置 从而满足系统的性能要求 当前的数字 系统 不论是自包含的或嵌入式的 一般来说都有一个能够运行应用程序的硬件平台 软硬 件协同设计就是一种解决含有处理器或嵌入式微控制器的系统中软件硬件如何协作问题的策 略 传统的设汁方法将硬件设计和软件设计分开 采取的是一种硬件先行的方法 即先设计 硬什 再根据算法设计软件 这种方法不能保证算法应用在该硬件平台上运行的有效性 特 别是对于含有嵌入式微处理器的系统集成芯片 因为软件中的算法是面向具体应用 而指令 集作为系统软硬件间的接口 其结构必然需要根据实际应用而发生相应的改变 一般将有该 类指令集的部件称为专用指令微处理器 a s i p a p p l i c a t i o ns p e c i f i c i n s t r u c t i o n p r o c e s s o r 因此在设计嵌入式系统时必须同时考虑硬件和软什的设计问题 图13 显示了采用自顶而r 的软硬件协同设计方法的a s i p 整个设计流程 其设计步骤说明如下 1 功能定义 在设计开始时 首先必须明确系统需求 不仅包括系统需要完成的功能 还包括对于a s i p 来说非常重要的因素 实时性 性能 速度 面积 存储器容量 功耗以及 可编程性等 2 算法开发 在给定系统需求后 采用和硬件无关的高级语言对算法进行描述 这里 指的和硬件无关表示在设计算法时不考虑处理器类型 指令集 寄存器长度和片上缓存等因 素 3 选择系统结构 根据算法选择合适的a s i p 的系统结构i s a 4 软硬件划分 对于那些适合于采用软件完成的任务 就以运行于r i s c 处理器上的程 序形式实现 而对时间有严格要求的任务 如果采用软件不能满足实时性要求 就采用硬件 实现 5 软硬件综合 通过选择处理器类型 确定基本指令集以及编译器的选择 通过对算 法中的复杂度分析 初步估计处理器的性能要求 对算法的并行度分析 确定硬件的基本结 构和框架 根据算法的汇编描述 对基本指令集进行扩展 对流水线结构进行调整 以满足 整体性能的要求 并针对软件中适合由硬件完成的部分进行再分割 6 接口设计 通过算法调度的分析 设计了d m a 和一个协处理器 将r i s c 从繁重的数 据传送的任务中解脱出来 从而可以将数据的传送和运算过程重叠起来 提高了芯片整体的性 能 7 集成与测试 通过在v e r i l o gh d l 描述的目标系统运行目标程序测试系统功能 如 13 浙江大学硕上论文 果满足系统需求说明 则进入步骤 7 否则回到步骤 4 进行反复调整和设计 8 底层设计 电路版图的布局布线 图卜3a s i p 的软硬件协同设计流程 4 本章小结 由于s o c 的规模大 结构复杂 传统的i c 设计方法己不适应s o c 的设计 因此必需采用 基丁可复用i p 核的软硬件协同设计的方法 对于专用处理器 a s i p 的设计 在系统设计的 早期 对系统功能的实现进行软硬件划分 大量使用可复用的i p 模块 采用软硬件协同仿真 协同综合的验证策略 进行自顶而下 t o p d o w n 层次化的设计 浙江火学硕士论文 第2 章基于r i s c 结构a s i p 的系统架构 自从1 9 5 0 年研制出程序存储式计算机以来 在计算机组织和结构领域 撮有意义也许是 最重要的变革就是精简指令集 r i s c r e d u c e d i n s t r u c t i o i ls e tc o m p u t e r 结构 r i s c 设计思想的起源主要有三个方面 由丁v l s i 工艺的迅速发展改变了传统的计算机设计思想 通过对指令系统运行效率的分析与统计 得出了有名的 2 0 8 0 定律 重新评价一个计算机系统中硬件与软件之间复杂性的优化划分 即在系统设计时 应 在硬件与软件之间取得折衷 平衡负担整个系统的复杂性 2 0 8 0 定律是指通过对大量程序实际运行情况的分析和统计表明 一个指令系统 中大约2 0 的指令是在程序中经常反复使用的 其使用率大约占到整个程序的8 0 而该指令 系统中大约8 0 的指令是很少使用的 其使用率大约只占到整个程序的2 0 简化指令系统后的一个好处是 过去用于复杂指令系统的微码控制部件往往要占去芯片 面积的5 0 一6 0 而简化指令系统后 控制部件可以用硬布线逻辑实现 所r 芯片面积大大 减小 节省f 来的芯片面积可以去做一个较大的寄存器堆 t l b t r a n s l a t i o i ll o o k a s i d e b u f f e r c a c h e 和快速乘除单元等 1 r i s e 结构特点 r i s c 思想白8 0 年代提出后 在短短2 0 年内有了很大的发展 处理器速度飞速提高 成 为计算机体系结构中一项革命性成就 r i s c 体系结构具有其内在的主要特点 在指令功能和指令执行周期数之间进行权衡 过去往往盲目追求指令功能复杂 甚至认为最好一条指令的功能和执行一条高 级语言的语句相当 然而 指令功能的复杂会引起硬件实现的复杂程度提高 使得 执行指令的周期延长和执行指令的周期数增加 反而使计算机的性能f 降 r i s c 设计中 对于指令功能的复杂性要进行认真的权衡 要优先加强经常使 用的基本指令 对于功能复杂但硬件实现也复杂的指令 是否引入r i s c 的指令系 统要慎重考虑 指令c a c h e 的引入 为了与c p u 速度匹配 在r i s c 系统设计中必须引入c a c h e 尤其是对于各种 级别的指令c a c h e 必须重视 其中也包括对预取指令队g u s h 预取指令缓冲的重视 面向寄存器堆的结构 浙江人学硕士论文 面向寄存器堆的r i s c 结构 由于大量采用了寄存器一寄存器操作的指令 不仅 速度加快 而且还简化了指令控制逻辑 这样又进一步缩小了硬布线逻辑构成的控 制部件的芯片面积 使整个芯片上可以提供更多的寄存器 充分提高流水线的效率 流水线技术早已为现代计算机的体系结构所采用 为了做到基本指令能在一 个机器周期内完成 必须采用流水线技术 流水线的含义是在同一时刻处理器内 部同时有多条指令在运行 由于每条指令处在不同的流水节拍 占用处理器内不 同的资源 使得内部资源得到最大的利用 从而提高了处理器的效率 指令格式要简化和规格化 为了提高工作主频 每个流水级愈短愈好 要做到这一点 要求r i s c 的指令格 式简单 而且规格化 指令格式的规格化可以使指令操作规格化 这有利于流水线的 执行 还可以提高译码操作效率 并使译码控制逻辑电路简化 在r i s c 中 编译技术不只是为了生成代码 而且要优化代码 r i s c 技术强调编译优化技术 即将初次生成的编译代码加以重新组织 调度指 令的执行次序 充分利用r i s c 的内部资源 发挥其内部操作并行性的潜在能力 从 而进一步提高流水线的执行效率 用编译时间来换取运行时间的高效率 这是r i s c 技术的一个很重要的思想 2 a s i p 的总体结构 一般的计算机都包含以下4 种主要的结构组件 中央处理器单元 c p u 控制计算机的操作并完成数据处理功能 主存储器 存储数据 i 0 在计算机和它的外部环境之间传输数据 系统互连 为c p u 主存储器和i 0 之间提供通信的某些机制 随着半导体集成技术的进步和发展 有可能将上述的4 个组件集成到单一的芯片中 构成 系统集成芯片 s o c s y s t e mo nc h i p 它们之间的对应关系如图2 一l 所示 因此 s o c 系统不单单是带有一些d r a m 的c p u 在许多应用中 它可以使用多处理器 这些处理器可以是由软件或硬件i p 构成的标准c p u 也可以是具有专用指令的具有特殊应用 的处理器 即a s i p 其结构主要有两种 总线结构和网络结构 如图2 2 所示 浙江大学硕士论文 图2ls o c 组件结构 王l 里 主 图2 2 总线结构 c a c h e 互连网络 lf l c r uli c r ui 网络结构 a s i p 英文名可译为具有专用指令的具有特殊应用的处理器 是由一组相互之间通信的4 种基本类型 r i s c 核 c a c h e 存储器 1 o 和片上f i f o 的部件组成的网络 我们设计的a s i p 主要有三部分组成 r i s c 核 i dc a c h e 和i o 模块 其总体结构框 图可由图2 3 表示 它们相互间通过数据总线和地址总线相连 图2 3 a s i p 结构框图 其设计目的主要是用丁h d t v 解码芯片的系统控制和a c 一3 程序解码 浙江大学硕士论文 21 r i s c 核的设计 微处理器一般可分为复杂指令计算机 c i s c 结构和精简指令计算机 r i s c 结构 在 此采用r i s c 结构 设计目标为 3 2 位固定字长 指令集与m i p sr 2 0 0 0 r 3 0 0 0 兼容 3 2 位数据访问 处理能力 并支持比特 1 b i t 字节 8 h i t 半字 1 6 b i t 字 3 2 b i t 的存取 五级流水线结构 人部分指令单周期完成 分开的指令和数据高速缓存c a c h e 各为8 k b y t e 有t l b t r a n s l a t i o i 3l o o k a s i d eb u f f e r 支持虚拟存储管理 r i s c 核的结构框图如图2 4 所示 采用3 2 位的地址 数据总线结构 c o n t r o l 图2 4r i s c 核的结构框图 该r i s c 核包含一个c p u 和一个系统协处理器c p o 主流水线 总线控制部件从总线上锁 存住指令 并对指令进行译码 在非正常情况下 该部件可控制流水线 该部件还可以把同 时发生的异常事故排队 并在异常事故处理以后可确保恢复执行 c p u 在每个周期从通用寄存器堆中取出两个源操作数 这操作数送到a l u 也可以送到地 址加法器或者存储接口 同时 c p u 也把结果写回寄存器堆 这结果可以是a l u 地址加法器 或者是存储器的结果 c p u 还包含一个3 2 位移位器 一个数据对准器以及一个快速乘法器和 除法器 乘法器 除法器部件有它自己的控制电路 因此它可以与其它a l u 操