单片机与串行AD转换器TLC0834接口的设计.doc

单片机与串行AD转换器TLC0834接口的设计Design of the interface between MCU and Serial A/D Converter TLC0834无锡市99信箱25分箱（214061） 项四平摘要 以89C51为CPU，采用了八位串行A/D转换器，设计了一个模拟信号转换为数字信号的电路。关键词 单片机 A/D 转换器在单片机控制系统中，常要用到模拟信号/数字信号的转换，比较常用的A/D根据输出的信号格式可分为并行A/D和串行A/D。并行的一般转换后可直接接收，但芯片的引脚比较多；串行的要软件上处理后组成需要的数据，芯片引脚少，封装小，在PCB板上占用的空间也小。1器件介绍TLC0834是TI公司的8位逐次逼近模数转换器,有可输入配置的多通道多路器和串形输入输出方式。其多路器可用软件配置为单端或差分输入，也可以配置为伪差分输入。差分的模拟电压输入可以共模抑制和使模拟输入电压偏移值为零。另外，输入基准电压可以调整大小，在全8位分辨率下允许任意小的模拟电压编码间隔. 由于是串行输入结构，封装小，又能够节省51系列单片机I/O资源，且价格适中。其特点有：(1) 8位分辨率(2) 易于和微处理器接口或独立使用(3) 满比例尺工作或用5V基准电压(4) 用地址逻辑多路器选通的4输入通道(5) 单5V供电，输入范围0-5V(6) 输入和输出与TTL和CMOS兼容(7) 在Fclock=250KHz时，转换时间为32s(8) 可以和国家半导体公司的ADC0834和ADC0838功能替换，但不带内部齐纳稳压器网络(9) 总非调整误差1LSB通过和控制处理器相连的串行数据链路传送控制命令，用软件对通道选择和输入端进行配置，控制逻辑表如图1所示。 图1输入配置在多路器寻址时序中进行。多路器地址通过DI端移入转换器。多路器地址选择模拟输入通道，也决定输入是单端输入还是差分输入。当输入是差分的，要分配输入通道的极性。差分输入分配到相邻的输入通道对。例如通道0和通道1可被选做一对差分输入。另外在选择差分输入方式时，极性也可以选择。一对输入通道的两个输入端的任一个都可以作为正或负极。 图2TLC0834在输出以最高位（MSB）开头的数据流后，又以最低位（LSB）开头重输出一遍（前面的数据流），工作时序如图2所示。其引脚如图3所示，CH0CH3为模拟输入端； 为片选端；DI 为串行数据输入，仅在多路器寻址时（MUX Settling Time）被检测；DO为A/D转换结果的三态串行输出端；CLK为时钟；SARS为转换状态输出端，为高电平表示转换正在进行，转换完成则变为低电平；REF为参考电压输入端；VCC为电源；DGTL GND为数字地，ANGL GND为模拟地。 图3 TLC0834引脚2硬件电路设计硬件电路原理如图4所示，单片机的P1.7接TLC0834的片选信号， P1.6用于产生A/D转换的时钟， P1.5为一个双向I/O口位，用于对模拟输入进行配置及输出转换得到的数据。在这里模拟信号以单端输入，参考电压为5V，即A/D模拟量输入范围为0-5V。图4 TLC0834与89C51的接口电路3单片机软件设计 单片机通过编程产生串行时钟，并按时序发送与接收数据位，完成通道方式/通道数据的写入和转换结果的读出，篇幅有限，以通道0单端输入模拟信号为例，对其进行A/D 转换的程序如下： CLR P1.6 ；清时钟 CLR P1.5 SETB P1.7 ；置片选为高 CLR P1.7 ；置片选为低 SETB P1.5 ;1 Start Bit SETB P1.6 CLR P1.6 SETB P1.5 ;1 SETB P1.6 CLR P1.6 CLR P1.5 ;0 SETB P1.6 CLR P1.6 CLR P1.5 ;0 CH0 SETB P1.6 CLR P1.6 ;通道0，单端输入 SETB P1.6 CLR P1.6 SETB P1.5 ;P1.5由输出状态改为输入状态 LCALL ADCONV . . .ADCONV： MOV R0,#08HADLOP0： MOV C,P1.5 ；读转换结果 RLC A ；累加器A左移，将结果逐位移入A中 STEB P1.6 CLR P1.6 DJNZ R0,ADLOP0 MOV R0,#07H ADLOP1： SETB P1.6 CLR P1.6 DJNZ R0,ADLOP1 SETB P1.6 CLR P1.6 SETB P1.6 CLR P1.6 SETB P1.7 ；置片选信号为高，结束一次转换 RET 转换的结果经换算，变为十进制数作显示用，如在精度要求高的场合，可以选用比需要的位数更多的串行A/D取高位数据。该部分程序就不在介绍。 4结论本文给出