MAX+plusⅡ,EDA实验五.doc_第1页
MAX+plusⅡ,EDA实验五.doc_第2页
MAX+plusⅡ,EDA实验五.doc_第3页
MAX+plusⅡ,EDA实验五.doc_第4页
MAX+plusⅡ,EDA实验五.doc_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

310316070202王伟民实验五 VHDL时序电路设计一、 实验目的1、 熟练掌握MAX+plus的基本操作步骤。2、 掌握VHDL设计时序电路的方法。二、 实验内容1、 用VHDL完成各种D触发器的设计,掌握边沿触发和电平触发的区别、异步清零和同步清零的区别。2、 用VHDL完成4位二进制计数器的设计。3、 用VHDL完成十进制计数器的设计。三、 实验步骤1、 建立新的输入文件:File/New,选择输入方式(.pdf)2、 保存文件,确定工程File/Project/Set Project to Current File(设计过程中时刻注意标题栏路径的指向是否正确)。3、 编辑源程序。(1)异步清零D触发器ENTITY dff_1 ISPORT( d:IN STD_LOGIC; clk:IN STD_LOGIC; clr:IN STD_LOGIC; q:OUT STD_LOGIC);END dff_1;ARCHITECTURE behav OF dff_1 ISBEGIN PROCESS (clk,clr,d) BEGINIF clr=1 THEN q=0; ELSIF clk EVENT AND clk=1 THEN q=d;END IF;END PROCESS;END behav;(2)同步清零D触发器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY dff_2 ISPORT( d:IN STD_LOGIC; clk:IN STD_LOGIC; clr:IN STD_LOGIC; q:OUT STD_LOGIC);END dff_2;ARCHITECTURE behav OF dff_2 ISBEGIN PROCESS (clk) BEGIN IF clk EVENT AND clk=1 THEN IF clr=1THEN q=0; ELSE q=d; END IF; END IF ; END PROCESS;END behav;(3)4位二进制计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY cnt4 ISPORT( clk:IN STD_LOGIC; clr:IN STD_LOGIC; q:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);END cnt4;ARCHITECTURE behav OF cnt4 ISBEGIN PROCESS (clk,clr) BEGIN IF clr=1 THEN q=0000; ELSIF clk EVENT AND clk=1 THEN q=q+1; END IF ; END PROCESS;END behav;(4)10进制计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY cnt10 ISPORT( clk:IN STD_LOGIC; clr:IN STD_LOGIC; q:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);END cnt10;ARCHITECTURE behav OF cnt10 ISBEGIN PROCESS (clk,clr) BEGIN IF clr=1 THEN q=0000; ELSIF clk EVENT AND clk=1 THEN IF q=8 THEN q=q+1; END IF; END IF ; END PROCESS;END behav;4、 指定器件Assign/Device5、 编译。MAX+plus/Compiler或File/Project/SaveCompiler6、 时序仿真 创建波形文件File/New (.scf) 设置时间File/End time ,设置网格间距Options/Grid size 调输入/输出点 Node/Enter Nodes from SNF或窗口右击。 给输入赋值,波形编辑。 仿真MAX+plus/simulator 观察分析波形。7、 引脚分配Assign/pin/Location/Chip或MAX+plus/Floorplan Editor8、 延时分析Timing Analyzer9、 实验箱连线,打开电源。10、 下载MAX+plus/programmer,观察结果。11、 创建功能模块File/Create Default Symbol四、 实验结论 通过全加器这个实验,我基本掌握MAX+plus原理图输入的方法和基本步骤。并熟悉了MAX+plus的界面。MAX+plus功能强大,易操作,是一个很好的数字电路设计软件,我们应好好学习它。 我们需要注意的是: 建立新的文件后,选择text输入方式(.vhd),并随时注意保存文件,防止意外断

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论