cadence仿真设计.doc

文文件件编编号号 配配置置项项编编号号 CadenceCadence 仿真设计仿真设计 编编 写写 人人 户户贯贯涛涛 编编写写时时间间 2009 4 07 部部门门名名称称 系系统统研研发发部部 审审 核核 人人 审审核核时时间间 浙江浙大网新众合轨道交通工程有限公司浙江浙大网新众合轨道交通工程有限公司 修修 订订 页页 编号修订内容简述修订日期修订前版本号修订后版本号修订人批准人 001新建2009 4 07V1 0户贯涛 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司1 目目 录录 第一章 高速设计 PCB 仿真流程 1 1 1 高速信号与高速设计 1 1 1 1高速信号的确定 1 1 1 2传输线效应 3 1 2 高速 PCB 仿真的重要意义 3 1 3 基于ALLEGRO的仿真设计流程 3 第二章 仿真设计 以通信板为例 6 2 1 打开 BRD 文件 6 2 2 调用并运行设置向导 6 2 2 1 编辑叠层参数和线宽以适应信号线阻抗 7 2 2 2 输入 DC 网络电平 8 2 2 3 分立器件和插座器件的标号归类设置 9 2 2 4 器件赋上相应的模型 10 2 2 5 使用 SI Audit 进行核查 15 2 3 仿真 以 DDR 为例 16 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司1 第一章第一章 高速设计高速设计 PCB 仿真流程仿真流程 本章介绍高速 PCB 仿真设计的基础知识和重要意义 并介绍基于 Cadence 的 Allegro SPB15 5 的 PCB 仿真流程 1 1 高速信号与高速设计高速信号与高速设计 通常认为如果数字逻辑电路的频率达到或者超 50MHZ 而且工作在这个频率之上 的电路占整个电子系统的一定份量 比如说 1 3 就称为高速电路 实际上 信号边沿的谐波频率比信号本身的频率高 是信号快速变化的上升沿与下 降沿 或称信号的跳变 引发了信号传输的非预期结果 因此 通常约定如果线传播延 时大于 1 2 数字信号驱动端的上升时间 则认为此类信号是高速信号并产生传输线效应 见图 1 1 所示 图 1 1 信号的传递发生在信号状态改变的瞬间 如上升或下降时间 信号从驱动端到接收 端经过一段固定的延迟时间 如果传输延迟时间小于 1 2 的上升或下降时间 那么来自 接收端的反射信号将在信号改变状态之前到达驱动端 反之 反射信号将在信号改变状 态之后到达驱动端 如果反射信号很强 叠加的波形就有可能会改变逻辑状态 1 1 1 高速信号的确定高速信号的确定 一般地 信号上升时间的典型值可通过器件手册给出 而信号的传播时间在 PCB 设计中由实际布线长度决定 图 1 2 为信号上升时间和允许的布线长度 延时 的对应 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司2 关系 PCB 板上每单位英寸的延时为 0 167ns 但是 如果过孔多 器件管脚多 网 线上设置的约束多 延时将增大 通常高速逻辑器件的信号上升时间大约为 0 2ns 图 1 2 信号上升时间与允许布线长度的关系 设 Tr 为信号上升时间 Tpd 为信号线传播延时 见图 1 3 如果 Tr 4Tpd 信 号落在安全区域 如果 2Tpd Tr 4Tpd 信号落在不确定区域 如果 Tr 2Tpd 信号 落在问题区域 对于落在不确定区域及问题区域的信号 应该使用高速布线方法 图 1 3 信号传播延时与上升时间的关系 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司3 1 1 2 传输线效应传输线效应 PCB 板上的走线可等效为图 1 4 所示的串联和并联的电容 电阻和电感结构 图 1 4 传输线等效电路 基于上述定义的传输线模型 归纳起来 传输线会对整个电路设计带来以下效应 反射信号 延时和时序错误 多次跨越逻辑电平门限错误 过冲与下冲 串扰电磁辐射 1 2 高速高速 PCB 仿真的重要意义仿真的重要意义 从根本上讲 市场是电路板级仿真的强劲动力 在激烈竞争的电子行业 快速地将 产品投入市场至关重要 传统的 PCB 设计方法要先设计原理图 然后放置元器件和走 线 最后采用一系列原型机反复验证 测试 修改设计意味着时间上的延迟 这种延迟 在产品快速面市的压力下是不能接受的 1 3 基于基于 allegro 的仿真设计流程的仿真设计流程 Cadence 板级系统设计的基本流程如图 1 5 所示 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司4 图 1 5 Allegro 板级设计流程 基于 Cadence Allegro 设计工具的 PCB 设计流程图如图 1 6 所示 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司5 图 1 6 Allegro PCB 设计流程 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司6 第二章第二章 仿真设计仿真设计 以通信板为例以通信板为例 2 1 打开打开 BRD 文件文件 如图 2 1 所示 图 2 1 通信板 PCB 2 2 调用并运行设置向导调用并运行设置向导 在进行拓扑抽取和仿真时 对要求仿真的 PCB 板必须正确包含以下信息 PCB 叠层信息 DC 电压设置 器件类属性 仿真模型分配 以上所需的信息均可以通过 setup Advisor 进行设置 通过菜单 Tools Setup Advisor 命令打开 Database Setup Advisor 窗口 打开的窗口如图 2 2 所示 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司7 图 2 2 Database Setup Advisor 窗口 2 2 1 编辑叠层参数和线宽以适应信号线阻抗编辑叠层参数和线宽以适应信号线阻抗 在上图中 2 2 中点击 Next 按钮会弹出 Database Setup Advisor Cross Section 窗口 在这个窗 口中会出现一个 Edit Cross Section 按钮 点击这个按钮将会弹出 Layout Cross Section 窗口 在这 个窗口里就可以按照上边 PCB 加工厂家提供的叠层参数将该 PCB 板的叠层所需的参数设置好 其 窗口和设置好的参数入如图 2 3 所示 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司8 图 2 3 Layout Cross Section 特征阻抗设置窗口 参数设置好了之后 点击该窗口左下角的 OK 按钮关闭 Layout Cross Section 窗 口 这样叠层就设置完了 上图的 Impedance 列表不必输入 它是根据前面输入的介质厚度 线宽和铜厚自动 计算出来的 我们每改动一个参数的时候 按一下键盘的 Tab 键 Impedance 值就会动 态的改变 这样也可以验证 PCB 加工厂家提供的叠层参数是否正确 通常计算出的阻 抗值与期望值只要差别不是太大 我们都认为其是正确的 因为每个 PCB 加工厂家的 工艺水平不同 实际生产出的 PCB 的阻抗值与 Cadence 理论计算出来的阻抗值肯定是 有一定的偏差的 2 2 2 输入输入 DC 网络电平网络电平 在上一步骤 叠层参数设置 进行完之后 接下来点击 Next 按钮 下面就是对 DC 网络的电平值进行设置了 鼠标点击 Database Setup Advisor DC Nets 窗口内的 Identify DC Nets 按钮 就会弹出 Identify DC Nets 窗口 打开窗口界面如图 2 4 所示 选择电源地网络 填上相应的电压即可 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司9 图 2 4 Identify DC Nets 窗口 2 2 3 分立器件和插座器件的标号归类设置分立器件和插座器件的标号归类设置 在 Database Setup Advisor 窗口中点击 Next 按钮 将进入 Database Setup Advisor Device Setup 窗口 点击该窗口的中下部 Device Setup 按钮 Device Setup 窗口弹出 需要设置的内容主要是分立元件 即连接器 电阻 排阻 电容 电感 二 极管和三极管等等 具体的填写情况和含义如图 2 5 填写完成后点击 OK 退出 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司10 图 2 5 Device Setup 窗口 2 2 4 器件赋上相应的模型器件赋上相应的模型 在 Database Setup Advisor Device Setup 窗口中点击 Next 按钮 将进入 Database Setup Advisor SI Models 窗口 点击该窗口的中央的 SI Model Assignment 按钮 Signal Model Assignment 窗口弹出 如果弹出警告的窗口 选择 Yes 继续 这个窗口的功能主要是对器件赋相应的模型 以及对分立元 件生成 Espice 模型 窗口界面如图 2 6 所示 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司11 图 2 6 Signal Model Assignment 窗口 我们一般选择 Create Model 或者 Find Model 来对器件赋相应的模型 下面将 分别介绍 Create Model 和 Find Model Create Model 是利用手工模式添加元器件的模型 这种方式只适合添加比较简 单的原器件模型 如电阻 电容等 下面以添加电阻的模型为例对添加该类 模型进行介绍 在图 2 6 中点击 Find Model 按钮 就会出现如图 2 7 所示的 界面 在图中有两种方式可供选择 一种是 Create IBIS Device Model 另外 一种是 Create ESpice Device Model 我们选择后者 然后选择 OK 就 会出现如图 2 8 所示的界面 在图 2 8 所示的界面中 Model Name 和 Circuit Type 选项不需修改 需要修改的两项是 value 和 single pins value 后面的空白处填上电阻的实际阻值即可 因为电阻只有两个管脚 所 以在 single pins 后面的空白处填上 1 2 即可 Common Pin 不存在 所以不填 所有参数填完以后直接选择 OK 退出 这样一个电阻的模型就加 载好了 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司12 图 2 7 手工添加原器件模型步骤 图 2 8 手工添加原器件模型步骤 Find Model 是直接从模型库里面查找到与元器件对应的模型直接进行添加 在 添加此类模型之前 要首先确定好模型库的路径 模型库管理的菜单是 Analyze SI EMI Sim Library 打开后界面如图 2 9 所示 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司13 图 2 9 模型库管理界面 在 Cadence Allegro 中 不能直接使用 IBIS 模型 而是需要将 IBIS 模型转换为 Allegro 能够识别的 DML 格式才能使用 下面介绍一下 IBIS 转换为 DML 的过程 在图 2 9 中点击 Translate 按钮 会出现两个选择 一个是 ibis2signoise 一个是 quad2signoise 选择前者 会出现如图 2 10 所示界面 要求选择原始的 IBIS 文件 找到元器件的 IBIS 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司14 图 2 10 模型转换界面 文件 选择打开 会出现如图 2 11 所示界面 要求输入转换后生成的 DML 文件的文件 名 填上合适的文件名即可 选择保存 库模型路径添加完成 如果还有其他的 IBIS 模型需要转换 重复上述步骤 添加一个新路径后的界面如图 2 12 所示 图 2 11 模型库转换界面 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司15 图 2 12 添加新路径后的界面 新添加库文件以后 就可以在 Find Model 中找到我们刚刚添加的元器件的模型 了 如图 2 13 所示 在图 2 13 中 因为我们添加了 8349 的 IBIS 模型库 所以就可以 看到 8349 的模型了 选择合适的 Model Type 即可 添加其他元器件模型的方法类似 不再重复介绍 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司16 图 2 13 Find Model 界面 2 2 5 使用使用 SI Audit 进行核查进行核查 SI Audit 主要是为了检查仿真网络的设置情况 相应的器件模型是否加载齐全以及 叠层参数信息等 这里不需要设置参数 直接跳过即可 其界面如图 2 14 所示 网新众合轨道 浙江浙大网新众合轨道交通工程有限公司17 图 2 14 SI Audit 界面 2 3 仿真 以仿真 以 DDR 为例 为例 完成了上述步骤的设置之后就可以提取网络拓扑结构进行信号仿真了 提取网络拓 扑结构的菜单命令是 Analyze SI EMI Sim Probe 打开后的界面如图 2 15 所示 选择需要仿真的网络 网络选择后如图 2 16 所示 在图 2 16 中点击 view topology 就可以看到要仿真的网络的详细拓扑结构 如图 2 17 所示