LTE物理上行共享信道中FFT算法分析与FPG实现

2010 年 4 月 第 4 期 电子测试 ELECTRONIC TEST Apr 2010 No 4 43 LTE物理上行共享信道中FFT算法分析与FPGA实现 陈发堂 郑向波 重庆邮电大学通信与信息工程学院 重庆 400065 摘要 快速傅里叶变换FFT作为数字信号处理的核心技术之一 使离散傅里叶变换的运算时间缩短了几个数 量级 并在LTE中有重要的应用 现场可编程门阵列FPGA是近年来迅速发展起来的新型可编程器件 本文 主要研究如何利用FPGA实现FFT算法 包括算法选取 算法验证 系统结构设计 FPGA实现和测试整个流 程 设计采用Good Thomas算法 利用Verilog HDL描述的方式实现了不定点FFT系统 并以FPGA芯片virtex4 为硬件平台 进行了仿真 综合 板级验证等工作 仿真结果表明其计算结果达到了一定的精度 运算速度 可以满足一般实时信号处理的要求 关键字 LTE 非基2 verilog HDL Good Thomas FFT FPGA实现 中图分类号 TN929 5 文献标识码 A Algorithm analysis of FFT in PUSCH and FPGA implementation for LTE Cheng Fatang Zheng Xiangbo School of Communication and Information Engineering ChongQing University of Posts and Telecommunications ChongQing 400065 China Abstract Fast Fourier Transform is the core technique of DSP and its performing time is shorter a few stages than DFTs and in the LTE system FFT has important applications Field Programmable Gate Array is a new type of programmable device at high speed development in recent years This paper studies the implementation of FFT processor based on FPGA It includes selection and validation of the arithmetic design of the whole architecture implementation and test of the system This design adopts the algorithm of Good Thomas and realizes a variable points FFT system by using Verilog HDL Then it finishes simulation synthesis and verification of the system on Virtex4 The simulation indicates that the result of calculation can reach equivalent precision and the operation speed of FFT can satisfy the request of commonly real time signal processing Keywords LTE Non radix 2 verilog HDL Good Thomas FFT FPGA implementation 基金项目 新一代宽带无线移动通信网 国家科技重大专项 TD LTE无线综合测试仪表开发 2009ZX03002 009 资助 Application of MCU 其中 A 代表输入的数据 B 代表系数乘积项 为了要满足使用这个表达式来计算不同项数的 乘累加计算 需要对于不同点 FFT 乘积系数的存储 顺序作出一定的变化 即 系数存储的时候要先先 列后行的顺序存放 这样存放以后 在取数进行计算的时候只要每 隔一定的间隔位取数相乘即可 不但简化了程序的 设计 还可以保证正确计算对应点的乘累加 如 以 4 点计算为例 第一次使用的系数地址 为 0 4 8 12 16 而系数只有 16 个 0 到 15 多于的全为 0 故第 5 项 A5 B5 始终为 0 可以满 足计算要求 那么现在就可以直接利用表达式 Result A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 来计算不同点的 FFT 变换了 这是也就完成了 第一步计算 FFT 的处理 5 综合和仿真 平台 Xilinx ISE 10 1 和 ModelSim SE 6 1d 硬件 virtex4 实现算法 基于 Good Thomas 的 FFT 算法 系统输出频率如图 4 图 6 所示 图4 实现频率仿真结果 图3 微处理器与可编程器件应用 47 2010 4 输入及输出分析 图5 15点FFT部分仿真结果 图6 12点FFT部分仿真结果 结果以流水线的方式连续输出 保证数据输出 的连贯性 可以根据不同系统需要对于数据采用不 同的精度表示 当然这也会消耗更多的额外资源 6 结束语 Good Thomas 算法的 verilog 程序已通过 Xilinx ISE 10 1 的编译 仿真验证及板级验证 仿真结果 与理论值一致 可以精确到 LTE 系统要求 该算法 满足了硬件对算法的模块化 规则化的要求 因此 它可以充分发挥硬件的优势 利用硬件的资源 从 而实现硬件与算法相结合的一种优化方案 本文采 用了完全串行 并以资源优先的方式实现了不定点 FFT 算法 在实际的系统中 如果对于输入输出时 间有特殊的要求而资源相对宽裕的情况下 其结构 还可以改为并行或部分并行的方式实现 具有很大 的灵活性 参考文献 1 夏宇闻 Verilog 数字系统设计教程 M 2 版 北京 北京航空航天大学出版社 2008 2 3GPP TS 36 211 V8 8 0 Evolved Universal Terrestrial Radio Access E UTRA Physcial Channel and Modulation S 3 美 贝斯 数字信号处理的 FPGA 实现 M 北京 清华大学出版社 2002 4 S C Chan and K L Ho On indexing the prime factor fast Fourier transform algorithm C IEEE Trans Circuits and Systems 38 8 951 953 1991 5 Yun Nan Chang Parhi K K An efficient pipelined FFT architecture C IEEE Transactions on Volume 50 Issue 6 June 2003 Page s 322 325 6 Xilinx Inc Foundation Series User Guide http china pdf 2010 01 03 7 王晓明 韩晓军 快速傅里叶变换的 FPGA 实现 J 天津工业大学学报 2005 24 2 8 满峰 基于FPGA的高速FFT处理器的设计与实现 J 科学技术与工程 2006 6 17 作者简介 陈发堂 副教授 硕士 生导师 长期从事移动通信系统终端开 发项目的物理层算法及系统仿真工作 目前从事LTE TDD综合测试仪表项目的 开发 E mail chenfatang LTE物理上行共享信道中FFT算法分析与FPGA实现LTE物理上行共享信道中FFT算法分析与FPGA实现 作者 陈发堂 郑向波 Cheng Fatang Zheng Xiangbo 作者单位 重庆邮电大学通信与信息工程学院 重庆 400065 刊名 电子测试 英文刊名 ELECTRONIC TEST 年 卷 期 2010 4 被引用次数 0次 参考文献 8条 参考文献 8条 1 夏宇闻 Verilog数字系统设计教程 2008 2 3GPP TS 36 211 V8 8 0 Evolved Universal Terrestrial Radio Access E UTRA Physcial Channel and Modulation 3 贝斯 数字信号处理的FPGA实现 2002 4 S C Chart K L Ho Onindexing the prime factor fast Fourier transform algorithm 1991 8 5 Yun Nan Chang Parhi K K An efficient pipelined FFT architecture 2003 6 6 Xilinx Inc Foundation Serie