电子科大-微机原理习题解答-chap5.pdf

5 10 用用 16K 1 位的位的 DRAM 芯片组成芯片组成 64K 8 位存储器位存储器 要求要求 1 画出该存储器的组成逻辑框图画出该存储器的组成逻辑框图 2 设存储器读设存储器读 写周期为写周期为 0 5 S CPU 在在 1 S 内至少要访问一次内至少要访问一次 试问采用试问采用 哪种刷新方式比较合理哪种刷新方式比较合理 两次刷新的最大时间间隔是多少两次刷新的最大时间间隔是多少 对全部存储单对全部存储单 元刷新一遍所需的实际刷新时间是多少元刷新一遍所需的实际刷新时间是多少 1 组建存储器共需 DRAM 芯片数 N 64K 8 16K 1 4 8 片 每 8 片组成 16K 8 位的存储区 A13 A0 作为片内地址 用 A15 A14 经 2 4 译码器 产生片选信号 逻辑框图如下 图有误 应该每组 8 片 每片数据线为 1 根 2 设 16K 8 位存储芯片的阵列结构为 128 行 128 列 刷新周期为 2ms 因为刷 新每行需 0 5 S 则两次 行 刷新的最大时间间隔应小于 为保证在每个 1 S 内都留出 0 5 S 给 CPU 访问内存 因此该 DRAM 适合采用分散式或 异步式刷新方式 而不能采用集中式刷新方式 若采用分散刷新方式 则每个存储器读 写周期可视为 1 S 前 0 5 S 用于读写 后 0 5 S 用于刷新 相当于每 1 S 刷新一行 刷完一遍需要 128 1 S 128 S 满足刷新周期 小于 2ms 的要求 若采用异步刷新方式 则应保证两次刷新的时间间隔小于 15 5 S 如每隔 14 个读 写周期刷新一行 相当于每 15 S 刷新一行 刷完一遍需要 128 15 S 1920 S 满足刷新 周期小于 2ms 的要求 需要补充的知识需要补充的知识 刷新周期 从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止 的时间间隔 刷新周期通常可以是 2ms 4ms 或 8ms DRAM 一般是按行刷新 常用的刷新方式包括 集中式 正常读 写操作与刷新操作分开进行 刷新集中完成 特点 存在一段停止读 写操作的死时间 适用于高速存储器 DRAM 共 128 行 刷新周期为 2ms 读 写 刷新时间均为 0 5 S 分散式 一个存储系统周期分成两个时间片 分时进行正常读 写操作和刷新操作 特点 不存在停止读 写操作的死时间 但系统运行速度降低 DRAM 共 128 行 刷新周期为 128 s tm 0 5 S 为读 写时间 tr 0 5 S 为刷新时间 tc 1 S 为存储周期 异步式 前两种方式的结合 每隔一段时间刷新一次 只需保证在刷新周期内对整 个存储器刷新一遍 5 11 若某系统有若某系统有 24 条地址线条地址线 字长为字长为 8 位位 其最大寻址空间为多少其最大寻址空间为多少 现用现用 SRAM2114 1K 4 存储芯片组成存储系统存储芯片组成存储系统 试问采用线选译码时需要多少个试问采用线选译码时需要多少个 2114 存储芯片存储芯片 该存储器的存储容量 224 8bit 16M 字节 需要 SRAM2114 1K 4 存储芯片数目 16 8 1602 320 14 M K 组片 组片 5 12 在有在有 16 根根地址总线的机系统中画出下列情况下存储器的地址译码和连地址总线的机系统中画出下列情况下存储器的地址译码和连 接图接图 1 采用采用 8K 1 位存储芯片位存储芯片 形成形成 64KB 存储器存储器 2 采用采用 8K 1 位存储芯片位存储芯片 形成形成 32KB 存储器存储器 3 采用采用 4K 1 位存储芯片位存储芯片 形成形成 16KB 存储器存储器 由于地址总线长度为 16 故系统寻址空间为 16 264Kbit 位宽位宽 1 8K 1 位存储芯片地址长度为 13 64KB 存储器需要 8 个 8K 1 位存储芯片 故总 共需要 16 根地址总线 地址译码为 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 共需 8 片 8K 1 位存储 芯片 红色为片选 第一片 地址范围 0000H 1FFFH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 第二片 地址范围 2000H 3FFFH 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第三片 地址范围 4000H 5FFFH 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 第四片 地址范围 6000H 7FFFH 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第五片 地址范围 8000H 9FFFH 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 第六片 地址范围 0A000H 0BFFFH 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第七片 地址范围 0C000H 0DFFFH 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 第八片 地址范围 0E000H 0FFFFH 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 其连线图如下 2 8K 1 位存储芯片地址长度为 13 32KB 存储器需要 4 个 8K 1 位存储芯片故总共 需要 15 根地址总线 地址译码为 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 共需 4 片 8K 1 位存储 芯片 红色为片选 第一片 地址范围 0000H 1FFFH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 第二片 地址范围 2000H 3FFFH 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第三片 地址范围 4000H 5FFFH 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 第四片 地址范围 6000H 7FFFH 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 其连线图如下 3 4K 1 位存储芯片地址长度为 12 16KB 存储器需要 4 个 4K 1 位存储芯片故总共 需要 14 根地址总线 地址译码为 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 共需 4 片 4K 1 位存储 芯片 红色为片选 第一片 地址范围 0000H 0FFFH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 第二片 地址范围 1000H 1FFFH 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第三片 地址范围 2000H 2FFFH 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 第四片 地址范围 3000H 3FFFH 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 其连线图如下 方案一 方案二 5 13 试为某试为某 8 位计算机系统设计一个具有位计算机系统设计一个具有 8KB ROM 和和 40KB RAM 的存储的存储 器器 要求要求 ROM 用用 EPROM 芯片芯片 2732 组成组成 从从 0000H 地址开始地址开始 RAM 用用 S RAM 芯片芯片 6264 组成组成 从从 4000H 地址开始地址开始 查阅资料可知 2732 容量为 4K 8 字选线 12 根 6264 容量为 8K 8 字选线 13 根 因此本系统中所需芯片数目及各芯片地址范围应如下表所示 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 共需 2 片 2732 构成系 统 ROM 红色为片选 第一片 地址范围 0000H 0FFFH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 第二片 地址范围 1000H 1FFFH 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 共需 5 片 6264 构成系 统 RAM 红色为片选 第一片 地址范围 4000H 5FFFH 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 第二片 地址范围 6000H 7FFFH 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第三片 地址范围 8000H 9FFFH 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 第四片 地址范围 0A000H 0BFFFH 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第五片 地址范围 0C000H 0DFFFFH 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 硬件连线方式之一如下图所示 说明 8 位微机系统地址线一般为 16 位 采用全译码方式时 系统的 A0 A12直接与 6264 的 13 根地址线相连 系统的 A0 A11直接与 2732 的 12 根地址线相连 片选信号由 74LS138 译码器产生 系统的 A15 A13作为译码器的输入 各芯片的数据总线 D0 D7 直接与系统的数据总线相连 各芯片的控制信号线 RD WR 直接与系统的控制信号线相连 5 14 试根据下图试根据下图 EPROM 的接口特性的接口特性 设计一个设计一个 EPROM 写入编程电路写入编程电路 并并 给出控制软件的流程给出控制软件的流程 A14 CS 6 EN C 2 B 1 A 0 A0 A11 RD WR D0 D7 AB CS 2732 WR D0 7 AB CS 2732 WR D0 7 AB CS 6264 RD WR D0 7 A12 A13 A15 38 译译 码码 器器 A0 A12 RD WR AB CS 6264 RD WR D0 7 未用 1215 07 OO 013 AA CE PGM OE 07 DD 07 AA RD EPROM 写入编程电路设计如下图所示 07 OO 013 AA CE PGM OE 07 DD 07 AA RD 控制软件流程 1 上电复位 2 OE信号为电平 1 无效 写模式 PGM信号为电平 0 有效 编程控制模式 软件进入编程状态 对 EPROM 存储器进行写入编程操作 3 高位地址译码信号CE为电平 1 无效 对存储器对应 0000H 3FFFH 地址的数 据依次进行写入操作 其中高位地址为 0 低位地址 013 AA从 0000H 到 3FFFH 依次加 1 写入的值为数据总线 013 DD对应的值 4 高位地址译码信号CE为电平 0 有效 对存储器对应 4000H 7FFFH 地址的数 据依次进行写入操作 其中高位地址为 1 低位地址 013 AA从 0000H 到 3FFFH 依次加 1 写入的值为数据总线 013 DD对应的值 5 存储器地址为 7FFFH 时 写入操作完成 控制软件停止对 EPROM 的编程状态 释放对OE信号和PGM信号的控制 5 15 试试完成完成下面的下面的 RAM 系统扩充图系统扩充图 假设假设系统已占用系统已占用 0000 27FFH 段段内内 存地址空间存地址空间 并拟将后面的连续地址空间分配给该扩充并拟将后面的连续地址空间分配给该扩充 RAM 译码器输出 A15 A14 A13 A12 A11 A10 A0 地址空间 Q0 00 0 0 0 0000000000 1 1111111111 0000H 07FFH Q1 0 0 1 0800H 0FFFH Q2 0 1 0 1000H 17FFH Q3 0 1 1 1800H 1FFFH Q4 1 0 0 2000H 27FFH Q5 1 0 1 0 000000000 1111111111 2800H 2BFFH 1 2C00H 2FFFH Q6 1 1 0 Q7 1 1 1 下面方案的问题 1 地址不连续 驱动设计可能会比较麻烦 2 地址重复 浪费系统地址空间 3 不容易理解 实际上使用可能会有问题 5 16 某计算机系统的存储器地址空间为某计算机系统的存储器地址空间为 A8000H CFFFFH 若采用单片容量若采用单片容量 为为 16K 1 位的位的 SRAM 芯片芯片 1 系统存储容量为多少系统存储容量为多少 2 组成该存储系统共需该类芯片多少个组成该存储系统共需该类芯片多少个 3 整个系统应分为多少个芯片组整个系统应分为多少个芯片组 1 该计算机系统的存储器地址空间为 A8000H CFFFFH 系统存储容量为 系统系统 A11 A12 A13 A14 A1