数字式相位差测量仪说明书.doc

xx大学课程设计说明书目 录绪论1摘要21 结构设计与方案选择31.1 基于过零检测法的数字式相位差测量仪方法概述41.1.1 相位电压法 41.1.2 相位时间法 51.2 方案的比较与选择 62 相位时间法单元电路的原理分析与实现方法62.1 前置电路设计与分析 62.1.1 放大整形电路的分析与实现62.1.2 锁相倍频电路的分析与实现72.2 计数器及数显部分的设计与分析 92.2.1 计数器部分的分析与实现92.2.2 译码显示部分的分析与实现103 结论124 参考文献13附录1：元器件名细表 14附录2：相位时间法总体电路原理图 15附录3：相位时间法总体电路PCB板 16附录4：相位时间法总体电路PCB板3D视图 17绪 论随着科学技术突飞猛进的发展，电子技术广泛的应用于工业、农业、交通运输、航空航天、国防建设等国民经济的诸多领域中，而电子测量技术又是电子技术中进行信息检测的重要手段，在现代科学技术中占有举足轻重的作用和地位。数字相位差测试仪在工业领域中是经常用到的一般测量工具，比如在电力系统中电网并网合闸时，需要两电网的电信号相同，这就需要精确的测量两工频信号之间的相位差。更有测量两列同频信号的相位差在研究网络、系统的频率特性中具备重要意义。相位测量的方法很多，典型的传统方法是通过显示器观测，这种方法误差较大，读数不方便。为此，我们设计了一种数字相位差测量仪，实现了两列信号相位差的自动测量及数显。近年来，随着科学技术的迅速发展，很多测量仪逐渐向“智能仪器”和“自动测试系统”发展，这使得仪器的使用比较简单，功能越来越多。 本低频数字相位测量仪主要是测量电压和电流的相位差，由整形放大电路、基本门电路、锁相倍频、计数译码等集成电路构成。测量的分辨率可达到0.1，可测信号的频率范围为0Hz250Hz，幅度为0.5，由于74HC4046的性能比较好，使得所制得的仪器精度相对较高，达到了任务书中所规定的要求。摘 要本低频数字相位测量仪主要是测量电压和电流的相位差，由整形放大电路、基本门电路、锁相倍频、计数译码等集成电路构成。为达到要求的精度本设计采用了锁相倍频电路，通过锁相环74HC4046和四片74LS90芯片组成的3600分频器。整个模块实现3600倍频效果，使得精度达到0.1。本电路通过四片74LS161和四片7400构成的十进制计数器，并用四片4511和四个七段共阳极数码管来共同达到译码显示相位差的效果。整个装置具有原理简单，测量精度高,测量范围宽，测量结果显示直观的特点。关键词： 相位测量 锁相倍频器 整流放大电路 数字式相位差测量仪1 结构设计与方案选择1.1 基于过零检测法的数字式相位差测量仪方法概述基于过零检测法数字相位测量仪工作原理，从变换方式来分，有将相位差变换成直流电压的，有将相位差变换成时间的。后者又可以分为瞬时值相位法和平均值相位法。下面就对这两种方法分别作介绍，最后再对这两种方法作对比分析。其实为达到较高的精度且便于数字集成，本设计最终将采用相位差变换。1.1.1 相位电压法相位电压法的实现原理如下，由于任务书中要求测量一电路中电压和电流的相位差，本设计的两路信号是以输入电压作为基准信号Fs，经过一个RC电路后提取电流信号Fr经电压比较器整形为方波信号，再2分频后得到的FS2与FR2送入由异或门组成的相位比较电路，其输出脉冲A的脉宽tp反映了两列信号的相位差，再经过RC电路积分后进行A/D转换。根据相位差与电平成正比的关系，由芯片ICL7136组成的显示校正网络得到相位差值。图中的D触发器用于判断FR与FS的相位关系，当Q为1时，FR超前FS，相位取正值，符号位显示全黑；当Q为0时，FR滞后于FS，相位取负值，符号位显示“-”。其总体原理方框图和测量波形图分别如图1-1和图1-2。 图1-1 方案一总体原理方框图 图1-2 测量波形图在上图中有V=v*tp/T.其中T为鉴相之后的波形周期，v为波形高度。1.1.2 相位时间法基于相位时间法原理的测量仪的原理框图如图1-3所示。基准信号(电压信号)fr经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=3600的分频器，使锁相环的输出信号频率为3600fr，但相位与fr相同，这个输出信号被用作计数器的计数时钟。图1-3 总体原理方框图 电流信号fs与电压信号fr经放大整形再2分频后得到的fs2与 fr2送入由异或门组成的相位比较电路，其输出脉冲A的脉宽tp反映了两列信号的相位差；利用这个信号作为计数器的闸门控制信号，使计数器仅在fr与fs的相位差tp内计数，这样计数器计得的数即为fr与fs之间的相位差。由于计数时钟频率为3600fr，因此，一个计数脉冲对应0.1。计数的值经锁存译码后通过LED数码管显示。这种测量方法可以从波形图图1-4得到理解和说明。图中D触发器用于判断fr与fs的相位关系，D触发器的特性方程如下式(1.1),当Q为1时，fr超前于fs，相位取正值，符号位数码管显示全黑；当Q为0时，fr滞后于fs，相位取负值，符号位数码管显示“-”。 图1-4 测量波形图1.2 方案的比较与选择 通过对以上两种方法的基本原理分析与比较，本设计中的相位时间法采用的是一种基于74HC4046的锁相功能和利用74LS90芯片制成的3600分频来达到信号的倍频效果，其精度可达到0.1。而相位时间法则是基于RC电路的积分和ICL7136芯片的显示校正网络来实现相位差的测量和显示，其测量精度和稳定度远远不如上一种方法高。鉴于以上诸多因素，本设计最终选择相位时间法。2 相位时间法单元电路的原理分析与实现方法2.1 前置电路设计与分析2.1.1 放大整形电路的分析与实现放大整形电路：是通过2片LM324运放和1片7404来实现放大整形电路的。在相位差测量过程中，不允许电压和电流两路信号在放大整形电路中发生相对相移。为了使两路信号在测量电路中引起的附加相移是相同的，如图1-3中A1和A2安排了相同的电路。如图2-1所示，第一级运放将输入信号放大K倍，其中k为放大倍数,K=1+R2/R1。为了使信号能放大11倍，可以将R2设置为100K，将R1设置为10K。C1为耦合电容，起作用为隔直流通交流。第二级运放用作比较器，经3.3k的限流电阻和DZ组成的限幅电路以及二极管D和7404整形后，使其转换成TTL电平的信号。 图2-1 放大整形电路Multisim模拟图2.1.2 锁相倍频电路的分析与实现锁相倍频电路：是通过锁相环和分频器两个环节实现的。设电流信号的最高工作频率为250Hz，测量的分辨率取0.1，3600倍频后信号的频率为900KHz，故可选择最高工作频率为40MHz的锁相环74HC4046。为了使fr在0Hz250Hz时锁相环工作稳定，线性良好，入锁时间快，电阻电容参数选择见附录1的元器件名细表所标的值。其电路原路图如图2-2所示。图2-2 锁相倍频电路设经过放大整形后的两路信号分别记为fr和fs。信号fr由锁相环的14脚输入，输出信号经由4片74LS90芯片组成的3600分频器反馈到锁相环的3脚输入，其中两片90芯片组成两个六进制计数器，另两片组成两个十进制计数器，一起组成3600的分频器。整个模块实现3600倍频的效果，使得测量的精度能达到0.1。图2-3为4046的引脚图，图2-4(a)、2-4(b)为90芯片的引脚图和功能图。图2-3 4046引脚图图2-4（a） 74LS90引脚图 图2-4(b) 74LS90功能表 2.2 计数器及数显部分的设计与分析计数器及数显部分由计数器译码器及5个7段共阳LED数码管实现。数码管最高位LED5为相位超前滞后显示位，低4位数码管显示相位差的值。计数器、锁存及译码电路由数字逻辑器件完成。本设计选用74LS161计数及74HC4511译码来实现计数及数显部分的功能要求。2.2.1 计数器部分的分析与实现 本部分的核心部件是由十六计数器74LS161，它是边沿处罚的同步加法计数器，CLR为异步清零端，LOAD为置数端，以低电平为有效电平。用一块74LS161和一片与非门采用反馈清零法可制成十进制计数器，四片161达到计数锁存相位差数值的效果，其电路原理图如图2-5。其最低位161片的脉冲由经过异或门和经过锁相倍频后的两列波经过一个与非门产生，这是为了保证计数器能在所求相位差的脉冲时间内计数。其输出端接译码器的输入端A、B、C、D。其LOAD端与异或门出来后的信号相连，当停止计数时将触发置数端产生清零的效果。 图2-5 计数器原理图 芯片74LS161的引脚图和功能表分别如图2-6(a)和2-6(b)所示。 图2-6(a) 74LS161引脚图 图2-6(b) 74LS161功能表2.2.2译码显示部分的分析与实现 译码显示部分是由四片74HC4511与四个7段共阳数码管来共同达到译码显示相位差的效果，第5个数码管引脚的G端与D触发器相连，用来显示相位差的超前或滞后当Q为1时，fr超前于fs，相位取正值，符号位数码管显示全黑；当Q为0时，fr滞后于fs，相位取负值，符号位数码管显示“-”。其电路原理图如图2-4。芯片4511的LE端与异或门出来后的非门相连，当计数器停止工作时，4511将锁存 LE由0跳变到1时的BCD码的输入。芯片74HC4511的引脚图和功能表如图2-8(a)和2-9(b)所示。 图2-7 译码显示原理图图2-8(a) 4511引脚图 图2-8(b) 4511功能表结论1.设计总结实验证实，本系统能够比较精确检测频率为0250Hz，幅度为0.5V的电压和电流的相位差，测量精度为0.1，用数码管显示测量结果相当直观和清晰，且具备体积小、操作灵活、性能稳定和性价比高的特点。 本系统实现了题目基本部分以及发挥部分的要求，经过测试，相位测量仪幅度为0.5V，频率为0250Hz的范围内稳定工作。如果要进一步提高精度和简化设计，可将数字逻辑器件改为可编程逻辑器件，还可以加入相位测量的自适应调节，将锁相倍频的功能进一步完善，如改为可选测量的分辨率等，使得系统更趋于智能化、人性化的特点。当然，本设计也有一些不足之处，如在调试的过程中数码管的显示不够稳定，这主要是因为输入信号要经过一个运放和一个3600的分频所致，还有一部分原因是所设计的系统比较庞大，所用元器件数量偏多，参数设置不太准确，导致总体效果不太好。改进的方法是将前置运放的倍数提高，合理设置参数使锁相环的倍频稳定。2.设计心得体会参考文献1康华光。电子技术基础数字部分(第五版)、电子技术基础数字部分(第五版).高等教育出版社，1998. 。2谢自美。电子电路、实验及测试M.华中理工大学出版社，2000。3张厥胜。锁相环频率合成器M.电子工业出版社，1997。4陈赜。在系统可编程技术M.科学出版社，2001。5谢自美等。电子线路设计、实验、测试（第二版）. 武汉：华中理工大学出版社。6阎石等。数字电子技术基础（第四版）. 北京：高等教育出版社。7沙占有等。新编实用数字化测量技术. 北京：国防工业出版社。8集成电路产品手册。9GB4728.1285电气图用图形符号二制逻辑单元10张伟等。Protel 99SE实用教程。人民邮电出版社，2008。11黄智伟。基于NI Multisim的电子电路计算机仿真与分析。北京：电子工业出版社。附 录