（机械电子工程专业论文）pop回流焊工艺参数分析及质量评估软件开发.pdf

摘要 p o p 封装中的回流焊接工艺环节是影响p o p 封装成品率的关键环节。回流焊 接工艺的关键技术是要保证p o p 芯片的b g a 层严格按照回流温度曲线来升温和 降温。但是实际工艺中我们只能用热电偶测得封装体表面的温度，而无法实时监 测封装体内部b g a 层的温度，这影响了p o p 封装的成品率。因此对p o p 封装b g a 层的真实温度曲线做出仿真预测具有重要意义。 本文首先根据p o p 封装回流焊接环节的工艺条件，依据经典的热传导理论建 立了p o p 芯片回流焊接的一维多层瞬态热传导偏微分方程，基于分离变量法给出 了定解条件，推导出了多层板之间温度解析解的递推关系表达式，求出了方程的 解。并且通过m a t l a b 软件的进行仿真计算，得到了b g a 层的回流温度曲线，指 出了p o p 封装回流过程中b g a 层上下焊球之间的温差是形成“枕头现象”的原因 之一。然后本文总结了回流焊接过程中p o p 芯片的热传导、翘曲变形、焊点形状、 液桥自组装、固化焊点残余应力、应力集中等因素，建立了一套p o p 封装回流焊 接质量评估系统，并且运用m a t l a b 编写了p o p 封装回流焊接质量评估系统的 初级版本。 关键词：p o p 封装回流焊工艺多层瞬态热传导模型质量评估系统 a b s t r a c t p e f l o wp r o c e s so fp a c k a g e - o n - p a c k a g e ( p o p ) i st h ek e yp r o c e s st ot h ey i e l do f p o pp r o d u c t i o n w ea l w a y sw i s ht h a tt h et e m p e r a t u r eo fb g ai np o pc h i p si n c r e a s e s a n dd r o p sa l o n gt h er e f l o wp r o f i l e b u ti nt h ep r a c t i c a lp r o d u c t i o np r o c e s s ，w ec a r lo n l y m e a s u r et h e t e m p e r a t u r e o fc h i p s s u r f a c ew i t ht h e r m o c o u p l e s ，a n dc a r ln o t i m m e d i a t e l ym o n i t o r t h et e m p e r a t u r eo fb g ai nt h ec h i p s t h e r e f o r e ，i ti si m p o r t a n tt o s t u d yt h et r u er e f l o wp r o f i l eo f t h eb g a i np o p c h i p s t h i sp a p e rr r s t i rb u i l d st h eo n e - d i m e n s i o n e dm u l t i p l e l a y e r e dt r a n s i e n th e a t t r a n s f e rp a r t i a ld i f f e r e n t i a le q u a t i o n sw i t ht y p i c a lt h e o r yo fh e a tt r a n s f e r , d e f i n i t e c o n d i t i o n sa r eg i v e na n ds i m u l a t i o nc a l c u l a t i o nw i t hm a t l a bi sd o n e t h et r u e r e f l o wp r o f i l eo fb g ai sf m a l l yg i v e ni nt h i sp a p e r , a n dt h i sp a p e rp o i n t so u tt h a to n e o ft h er e a s o n so ft h e h e a di np i l l o we f f e c t i st h et e m p e r a t u r ed i f f e r e n c eb e t w e e n u p p e rs o l d e rb a l l sa n db o t t o ms o l d e rb a l l s i nr e f l o wp r o c e s s t h e nh e a tt r a n s f e r , w a r p a g ea n dd e f o r m a t i o n ，s o l d e rj o i n t ss h a p e s ，l i q u i db r i d g e sa u t oa s s e m b l y , r e s i d u a l s t r e s so fs o l d e rj o i n t sa n ds t r e s sc o n c e n t r a t i o no fp o pc h i p sa r es u m m a r i z e di n t h i s p a p e rt ob u i l das y s t e mo fq u a l i t ye v a l u a t i o nf o rp o p r e f l o wp r o c e s s k e y w o r d s ：p o p l r e f l o wp r o c e 鼹l m u r i p l e - l a y e r e dt r a n s i e n th e a tt r a n s f e r l q u a l i t ye v a l u a t i o ns y s t e m 第一章绪论 第一章绪论 近几年来，通讯、计算机、汽车电子、航空航天产业以及其他消费类系统的 发展对高密度微电子封装提出了更高更新的要求，即便携性、多功能、高密度、 高可靠性、高性能、低功耗和低成本，这促使微电子封装技术在2 d 的基础上进 一步向高密度3 d 封装技术发展。3 d 与2 d 封装技术相比，在没有增加封装基板 尺寸的情况下组装效率远大于2 d2 0 0 1 6 1 ，而且设计更加灵活、降低了封装成本、 减小了芯片之间互连导线长度，使得器件的运行速度提高，系统的总功耗减低了 3 0 左右。高密度3 d 封装最明显的特征是可使产品的尺寸和质量减小到原来的 1 5 - 1 1 0 。这些特征以及优势己成为微电子产业和电子整机系统产业高度关注的技 术焦点。 在通讯领域，移动便携市场在经历2 0 0 9 年的衰退之后，已经显示反弹迹象， 进入平稳增长阶段，相比而言，智能手机的增长比其他手机市场更快，占据的市 场份额正不断增加。同时，随着移动通信产品3 g 时代的到来，要求更多的带宽 在无线网络上传送更多的数据。这不仅要求逻辑电路对数字信号处理的速度更高， 还要求更快的存储器响应时间。这就促进了高端便携式设备和智能手机中的移动 通讯平台( 即：逻辑电路和存储器集成模块) 的高速发展，使得逻辑电路和存储 器的功能越来越复杂，体积却越来越小巧。这样就带来了对叠层封装( p o p ：p a c k a g e o i lp a c k a g e ) 技术的巨大需求，因为叠层封装( p o p ：p a c k a g eo np a c k a g e ) 支持了便 携式设备对复杂性和功能性的需求，成为了逻辑电路和存储器集成领域的封装首 选，成为了该领域的发动机，主要的生产企业都已经或计划使用p o p 解决方案。 1 1 什么是p o p 封装 p o p ( p a c k a g eo np a c k a g e ) 封装是现代电子信息产品为提高逻辑运算功能和存 储空间而发展起来的一种新的高密度组装形式。它是一种电路板安装过程中的3 d 封装，其内部结构是：经过完整测试的封装如单芯片f b g a ( f i n ep i t c hb g a ，引 脚节距小于1 0 r a m ) 或堆叠芯片f b g a ( 如d r a m 或闪存) 被堆叠到另一个经过 完整测试的封装上部，如一个单芯片f b g a 或堆叠芯片f b g a ( 如基带或应用处 理器) 如图1 1 。这些堆叠芯片或模块可来自不同的供应商，允许在堆叠之前进行 检测，所以应用灵活，前景广洲9 】。 p o p 封装回流焊工艺参数分析及质量评估软件开发 p a c k a g o n p a c k a g ) 避 _ b o t t o m 图j 1p o p 封装 通常上层封装是一件大容量的存储器或存储器组合件，叠层数目可以从2 层 到8 层，为了降低整个叠层封装的厚度，要求顶层p o p 尽可能的薄。由于存储器 件一般要求引脚数较低，可以通过周边阵列来处理，即在两个封装体互连的封装 边缘处使用引线键合及低线弧键合技术。 下封装是一个高度集成的逻辑器件。p o p 中，由于需要模塑封盖位置最薄， 并且为了降低整个封装的厚度，线弧的控制比层叠芯片的应用还要严格，要求采 用更窄的键合节距【3 1 ，这样可以在给定的芯片尺寸条件下得到最小的模塑封盖尺 寸和封装引脚节距。为了实现这样的键合节距，并将p o p 中上封装的信号引导到 下封装，下封装基板的复杂性和所采用的技术都比相同条件的层叠芯片封装的要 求更高。由于总封装高度的限制，在顶部和底部p o p 中一般采用能得到的最薄的 基板。 传统电子封装一般分为四个层测l 】： 1 ) 0 级封装一芯片层次上的封装； 2 ) 一级封装一芯片( 单芯片或多芯片) 上i 0 与基板互连； 3 1 二级封装集成块( 封装体) 连入p c b 或卡板( c a r d ) 上； 4 1 三级封装电路板或卡板连入整机母板上。 p o p ( p a c k a g eo np a c k a g e ) 封装模糊了传统电子封装级别中的一级封装和二级 封装之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提 供了自由选择器件组合的可能，可使设计人员在几周内将支持p o p 内存封装和支 持p o p 的逻辑芯片堆叠在一起，提高了良品率，简化了产品测试，缩短了产品上 市时间并提高了成本效率。 1 2p o p 封装的发展背景及优势 3 d 封装堆叠技术能够集成更多的芯片，并能实现混合器件的集成，对它的 需求已经存在多年。但是，对多媒体功能的要求，以及大容量、短生命周期、缩 小的形状因子和微型分割产品的挑战，使得智能手机成为推动p o p 方案开发的“杀 第一章绪论 3 手级”应用。 有资料预测，今后几年智能化的高端手机市场将会以2 5 的年复合增长率增 长，到2 0 1 4 年全球手机产量预计会达到1 3 亿部左右。由于手机中逻辑+ 存储基 本上是标准规范的，因此随着更多三维封装供应商的加入，p o p 更易于以较低的 成本实现标准化的高密度封装，其技术上的优势也必然会使p o p 有着更加广阔的 应用前景。因此，采用p o p 技术也必然会为企业的高端手机生产带来良好的经济 效益。 p o p 封装将超薄的小引脚间距球栅阵列( b g a ) 封装堆叠起来，并装配到表 面。这些b g a 封装经过特殊的设计，能够通过一个灵活、但仍算标准的结构来 实现逻辑与存储器件的互连。 在p o p 出现以前，堆叠芯片封装内系统( s i p ) 技术被用于将存储器与逻辑器 件集成起来。借助于专为闪存和s r a m 多芯片封装而开发的大型堆叠芯片基础设 施，这种技术已经成熟，但是它却降低了设计者在体系结构和采购方面的灵活性， 同时还增大了产品成本。问题不在于堆叠芯片s i p 所能提供的尺寸或性能，而在 于成本、设计和上市时间的限制。通过集成存储器，逻辑器件供应商可以获得更 高的利润，但不得不在设计、存储器采购、存货和产品质保方面承担更大的风险 超过了因集成存储器而增加的边际收益。而存储器供应商则不得不为每一种! 、 新器件而专门投资以开发新的硅片测试方法，而且还会受到来自s i p 引脚排列优 化、商品定价和成品率保障等方面的压力。这些因素，再加上供应商会因为器件 不符合s i p 规范而失去利润的硅片供应模式，限制了硅片供应中存储器件的供给 量范围。很多供应商都曾试图推进新型混合器件封装堆叠技术的发展。因此，对 于能够满足整个价值链中关键需求的、以平台为基础的解决方案而言，p o p 解决 方案市场已经成熟。 采用p o p 解决方案的价值在于p o p 结构的简单性( 如图1 1 ) 。按照j e d e c 标准来设计的底部部件由逻辑器件供应商提供，已经过测试，并确保能够具有与 标准部件相同的性能与可靠性等级( 遵循供应商的标准设计、封装和测试流程) 。 顶部部件由存储器供应商提供，也具有与标准部件一样的等级和产品流程。o e m 或他们的制造承包商采购这两种部件，并使用经过修改、但仍保持单步回流焊工 艺的标准表面贴装流程来将它们堆叠起来。通过将逻辑和存储器部件堆叠起来， o e m 不但获得了尺寸缩小和集成化的好处，而且还不会受到与堆叠芯片s i p 产品 有关的商业和物流拥有成本的限制【1 2 】。 所以可以说，智能手机和数码相机等高端便携式产品的高速发展，扩大了p o p 封装的市场需求，推动了p o p 封装技术的不断成熟。 在新一代移动消费类电子产品高密度封装方面，p o p 封装具有以下优势： 1 节省空间，提高系统封装密度。p o p 封装的占板面积主要由底部器件的二 4 p o p 封装回流焊工艺参数分析及质量评估软件开发 维尺寸所决定，但因开发了z 向空间，因此在同样板面上可封装的器件数量更多， 因而提高了电路板的整体封装密度。p o p 的封装高度主要由所堆叠的器件厚度和 数量决定。例如，由a m k o r 公司生产的处理器与存储器( p o p 专用，b g a 型封 装) 堆叠后的名义高度仅为1 4 m m 。随着p o p 技术的不断发展( 如下一代t m vp o p ) 和专用器件的不断推出，p o p 在z 向空间的封装密度仍会提高。 2 组合方便，提供设计的灵活性。目前p o p 的典型应用是在手机中实现处 理器与存储器的堆叠封装。由于采用了分立式器件进行封装，用户可以根据系统 设计的要求、成本和元器件供货渠道等，灵活地选择所要封装的器件类型和数量， 进而也有利于缩短产品开发周期、降低库存和成本。由于各个器件都已经过了出 厂检验，从而也确保了更高的合格率。 3 简化互连，提高系统的电气性能。p o p 封装以器件间的短程垂直互连取代 了传统二维封装中的长程互连，同时也降低了p c b 排版布线的复杂性，从而降低 了电路r c 延迟，提高了信号传输速度和性能。 4 工艺成本最低，并与现有s m t 工艺相兼容。p o p 旨在对分立式超薄型b g a 类器件进行堆叠封装，其实现工艺在本质上仍然属于表面贴装工艺( s m t ) 。不 同之处在于，由于器件与底部焊球及其间距都已很小，锡膏印刷难以进行，因此 器件在堆叠时多以底部焊球蘸取焊剂或锡膏、再进行贴装的方式进行。因此企业 现有的s m t 生产设备及技术经验都得以保留，采用p o p 封装的工艺成本可降至 最低。 1 3p o p 封装的行业标准和发展状况 1 3 1p o p 封装行业标准 全球各大公司对于p o p 底层和顶层芯片的开发，都遵循p o p 封装的j e d e c ( 固态技术协会是微电子产业的领导标准机构) 标准。由j e d e c 的j c 1 l 委员会 发布的p o p 设计和机械封装外形标准包括： ( 1 ) 、p o p 设计准则。第9 5 号公告第4 2 2 节( f i n e - p i t c h , s q u a r eb a l lg r i d a r r a y p a c k a g e ( f b g a ) p a c k a g e - o n - p a c k a g e ( p o p ) ，2 0 10 年3 月，c 0 2 版本) 规定了p o p 封装的结构，以及项部和底部设计的封装体尺寸为8 - 2 1 r a m ，引脚间距为0 4 m m 、 0 s m m 、0 6 5 r a m 和0 8 m m 以确保堆叠的机械完整性【1 7 l 。 j e d e c 规定p o p 封装的结构有两种类型：f l a n g et y p e 结构和t h r o u g hm o l d v i a 结构。目前来说高密度的封装都逐渐采用t h r o u g hm o l dv i a 结构。 f l a n g et y p e 结构是指底层芯片的基板面积大于树脂封装的面积尺寸，可以直 第一章绪论 接在芯片边缘的基板上制作与顶层芯片连接的焊盘( p o p 面焊盘) 。如下图1 2 所 示： 图1 2f l a n g e t y p e 结构 t h r o u g hm o l dv i a 结构是指底层芯片的树脂封装面积与芯片基板的面积相 等，通过穿透封装层的各种技术来制作与项层芯片连接的焊盘( p o p 面焊盘) 。如 下图1 3 所示： 图1 3 t h r o u g hm o l dv i a 结构 随着顶层和底层芯片封装密度的不断提高，引脚节距的不断减小，封装高度 的越来越低，t h r o u g hm o l d a 结构相比f l a n g et y p e 结构而言，可以改善芯片在 回流过程中的翘曲变形，提高p o p 封装成品率，因此t h r o u g hm o l dv i a 结构适合 高密度、小节距的封装，是p o p 封装的发展趋势。 下图1 4 所示是p o p 基板结构的发展过程【1 3 】。 ：n 毒杀高i b s u b s 帆t e 。 f l i pc h i pp o p 列t i 怒可号- - - 嗉研 崎嗍手；愚失锑t m v p o p 图1 4p o p 封装基板结构发展历程 ( 2 ) 、j e d e c 的m o - 2 6 6 a 规定了底部芯片封装的机械外形，其中用于标准 的和高密度的存储器接口的项部引脚间距为0 6 5 m m 、0 5 m m 和0 4 m m 。m o 2 7 3 a 则规定了与之配套的顶部封装的外形设计标准1 8 1 。 例如，针对节距为0 4 m m 的底部芯片，j e d e c 规定的设计标准为如表1 i 所 6 p o p 封装回流焊工艺参数分析及质量评估软件开发 示： 表i 1j e d e c 规定的底部0 4 r a m 节距芯片标准f 1 ，】 同 囡霉0 4 0 x m d l 回 x n 固 xn 0 1 i e 回 m e l 回 8 1 83 2 40 2 06 8 0 9 o o2 14 4 10 8 o o 1 0 0 02 35 2 90 0 08 1 1 0 02 66 7 60 2 01 0 0 0 1 2 0 02 87 8 4o 2 01 0 8 0 1 3 0 03 19 6 10 1 2 0 0 1 4 0 03 31 0 8 90 o o1 2 8 0 1 5 o o3 61 2 9 60 2 01 4 0 0 1 6 0 03 81 4 4 40 2 01 4 8 0 1 7 0 04 11 6 8 10 o o1 6 0 0 1 8 o o4 31 8 4 90 1 6 8 0 1 9 q 04 62 1 1 60 2 01 8 0 0 2 0 o o4 82 3 0 40 2 01 8 8 0 2 1 0 05 12 6 0 10 0 02 0 0 0 n o t e1 4 其中，各数值单位为n l r l l = d 和e 代表芯片的总长和总宽，且d = e ；m d l 和m e l 代表每一行可以安装的焊球的最大数目，且加l = m e l ：n 为焊球总数， n = m d l * m e l ；s 是每一行( 列) 上中间一个焊球的中心与芯片中心基准的距离， 值为零或者节距的一半：d 1 和e l 代表焊球区域的长和宽， 针对节距为0 4 r a m 的p o p 面上下芯片之间的配合设计， 且d i = e i ： 正d e c 规定的设计 标准如下表1 2 所示： 表1 2j - e d e c 规定的节距为0 4 r a m 的p o p 面设计标准【1 7 l 同 囝- 删日。舯 l l m o oim e u 糟 固回x 回f x a 回 r x 0 2x 臌 p 同圈一回 8 ，0 0 x8 0 0 3 1 91 9 207 249 5 9 x 9 32 ，2 8o05 7 5 1 a x 1 0 j d 0 3 2 2 5 2o 2 口- 2 8 口5 1 1 x 1 1 3 箱2 7 eo 21 07 7 5 1 2 0 0 x ，2 3 约 3 , 1 2o”2 & 9 5 1 3 ，x 3 3 3 13 3 6o1 29 稻 1 4 、x 1 4 3 3 43 7 20 2，3 21 0 9 5 1 5 x 1 5 。0 033 63 0 21 4”7 5 1 8 0 0 x1 6 0 033 82 00 21 4 1 2 s 5 1 7 x 1 7 3 4 1 约6 o1 61 3 7 5 1 b i1 8 ， 34 3 o1 8 卫1 4 弱 1 0 xt 口， 3 艟 5 伯 0 2 8 5 7 5 2 0 x 2 0 3 秘 5 4 0 0 21 8 丑1 6 5 5 2 1 2 1 35 5 7 8o2 0 1 7 7 5 第一章绪论 注： r 为焊球排列的行( 或列) 数；m d u 、m e u 代表项层芯片每一行可以安装 焊球的最大数目，m d 2 、m e 2 代表底层芯片每一行( 或列) 可以设计安装焊球的最 大数目，且m d u * m e u = m d 2 * m e 2 ；n 和p 为焊盘或者焊球的总数目。s 和t 是 每一行( 列) 上中间一个焊球的中心与芯片中心基准的距离，值为零或者节距的 一半；d i 和e l 代表顶层芯片焊球区域的长和宽，d 2 和e 2 代表底层焊球区域的 长和宽，且d i = e i ，d 2 = e 2 。f 和g 只对t h r o u g hm o l dv i a 结构p o p 有效，是指 底层芯片的树脂封装面积的长和宽。 同时，j c 6 3 多芯片委员会制定了用于存储器接口的电学引脚排列的标准。 j e d e c 的第2 1 c 号标准文件规定了用于封装体面积尺寸为1 1 1 6 m m 的p o p 封装 的存储器接口引脚排列【1 9 】，在此不在列举，如需要可以在j e d e c ( 固态技术协会) 的官方网站免费下载。 1 3 2p o p 封装发展状况 目前，对于p o p 封装底层芯片来说，主要采用倒装芯片技术，非p o p 面普遍 的焊球节距为0 4 r a m ：顶层封装的d r a m 芯片，以及包含闪存的d r a m 芯1 片， 都要求越来越高的速度和越来越宽的带宽，这对应着项层的芯片封装需要具有的 焊球数目越来越多。由于同时要求更大焊球数目和更小封装尺寸，因而降低顶层 芯片封装的焊球节距非常必要。现在普遍使用o 5m m 的节距，而且此数值在不 断的减小。由半导体国际公布的p o p 封装的发展趋势如表1 3 所示1 2 】： 表1 3p o p 封装的发展趋势 封装体边长尺寸 1 7 1 5 1 4 1 2 ( m m ) p o p 封装高度 1 8 1 6 1 4 1 2 ( m m ) 底部芯片最小节距 o 50 5o 40 3 0 o 3 2 ( m m ) 项部芯片最小节距 0 6 5o 40 4o 3 0 0 3 2 ( m m ) 2 0 1 1 年1 月份，a m k o r 宣布已通过t m v ( t h r o u g hm o l dv i a ) 技术增添了采 用直通模具的新型高密度p o p 封装结构。t m v 利用引线封装和覆晶技术，使底 部封装的单体或叠层式芯片结构成为可能。从而使项层芯片的节距也减小到 p o p 封装回流焊工艺参数分析及质量评估软件开发 0 4 m m 。n 删p o p 正在大量应用于高密度封装叠层应用领域。其外形如图1 5 所 示： 整慰蔓星塞曼曼牌 图1 5 顶层焊球节距达到0 4 m m 封装之间焊球节距的缩小会带来很多问题。焊球节距更小，则封装密度更大， 芯片在回流过程中的翘曲变形将会更加严重的影响回流焊的质量和可靠性。同时， 更小的焊球节距要求更小的焊球尺寸，而且顶层封装与底层封装的间隙高度在回 流之后也会更小。这会影响底层封装之上允许的器件最大高度。目前，在这一方 面所作的努力大部分都是向采用倒装芯片和更密封装间互连转变，以满足对更小 封装尺寸和叠层高度的要求。但是，这些封装技术和工艺还需要进一步的发展， 才能满足高密度封装的要求。 1 4p o p 封装的关键工艺问题 通常情况下，p o p 封装过程中有以下关键技术【2 2 】，影响着p o p 封装的成品率： 1 ) 回流焊接过程中的工艺参数 首先是焊接环境的选择。在空气中焊接，金属焊料容易氧化、润湿性不好、 焊球塌陷不能完整。在低氧气浓度( 5 0 p p m ) 环境中焊接，金属焊料不容易氧化， 润湿性好，容易形成完整的塌陷，而且表现出良好的自组装性能。但焊接成本会 增加2 5 0 0 - 5 0 ，在市场经济环境下，企业很少采用这种方式。 另外，无铅焊接的回流温度较高，芯片和基板( 总厚度为0 3 m m ) 在回流焊接 过程中容易发生热翘曲变形，需要细致的优化回流焊接温度曲线，既要充分发挥 助焊剂的活化作用，又要尽量减小温度引起的芯片热翘曲变形。一般企业在批量 进行p o p 封装生产前要经过多次的对芯片测温、调节才能确定回流温度曲线。同 时，实时监控顶底层芯片表面和内部的温度也非常重要，既要使顶层芯片表面温 度不要过高，又要保证底层芯片的焊球和锡膏充分熔化形成良好的焊点。对于多 层堆叠装配，升温速度最好控制在1 5 c s 以内，以防止热冲击以及炉内移位或其 第一章绪论 9 它焊接缺陷。要在保证焊接品质的前提下让回流温度尽量的低，最大程度的降低 热变形的可能。 2 ) 项部芯片锡膏或者助焊剂的蘸取量 适量的锡膏或者助焊剂的蘸取量有助于降低芯片温度翘曲变形引起的危害， 形成良好的焊点，降低焊接次品率。芯片焊球的尺寸决定了锡膏或助焊剂的厚度， 要保证均匀的厚度，使最小的焊球也能在浸蘸过程中蘸上适量的助焊剂或锡膏。 要选择低残留免清洗助焊剂或锡膏，如果需要底部填充工艺的话，还要保证助焊 剂或者锡膏与阻焊膜及底部填充材料的兼容性。 3 ) 贴装时压力的控制和基准点的选择 p o p 封装过程中过分粗糙的贴装精度会导致焊点短路，严重影响芯片的焊接 质量和后期的使用可靠性。底层芯片应该选用整板基准点来矫正，上层元件可以 选用整板基准点，也可以选用底层芯片背面上的局部基准点。选择整板基准点会 很方便，效率也会高，但贴装的精度会受到影响；选择底层芯片的局部基准点， 贴片周期会加长，效率受到影响，对处理基准点的像机也有较高的要求( 焦距的问 题) ，但是贴片的精度会得以保证。贴装过程中过高的贴装压力会将底层芯片的锡 膏压塌，造成短路和锡珠，高压力贴装多层芯片时，也会因为压力不平衡导致器 件倒塌。所以贴装及浸蘸过程贴装压力不应过高。 4 ) p o p 回流焊接后如何检查 p o p 封装焊接完成后，对p o p 芯片进行检查和测试是不可回避的问题。封装 层数和封装密度的增加给检查带来了许多棘手的问题。比如，到目前为止对于p o p 封装内部焊点形态的清晰查看都未能取得满意的效果。目前，两层堆叠封装可以 方便的应用x - r a y 来检查，只要在产品上设计适当的参照，很容易检查出元件是 否有偏移等。但是，对于多层堆叠封装检查各层焊点情况实非易事，需要x r a y 检查仪具有分层检查的功能。 5 ) 对多层堆叠装配的返修 返修对于企业降低产品成本来说也具有重要的意义。返修需要将芯片移除并 重新贴装，而不影响其它堆叠芯片和周围芯片及电路板，这是需要我们研究的重 要课题。业界已有上下温度可以单独控制的返修台，但是处理0 3 r a m 薄的元件实 属不易，很难不影响到其它元件。可能需要将元件全部移除然后再重新贴装。并 且对于无铅产品来说，多次高温会带来金属焊料的氧化、焊盘剥离、元件和基板 的变形及损坏、金属间化合物的过度生长等问题，这些问题不容忽视。 1 5 论文主要工作 如上节所述，p o p 封装工艺技术具有五大关键工艺问题，其中回流焊接工艺 1 0 p o p 封装回流焊工艺参数分析及质量评估软件开发 是p o p 封装传承s m t 工艺的核心基础技术，也是影响p o p 封装产品生产合格率、 使用故障率等可靠性问题的关键技术环节。高密度封装的生产合格率对生产成本 影响很大，企业的要求也很高，一般来说企业希望的p o p 封装成品率要达到9 9 以上。因此，研究p o p 封装回流焊工艺参数以及开发建立一套针对回流焊工艺参 数的质量评估系统，对于p o p 封装技术降低回流焊的失效率，提高焊接可靠性， 充分发挥p o p 封装技术的优势，对高密度封装技术的发展以及企业经济效益的提 高有重要作用。 本论文主要完成以下工作： l 、通过阅读p o p 封装相关的书籍、国内外文献以及各个公司公布的手册资 料，介绍了p o p 封装的快速发展起来的时代背景、封装标准、发展趋势以及p o p 封装的工艺流程和工艺过程中存在的五大关键性工艺问题。 2 、针对五大关键性工艺问题中主要的回流焊工艺环节，讲述了回流曲线的种 类，分析了回流曲线各个区段的作用和特点以及注意事项；另外对于影响回流焊 接质量的焊膏蘸取工艺也做出了分析。 3 、通过对p o p 芯片的结构分析和回流焊接过程中热传导过程的分析，建立 了一维多层瞬态热传导的数学物理模型，并给出了连续性条件、边界条件和初始 条件，最后推导出了偏微分方程的定解。运用m a t l a b 对此模型进行了计算仿 真，输出了p o p 芯片内部b g a 层的温度分布，并分析了仿真结果。 4 、建立了一套p o p 封装回流焊接质量的评估系统，详细介绍了系统的组成 模块以及各模块之间的结构关系，并且开发出了质量评估软件的初级版本。 第二章p o p 封装回流焊工艺参数分析 1 1 第二章p o p 封装回流焊工艺参数分析 2 1p o p 封装工艺流程 p o p 装配主要有两种方法，分别是“预连接组装”和“飞行对中组装”。这两种 方法的主要区别是装配过程，而不是最终结果【3 2 】。 预连接装配方法是通过两个过程实现的( 图2 1 ) 。第一个过程是先装配将要 被层叠的元器件，这一步与标准的s m t 装配工艺是相同的。在载体上，一个器 件被贴放到另一个器件上，然后整个载体被送进回流焊炉进行焊接。之后将预连 接好的器件进行再封装，以便装配系统( 通常是托盘) 拾取。这些堆叠封装好器 件将返回到贴片机，并被层叠到另一个器件的顶部或贴放在不同器件的项部。在 一般情况下，每一次堆叠加一层，并在每加一层后进回流焊接。在有些情况下， 也可能是几个预连接器件初步处理后被堆叠起来，然后再一起形成预连接器件。 嚣嘞 蜘嘲勇栅制的舅嗍 7 _ 强童格 图2 1 预连接组装 钾醇舅脚髑财舅渤 t i t l l - i l 图2 2 飞行对中组装 飞行对中法( 如图2 2 所示) 是先将所有层( 包括p c b 板) 进行贴放，然后 整体一次进行回流焊。第一层是直接贴放在p c b 或载体上的，其余几层依次贴放。 在所有器件以正确的顺序贴好后，对整个组件进行一次回流焊接。通常情况下， 在第一层施加一般的印刷锡膏，但助焊剂或可浸渍焊膏也可以使用。重要的是， 要使用具有相同助焊剂介质的焊膏以及助焊剂，以确保回流曲线的兼容性。 预连接的方法虽然减小了贴片机的复杂操作步骤，每一步更像是传统的s m t 组装，但是增加的操作次数可能带来一些问题。例如，对一个器件进行多次回流， 可能会导致麻烦的热应力以及复杂的热翘曲变形。经过多次回流并且没有施加助 焊剂的焊点也将产生焊点氧化和枝晶，降低产品的后期使用可靠性。目前，大多 数公司会避免在温度更高的无铅回流曲线上进行多次回流焊接，甚至二次回流焊 零一 1 2 p o p 封装回流焊工艺参数分析及质量评估软件开发 接。所以一般会选择飞行对中组装工艺流程。 典型的p o p 组装生产线由一部丝网印刷机、一台或多台贴装机、回流焊炉组 成( 如图2 3 所示) 。其一般工艺流程是：( 1 ) p c b 板的非p o p 面元件组装，包括： 锡膏印刷，贴片，回流和检查：( 2 ) p c b 板p o p 面锡膏印刷；( 3 ) p o p 底部元件和 其它器件贴装：( 4 ) p o p 顶部元件蘸取助焊剂或锡膏；( 5 ) p o p 顶部元件贴装；( 6 ) 回流焊接及检测；除了在第4 、5 步增加了对p o p 顶部器件的工艺内容之外，其 余都与现有s m t 工艺相同，同时p o p 封装第4 、5 步的贴装方法在第3 步中的底 部器件贴装时也经常被采用，所以企业现有的s m t 生产设备及技术经验都得以 保留，这是p o p 封装的优势之一，是p o p 封装继承性的良好体现。 1 j p l p 面元嚣讳维襞 ( 印嬲、赔弩、翻渡和梭蠢) 2 ，p o p 蕾褥秣口霸 3 底郝善佟及其它茏蓉件i 占装 4 蕊部景停鼍囊助埠捌戚鬻膏 5 磺部暑俘贴蓑 6 回流及经验 r 广i 【_ ? 一i 蘸敷霹铡 图2 3 典型p o p 组装生产线 专门针对p o p 封装而不考虑p c b 板的非p o p 面组装，则上述第( 2 ) 步至第( 6 ) 步的具体工艺流程如下图2 4 所示 j _ 一誓叫 1 ) 在p c b 板上印制 焊膏 叠置i _ i 瞄_ 2 ) 底层芯片放置在 p c b 板上 s 1 将两层芯片回流 = = 令t 戮戮溺戮囫 3 ) r l 层芯片蘸取 焊膏 j 仁一重_ 4 ) 顶层芯片放置在底 层芯片上 图2 ，4p o p 封装工艺流程 第二章p o p 封装回流焊工艺参数分析 1 3 2 2 回流焊接工艺概述 由p o p 封装的工艺流程可以看出，最后一步的回流焊接工艺最终决定了焊点 质量及可靠性的好坏，起到关键性的作用，是p o p 封装的关键技术所在。在目前 p o p 封装业界内，印刷和贴片工序中的设备先进性和技术水平是相差不大的，所 以回流焊工艺是决定p o p 封装质量及其可靠性的核心工序，是企业降低产品成本 提高产品竞争力的关注点。 尽管回流焊工艺已在s m t 中普遍使用，各企业也已积累了相当经验，但是 随着封装结构的高密度化，使得p o p 封装的回流焊工艺有着大量的工艺问题需要 解决。开发出设置简单的、合理的回流焊温度曲线，是保证表面组装质量和效率的 重要环节。另外，回流过程中的传热与温度控制、应力与变形、各个焊点的形态 及组织与焊接强度的关系等问题对于回流焊工艺及质量控制的影响愈发明显。对 于这些回流焊接工艺问题的研究和解决已经成为p o p 应用的关键问题。 图2 5 十个温区的回流焊炉 回流焊设备按照热传递方式分类，可分为红外线回流焊炉、全热风回流焊炉、 红外线加热风回流焊炉三种类型。各种回流焊炉的温区个数从五个到十二个不等， 除了小型的企业，一般来说采用八温区、十温区、十二温区、甚至十六温区的较 多。上图2 5 为十温区的全热风回流焊炉。下面介绍一下上述三种类型的回流焊 炉的特点，以及各自的优势。 l 、红外线回流焊炉 红外线回流焊炉是以红外线辐射的方式，实现被焊元器件加热的焊接方式。 它具有加热快、节能、运行平稳的特点。但是因为印刷线路板及各种元器件材质 以及色泽的不同，对红外线辐射的热吸收率存在着很大的差异，同时红外线回流 焊炉也具有遮蔽效应( 被另一元器件遮挡住的元器件吸收的热量较少) ，因此造成 印刷线路板上各种不同元器件之间，以及相同元件的不同区域之间存在温度不均 匀的现象，特别是对于p o p 封装来说这种现象会更加明显。红外线回流焊的热传 递效率比较底，一般为5 3 0 w ，m 2 k 。 1 4 p o p 封装回流焊工艺参数分析及质量评估软件开发 2 、全热风回流焊炉 全热风回流焊炉是通过对流喷射管嘴或者耐热风机，迫使炉内热气流循环， 从而实现被焊元器件加热的焊接方式。这种加热方式可以使得印刷线路板上元器 件的温度，接近设定的加热温区的气体温度，完全克服了红外线回流焊的温差和 遮蔽效应。但在全热风回流焊炉设备中循环气体的对流速度至关重要，为确保炉 内的循环气体能够作用于印刷线路板上的每一个区域，气流必须具有足够的速度， 但是这在一定程度上容易造成印刷线路板的抖动和元器件的移位，所以需要设置 合理的热气流速度。此外，这种加热方式就热交换而言效率差、能耗稍高。全热 风回流焊的热传递效率一般为i o 5 0w m 2 k 。 3 、红外线加热风回流焊 红外加热风回流焊是在红外线加热的基础上追加了热风的循环，通过红外线 和热风双重作用来实现被焊元器件加热的焊接方式。这种加热方式使炉内的温度 更均匀，充分利用了红外线穿透力强，具有热效率高，能耗低的特点，同时又有 效地克服了红外线加热方式的温差和遮蔽效应，弥补了热风加热方式对气体流动 速度要求过快而造成的不良影响。 综合考虑p o p 封装的特点和企业的生产成本，目前，回流焊工艺中采用较多 的是全热风强制对流加热的回流焊炉，它可以严格地控制给定温度曲线的最高温 度和温度速率，其提供了更好的区到区的稳定性，和一个更受控的回流过程。对 于回流焊接环境的选取，虽然在氮气环境中可以增强助焊剂的活化性能、防止焊 膏氧化、使焊点光泽明亮从而提高焊接质量，但是，由于目前的回流焊炉对于氮 气的利用率不高，从而大大增加了焊接生产的成本，所以采用氮气回流环境的企 业并不多，大部分企业还是采用空气回流环境进行焊接。 回流焊接工艺中与p o p 封装相关的焊接缺陷主要有 ( 1 ) 枕头缺陷 “枕头缺陷”俗称“窝球现象”，是指p o p 芯片的b g a ( 球栅阵列) 存在断开 的焊点，其中，焊膏沉积无法结合在元件的焊球上，或者双焊球不能完全融合。 由此会产生一个p c b 焊膏的焊料与焊球本身之间或者双焊球之间存在细微裂痕 的表面焊点。b g a 焊球往往会使另一个焊球或焊盘上的焊料发生变形，看上去就 像头躺在软枕上一样。两块焊膏沉积物之间的机械接触有时会让“枕头缺陷”通过 功能性测试，却无法经受现场应用的严峻考验。 导致这种缺陷的根源往往与元件在回流中发生翘曲变形有关。随着元件翘曲 程度的加深、它会逐渐与焊膏分离，并使焊球与焊膏回流互不连通。随着电子产 品尺寸不断缩小，芯片的封装尺寸也会不断变小、变轻，极易发生翘曲变形。此 外，回流温度越高，元件翘曲的可能性就越大。因此，目前无铅焊料需要的过高 的回流温度，成为了导致“枕头效应”缺陷产生的一个致命原因。 第二章p o p 封装回流焊工艺参数分析 1 5 ( 2 ) b g a 焊球桥连 桥连是指彼此相邻的焊球在回流焊过程中连接在一起引起短路的现象。其产 生的原因有：温度升速过快，从而造成焊膏内部的溶剂挥发出来，引起溶剂的沸 腾飞溅，喷出焊料颗粒，形成桥连；焊膏过量也会造成桥连现象，特别是对于小 节距封装来说发生桥连的几率会更高：焊膏粘度较低，坍塌量较大从而形成桥连； ( 3 ) b g a 焊球项部剥离 b g a 焊球剥离是指回流焊接完成后的冷却焊球的顶部与芯片的基板断裂的 现象。这种缺陷的原因是在无铅焊接工艺中，无铅焊料的熔点温度较高要求的回 流温度更高，芯片由此产生的热应力就更大，就会发生焊球与基板剥离，通常容 易发生剥离的位置，在焊球的顶部。 2 3 回流温度曲线分析 2 3 1 回流温度曲线分类 回流温度曲线是指在回流焊炉中施加于装配元件上的温度对时间的函数 y - f ( t ) ，体现为回流过程中印刷线路板或者焊接元器件上某一给定点的温度随时 间变化的一条曲线( 如下图2 6 所示) 。曲线y 在o t t 坐标系中所包围的面积为 被测点在整个回流焊接过程中所接收到的能量的总和。 温度t o 图2 6 回流温度曲线 回流温度曲线分为r s s ( r a m p s o a k - s p i k e ) 曲线和r t s ( r a m p t o s p i k e ) 曲线。 r s s 曲线：( 如图2 7 所示) 是一种由升温、保温、回流、冷却四个温度区间 组成的温度曲线。其每个温度区间在整个回流焊接过程中扮演着不同的角色。升 温区：通过缓慢加热的方式使元器件和印刷线路板从室温加热至1 4 0 1 5 0 ( s a c 合金) ，升温速度一般在1 3 s 。保温区：通过保持相对稳定的温度，使锡膏内 的助焊剂发挥活化作用并适当散发。回流区：炉内的温度达到最高点，使锡膏液 化并开始焊接，印刷线路板的焊盘和元器件的焊极之间形成合金，完成焊接过程， 对于p o p 封装来说还要让p o p 面的上下双焊球融合在一起，完成焊接过程。冷却 1 6 p o p 封装回流焊工艺参数分析及质量评估软件开发 区：对完成焊接的p o p 芯片和印刷线路板进行降温。 温度t o 图2 7 r s s 回