逻辑与数字系统设计_清华大学出版社_第四章习题参考答案.pdf

1 第第四四章习题参考答案章习题参考答案 4 1 由电路图可写出 F1 F2的逻辑表达式如下 F2 AB AC BC F1 ABC A B C F2 ABC A B C AB AC BC A B C 真值表如 下 A B C F1 F2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 功能 功能 全加器 F1为和 F2为进位输出 4 2 74HC148 是 8 线 3 线优先级编码器 从所有有效的输入信号中选取优先级 最高的输入 对其进行编码 并以反码形式从 A2 A1 A0 输出 送给 8 选 1 的数 据选择器 CD4512 作为通道选择信号 由图中可知 74HC148 的输入 I7 I0 均为有效 而 I7 的优先级最高 故 74HC148 的 A2 A1 A0 000 所以 CD4512 选择通道 0 的输入 A 从 F 端输出 即 F A 4 3 74HC138是一个3线 8线译码器 3个控制端均接有效信号 S1 1 S2 S3 0 A2 0 F0 A2 A1 A0 A B 同理 F1 A B F2 AB F3 AB 4 选 1 的数据选择器 F A1 A0 D0 A1 A0D1 A1A0 D2 A1A0D3 C D F0 C DF1 CD F2 CDF3 C D A B C D A B CD AB CD AB 列出真值表如下 A B C D F 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 2 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 功能 功能 AB CD 时 F 0 AB CD 时 F 1 AB 和 CD 是两位二进制数 4 4 根据题意 可以列出真值表如下 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 由真值表可知 F m0 m7 F F m0 m7 m0 m7 F0 F7 画出逻辑电路图如下 4 5 图 1 中 输出 F 的表达式如下 F F0 F4 F5 F6 F8 F10 F12 F15 m0 m4 m5 m6 m8 m10 m12 m15 m0 m4 m5 m6 m8 m10 m12 m15 图 2 中 D0 D3 D4 D5 D6 D D1 0 D2 1 D7 D 故输出 F 的表达式如 3 下 F A B C D A BC A BCD AB C D AB CD ABC D ABCD m0 m4 m5 m6 m8 m10 m12 m15 两个输出的逻辑函数式完全相同 故两个电路的逻辑功能是相同的 4 6 设输入 X2 X1 X0组成的 3 位二进制数 X2X1X0 i Z2 Z1 Z0组成的 3 位 二进制数 Z2Z1Z0 j 则 3 线 8 线译码器的输出中 只有 Fi 0 其余均为 1 8 选 1 的数据选择器 F Dj Fj 因此 如果 X2X1X0 Z2Z1Z0 则 i j F Fi 0 否则 F 1 1 X2X1X0 Z2Z1Z0 F 0 2 X2X1X0 Z2Z1Z0 F 1 4 7 首先以 S1 S2 A B 为输入 F 为输出 列出真值表如下 S1 S2 A B F 功能 0 0 0 0 0 F AB 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 F A B 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 F A B 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 F A B 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 由真值表可画出卡诺图 并化简得最简与或式 A B S1S2 00 01 11 10 00 0 0 1 0 01 0 1 1 1 11 0 1 0 1 10 1 0 1 0 F S2A B S2AB S1 AB S2 AB S1S2 A B S2A B S2AB S1 AB S2 AB S1S2 A B 画出电路图如下 4 4 8 首先对逻辑表达式进行化简 F A B C D m 2 6 10 13 14 15 CD AB 00 01 11 10 00 0 0 0 1 01 0 0 0 1 11 0 1 1 1 10 0 0 0 1 由卡诺图化简 得 F ABD CD 要用与非门实现 所以画出与非 与非式 F ABD CD ABD CD 画出逻辑电路图如下 5 4 9 设 3 个输入变量为 A B C 输出为 F 根据要求列出真值表如下 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 由真值表写出表达式 F m1 m2 m4 m7 A B C A BC AB C ABC 不 能化简 由基本逻辑门设计出逻辑电路如下 4 10 设 3 位的输入为 X X2X1X0 3 位的输出二进制数 用 F F2F1F0表示 则可 列出真值表如下 X2X1X0 F2F1F0 0 0 0 0 0 1 6 0 0 1 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 0 若将 X2 X1 X0分别与 3 线 8 线译码器 74HC138 的 A2 A1 A0相连 则 由真值表可写出 F2 F1 F0的逻辑表达式如下 F2 m2 m3 m4 m5 m2 m3 m4 m5 F2 F3 F4 F5 F1 m4 m5 m4 m5 F4 F5 F0 m0 m1 m3 m5 m0 m1 m3 m5 F0 F1 F3 F5 画出逻辑电路图如下 4 11 74HC138 和 CD4512 的地址输入端都是 3 位 若要实现两个 4 位二进制数的 比较 需要 2 片 74HC138 和 2 片 CD4512 设两个 4 位二进制数分别为 A3A2A1A0和 B3B2B1B0 将 A2 A1 A0分别接 两片 74HC138 的 A2 A1 A0 用 A3控制两片的使能输入端 使 A3 0 和 A3 1 时分别有一片 74HC138 工作 将 B2 B1 B0分别接两片 CD4512 的 A2 A1 A0 用 B3控制两片的使能输入端 使 B3 0 和 B3 1 时分别有一片 CD4512 工作 74HC138 的输出作为 CD4512 的数据输入 画出逻辑电路如下 7 设 A2 A1 A0组成的 3 位二进制数 A2A1A0 i B2 B1 B0组成的 3 位二进 制数 B2B1B0 j 工作过程分析如下 1 A3 0 且 B3 0 时 74HC138 2 和 CD4512 2 不工作 CD4512 2 的输出的输出 F 0 74HC138 1 和 CD4512 1 工作 74HC138 1 的输出 Fi 0 其余输出端均为 1 若若 i j 则 CD4512 1 的输出 F Dj Fi 0 或非门的输出 F 0 0 1 若若 i j 则 CD4512 1 的输出 F Dj Fj 1 或非门的输出 F 1 0 0 A3A2A1A0 B3B2B1B0时 输出为时 输出为 1 否则为 否则为 0 2 A3 0 且 B3 1 时 两数是不等的 此时 74HC138 2 和 CD4512 1 不工作 74HC138 1 和 CD4512 2 工作 CD4512 1 不工作 故其输出输出 F 0 74HC138 2 不工作 其输出全部都为 1 所以 CD4512 2 的输出的输出 F Dj Fj 1 或非门的输出 F 0 1 0 两数不等 输出为两数不等 输出为 0 3 A3 1 且 B3 0 时 两数是不等的 此时 74HC138 1 和 CD4512 2 不工作 74HC138 2 和 CD4512 1 工作 CD4512 2 不工作 故其输出输出 F 0 74HC138 1 不工作 其输出全部都为 1 所以 CD4512 1 的输出的输出 F Dj Fj 1 或非门的输出 F 0 1 0 两数不等 输出为两数不等 输出为 0 4 A3 1 且 B3 1 时 74HC138 1 和 CD4512 1 不工作 CD4512 1 的输出的输出 F 0 74HC138 2 和 CD4512 2 工作 74HC138 2 的输出 Fi 0 其余输出端均为 1 若若 i j 则 CD4512 2 的输出 F Dj Fi 0 或非门的输出 F 0 0 1 若若 i j 则 CD4512 2 的输出 F Dj Fj 1 或非门的输出 F 1 0 0 A3A2A1A0 B3B2B1B0时 输出为时 输出为 1 否则为 否则为 0 综上所述 上述电路实现的功能是 A3A2A1A0 B3B2B1B0时输出为 1 否则 输出为 0 4 12 8 设 8421BCD 码为 A3A2A1A0 当输入为 0000 1001 时 两片 74HC138 构成 的 4 线 16 线译码器可实现对该 BCD 码的译码 将 BCD 码的低 3 位 A2 A1 A0分别与两片 74HC138 的 A2 A1 A0相连 BCD 码的最高位 A3用来选择工作 芯片 当 A3 0 时 74HC138 1 工作 74HC138 2 不工作 A3 1 时 74HC138 2 工作 74HC138 1 不工作 电路图如下 4 13 设输入的 BCD 码为 ABCD 输出为 F 由于输入为 BCD 码 所以 ABCD 0000 1001 而 1010 1111 为无关项 根据题意可画出卡诺图及卡诺圈 CD AB 00 01 11 10 00 0 0 1 1 01 1 1 0 0 11 X X X X 10 0 0 X X 由图中可得 逻辑函数为 F BC B C 将 B C 分别与 4 选 1 数据选择器的 A1 A0相连 则 F A1A0 A1 A0 与 4 选 1 数据选择器的逻辑函数 F A1 A0 D0 A1 A0D1 A1A0 D2 A1A0D3进 行比较 得 4 选 1 数据选择器的各个数据输入端为 D1 D2 1 D0 D3 0 逻辑 电路图如下 9 4 14 根据题意可知 共需要 2 片 74HC138 两片进行级联 实现 4 线 16 线译码 器 然后将 4 输入变量 A B C D 分别与 4 线 16 线译码器的译码输入端相连 则 Y1 A B C D m 3 4 5 6 m3 m4 m5 m6 F3 F4 F5 F6 Y2 A B C D m 0 2 6 8 10 m0 m2 m6 m8 m10 F0 F2 F6 F8 F10 Y3 A B C D m 7 8 13 14 m7 m8 m13 m14 F7 F8 F13 F14 Y4 A B C D m 1 3 4 9 m1 m3 m4 m9 F1 F3 F4 F9 画出逻辑电路图如下 10 4 15 设半加器 半减器的输入为 A 和 B F 为和 差输出 C 为进位 借位输出 X 0 为半加器 X 1 为半减器 列出真值表如下 X A B F C 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 由真值表可写出函数表达式 F X A B X AB XA B XAB X A B X A B A B C X AB XA B X A B 画出逻辑电路图如下 11 4 16 设全减器的输入为 A B Bin 差输出为 D 借位输出为 Bout 列出真值 表如下 A B Bin D Bout 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 若将 A B Bin 分别与 74HC138 的 A2 A1 A0相连 则由真值表可写出 逻辑表达式 D m1 m2 m4 m7 m1 m2 m4 m7 F1 F2 F4 F7 Bout m1 m2 m3 m7 m1 m2 m3 m7 F1 F2 F3 F7 控制端 K 1 禁止全减器工作 K 0 时做全减运算 故将 K 与 74HC138 的 控制端 S2 S3 相连 画出逻辑电路图如下 12 4 17 74283 是 4 位超前进位加法器 实现 11001010 和 1100111 的加法 需要两片 74283 74283 1 完成低 4 位加法 进位输入为 0 产生的进位输出作为高 4 位加 法的进位输入 逻辑电路图如下 4 18 将 8421BCD 码输入 D3D2D1D0与比较器 CD4585 的数据输入端 A3A2A1A0相 连 0101 与 CD4585 的 B3B2B1B0相连 按题意 D3D2D1D0 0101 时 输出为 1 否则为 0 故将 CD45