第二讲 8088微处理器.pdf

第一章第一章第一章第一章 8086 80888086 80888086 80888086 8088微处理器微处理器微处理器微处理器 本章主要内容本章主要内容 8086 8088CPU8086 8088CPU8086 8088CPU8086 8088CPU的结构特征的结构特征 总线接口部件总线接口部件BIUBIUBIUBIU 执行部件执行部件EUEUEUEU 8086 80888086 80888086 80888086 8088的引脚信号及工作模式的引脚信号及工作模式 8086 80888086 80888086 80888086 8088总线操作总线操作 8086 8088CPU8086 8088CPU8086 8088CPU8086 8088CPU的结构特征的结构特征 概况 概况 19791979年推出 第一代超大规模集成电路 年推出 第一代超大规模集成电路 VLSIVLSI 微处理器 采用微处理器 采用HMOSHMOS工艺制造 内含工艺制造 内含2 92 9万晶体管 万晶体管 数据总线宽度数据总线宽度1616位 地址总线宽度位 地址总线宽度2020位 可直接位 可直接 寻址空间寻址空间2 220 20 1M1M字节单元 字节单元 1616位数据总线与地址总线位数据总线与地址总线 复用 复用 采用单一的采用单一的 5V 5V电源 一相时钟 时钟频率为电源 一相时钟 时钟频率为5MHz5MHz 80868086 10MHz10MHz 80868086 1 1 8MHz8MHz 80868086 2 2 133133条指令 指令长度条指令 指令长度1 1 6 6字节 字节 Intel 8088Intel 8088 准准1616位处理器 内部寄存器及内部操位处理器 内部寄存器及内部操 作均为作均为1616位 外部数据总线位 外部数据总线8 8位 位 80888088与与80868086指令系统完全相同 芯片内部逻辑结构 指令系统完全相同 芯片内部逻辑结构 芯片引脚有个别差异 芯片引脚有个别差异 8086 8088CPU8086 8088CPU8086 8088CPU8086 8088CPU的功能框图的功能框图 AHAHAHAH ALALALAL BHBHBHBH BLBLBLBL CHCHCHCH CLCLCLCL DHDHDHDH DLDLDLDL SPSPSPSP BPBPBPBP DIDIDIDI SISISISI 通通 用用 寄寄 存存 器器 AXAXAXAX BXBXBXBX CXCXCXCX DXDXDXDX ALUALUALUALU数据总线 数据总线 16161616位 位 运算寄存器运算寄存器 ALUALUALUALU 标志寄存器标志寄存器 EU EU EU EU 控控 制系统制系统 执行单元执行单元 EUEUEUEU CSCSCSCS DSDSDSDS SSSSSSSS ESESESES IPIPIPIP 内部暂存器内部暂存器 1 2 3 4 5 61 2 3 4 5 61 2 3 4 5 61 2 3 4 5 6 数据总线数据总线 8088 88088 88088 88088 8位位 8086 168086 168086 168086 16位位 总线总线 控制逻控制逻 辑辑 地址总线地址总线 20202020位位 指令队列指令队列 8088808880888088 8086808680868086 Q Q Q Q总线总线 8 8 8 8位 位 指令指针指令指针 段寄存器段寄存器 总线接口总线接口 单元单元BIUBIUBIUBIU 外部外部 总线总线 寄存器寄存器 AHAHAHAH SISISISI ALALALAL BHBHBHBHBLBLBLBL CHCHCHCHCLCLCLCL DHDHDHDH DLDLDLDL DIDIDIDI BPBPBPBP SPSPSPSP DSDSDSDS ESESESES SSSSSSSS CSCSCSCS IPIPIPIP PSWPSWPSWPSW AX AX AX AX 累加器累加器 AccumulatorAccumulatorAccumulatorAccumulator BX BX BX BX 基数寄存器基数寄存器 BaseBaseBaseBase CX CX CX CX 计数寄存器计数寄存器 CountCountCountCount DX DX DX DX 数据寄存器数据寄存器 DataDataDataData 源变址寄存器源变址寄存器 Source IndexSource IndexSource IndexSource Index 目的变址寄存器目的变址寄存器 Destination IndexDestination IndexDestination IndexDestination Index 基址指针寄存器基址指针寄存器 Base PointBase PointBase PointBase Point 堆栈指针寄存器堆栈指针寄存器 Stack PointStack PointStack PointStack Point 数据段寄存器数据段寄存器 Data SegmentData SegmentData SegmentData Segment 附加段寄存器附加段寄存器 Extra SegmentExtra SegmentExtra SegmentExtra Segment 堆栈段寄存器堆栈段寄存器 Stack SegmentStack SegmentStack SegmentStack Segment 代码段寄存器代码段寄存器 Code SegmentCode SegmentCode SegmentCode Segment 指令指针寄存器指令指针寄存器 Instruction PointerInstruction PointerInstruction PointerInstruction Pointer 状态标志寄存器状态标志寄存器 Processor Status WordProcessor Status WordProcessor Status WordProcessor Status Word 数 据数 据 寄存器寄存器 变 址变 址 寄存器寄存器 指 针指 针 寄存器寄存器 通用寄存器通用寄存器段寄存器段寄存器 控制寄存器控制寄存器 编程结构编程结构 两部分组成 总线接口部件两部分组成 总线接口部件BIU Bus Interface Unit BIU Bus Interface Unit BIU Bus Interface Unit BIU Bus Interface Unit 执行部件 执行部件 EU Execution Unit EU Execution Unit EU Execution Unit EU Execution Unit 总线接口部件总线接口部件BIUBIUBIUBIU组成 组成 4 4 4 4个个16161616位的段寄存器 位的段寄存器 CSCSCSCS DSDSDSDS ESESESES SSSSSSSS 1 1 1 1个个16161616位的指令指针寄存器位的指令指针寄存器IP IPIPIP 1 1 1 1个地址加法器个地址加法器 内部暂存器内部暂存器 4 64 64 64 6个字节的指令队列个字节的指令队列 输入输入 输出控制电路 总线控制逻辑 输出控制电路 总线控制逻辑 BIUBIUBIUBIU的功能 的功能 负责与内存或负责与内存或I OI OI OI O端口传送指令或数据端口传送指令或数据 BIUBIU从内存取指令送到指令队列从内存取指令送到指令队列 当 当EUEU执行指令时 执行指令时 BIUBIU要配合要配合EUEU从指从指 定的内存单元或定的内存单元或I OI O端口中读取数据 或者端口中读取数据 或者 把把EUEU的操作结果送到指定的内存单元或的操作结果送到指定的内存单元或I OI O 端口去 端口去 例如 例如 IN AL 50HIN AL 50H ADD AL 2035H ADD AL 2035H 指令队列指令队列 传统的传统的CPUCPUCPUCPU顺序执行指令的过程是 取指令 顺序执行指令的过程是 取指令 执行指执行指 令 令 再取指令 再取指令 串行执行 串行执行 8086808680868086是把是把 取指令取指令 和和 执行指令执行指令 分别由分别由BIUBIUBIUBIU和和EUEUEUEU两个部件两个部件 来完成 当来完成 当EUEUEUEU正在执行指令时 正在执行指令时 BIUBIUBIUBIU可以从内存中取出指可以从内存中取出指 令字节 放在指令队列中 这样 使得令字节 放在指令队列中 这样 使得 取指令取指令 和和 执行执行 指令指令 的操作在时间上是并行的 的操作在时间上是并行的 BIUBIUBIUBIU和和EUEUEUEU协调配合 使协调配合 使EUEUEUEU可以连续不停一条接一条地执可以连续不停一条接一条地执 行事先已进入指令队列中地指令 显然 这种工作方式可行事先已进入指令队列中地指令 显然 这种工作方式可 以加快程序地执行 提高了以加快程序地执行 提高了CPUCPUCPUCPU地效率 体现了地效率 体现了 流水线流水线 计算机计算机 PipeLinePipeLinePipeLinePipeLine Computer Computer Computer Computer 的初步特点 后面介绍 的初步特点 后面介绍 物理地址 物理地址 地址加法器用来产生地址加法器用来产生20202020位的物理地址 位的物理地址 一个存储单元具有两种地址属性 一个存储单元具有两种地址属性 物理物理 地址和逻辑地址地址和逻辑地址 物理地址 物理地址 CPUCPUCPUCPU访问存储器时 在地址总访问存储器时 在地址总 线上实际送出的地址 线上实际送出的地址 它的范围是 它的范围是 00000H00000H00000H00000H FFFFFHFFFFFHFFFFFHFFFFFH 即有即有2 2 2 220 202020 1M1M1M1M字节的地址空间 字节的地址空间 分段概念分段概念 8086 80888086 80888086 80888086 8088的内部寄存器是的内部寄存器是16161616位 位 20202020位地址的宽度大于字长 显位地址的宽度大于字长 显 然 不能用然 不能用16161616位的寄存器来实现对位的寄存器来实现对2 2 2 220 202020 1M1M1M1M字节单元的寻址 为此 字节单元的寻址 为此 引入了存储器引入了存储器 分段分段 的概念 即把的概念 即把1M1M1M1M字节内存空间分成若干段 每字节内存空间分成若干段 每 段最大可达段最大可达64K64K64K64K字节 可由字节 可由16161616位寄存器进行寻址 位寄存器进行寻址 2 2 2 216 161616 64KB64KB64KB64KB 分段概念分段概念 段起始地址的高段起始地址的高16161616位称为位称为 段基址段基址 要访 要访 问的单元距段基址的距离 字节数 为问的单元距段基址的距离 字节数 为 偏偏 移量移量 OffsetOffsetOffsetOffset 段的起始地址段的起始地址 偏移量偏移量 要访问的单元要访问的单元 段段 逻辑地址逻辑地址 程序设计时 使用的是逻辑地址 逻辑地址由程序设计时 使用的是逻辑地址 逻辑地址由 段基址段基址 和和 偏移量偏移量 构成 均为构成 均为16161616位 位 表示方法 表示方法 段基址 偏移量段基址 偏移量 段基址段基址 由段寄存器由段寄存器CSCSCSCS DSDSDSDS SSSSSSSS和和ESESESES提供 提供 偏移量偏移量 由由BXBXBXBX BPBPBPBP IPIPIPIP SPSPSPSP SISISISI DIDIDIDI或根据或根据 寻址方式计算出的有效地址寻址方式计算出的有效地址EAEAEAEA Effective Effective Effective Effective AddressAddressAddressAddress 提供 提供 由逻辑地址获得物理地址的计算公式由逻辑地址获得物理地址的计算公式 物理地址 段基址物理地址 段基址 16161616 偏移量偏移量 15 015 015 015 0 3 03 03 03 0 19 019 019 019 0 15 015 015 015 0 0000000000000000 段基址段基址偏移量偏移量 物理地址物理地址 逻辑地址逻辑地址 物理地址物理地址 注意注意 每个存储单元有唯一的物理地址 但它却每个存储单元有唯一的物理地址 但它却 可由不同的可由不同的 段基址段基址 和和 偏移量偏移量 组成 例组成 例 如 如 1200H 0345H1200H 0345H 12345H12345H 1100H 1345H1100H 1345H 12345H12345H 除非专门指定 一般情况下 段在存储器除非专门指定 一般情况下 段在存储器 中的分配是由操作系统负责的 中的分配是由操作系统负责的 解释 解释 CSCSCSCS IPIPIPIP DSDSDSDS SISISISI BXBXBXBX SSSSSSSS BPBPBPBP SPSPSPSP ESESESES SISISISI 20202020位物理地址位物理地址 地 址 译 码 器 地 址 译 码 器 代码段代码段 数据段数据段 堆栈段堆栈段 附加段附加段 内存内存 FFFFFhFFFFFhFFFFFhFFFFFh 10000100001000010000 90000900009000090000 B0000B0000B0000B0000 64K64K64K64K 64K64K64K64K 64K64K64K64K 64K64K64K64K 1000100010001000 100100100100 0 0 0 0 10100101001010010100 3000300030003000 4000400040004000 34000340003400034000 30000300003000030000 00000h00000h00000h00000h 1M1M1M1M 1000 00001000 00001000 00001000 0000 3000 00003000 00003000 00003000 0000 9000 00009000 00009000 00009000 0000 B000 0000B000 0000B000 0000B000 0000 0 0 0 0 移位 移位 加法加法 举例举例1 1 1 1 设设 CS 4232H IP 0066H CS 4232H IP 0066H CS 4232H IP 0066H CS 4232H IP 0066H 42320H42320H42320H42320H 42386H42386H42386H42386H 5231FH5231FH5231FH5231FH 66H66H66H66H 64K 264K 264K 264K 216 161616 段起址段起址 64K64K64K64K 段终址段终址 物理地址计算如下物理地址计算如下 4 2 3 2 0 H4 2 3 2 0 H4 2 3 2 0 H4 2 3 2 0 H 6 6 H 6 6 H 6 6 H 6 6 H 4 2 3 8 6 H4 2 3 8 6 H4 2 3 8 6 H4 2 3 8 6 H 举例举例2 2 2 2 假设假设 DS DS DS DS 2234H 2234H 2234H 2234H EAEAEAEA 22H22H22H22H 2 2 3 4 02 2 3 4 02 2 3 4 02 2 3 4 0 0 0 2 20 0 2 20 0 2 20 0 2 2 2 2 3 6 22 2 3 6 22 2 3 6 22 2 3 6 2 2 2 3 42 2 3 42 2 3 42 2 3 4 0 0 2 20 0 2 20 0 2 20 0 2 2 物理地址物理地址 段基值段基值 偏移量偏移量 逻辑地址逻辑地址 15 015 015 015 0 15 015 015 015 0 执行单元执行单元EU EU EU EU Execution UnitExecution UnitExecution UnitExecution Unit EUEUEUEU组成 组成 ALUALUALUALU 算术逻辑单元 算术逻辑单元 通用寄存器组通用寄存器组 AX BX CX DX AX BX CX DX AX BX CX DX AX BX CX DX BP BP BP BP 基址指针寄存器 基址指针寄存器 SP SP SP SP 堆栈指针寄存器堆栈指针寄存器 SI SI SI SI 源变址寄存器源变址寄存器 DI DI DI DI 目的变址寄存器目的变址寄存器 标志寄存器标志寄存器PSWPSWPSWPSW 执行部件控制电路执行部件控制电路 EUEUEUEU功能 负责执行指令功能 负责执行指令 标志寄存器 标志寄存器 PSW PSW PSW PSW 格式格式 状态标志表示前面的操作执行后 算术逻辑部件处于怎样一种状态标志表示前面的操作执行后 算术逻辑部件处于怎样一种 状态 例如 是否产生了进位 是否发生了溢出等等 程序中 可状态 例如 是否产生了进位 是否发生了溢出等等 程序中 可 以通过对某个状态标志的测试 决定后面的走向及操作 以通过对某个状态标志的测试 决定后面的走向及操作 CFCFCFCFPFPFPFPFAFAFAFAFZFZFZFZFSFSFSFSFTFTFTFTFIFIFIFIFDFDFDFDFOFOFOFOF 0 0 0 01 1 1 12 2 2 23 3 3 34 4 4 45 5 5 56 6 6 67 7 7 78 8 8 89 9 9 9101010101111111112121212131313131414141415151515 状 态 标 志 状 态 标 志 方向标志方向标志 中断标志中断标志 跟踪标志跟踪标志 Trace FlagTrace FlagTrace FlagTrace Flag 控 制 标 志 控 制 标 志 进位标志进位标志 奇偶标志奇偶标志 半进位标志半进位标志 零标志零标志 符号标志符号标志 溢出标志溢出标志 例如 例如 STATE IN AL 0DAH STATE IN AL 0DAH STATE IN AL 0DAH STATE IN AL 0DAH TEST AL 02 TEST AL 02 TEST AL 02 TEST AL 02 JZ STATE JZ STATE JZ STATE JZ STATE 零标志零标志ZFZFZFZF Zero FlagZero FlagZero FlagZero Flag 若运算结果为若运算结果为0 0 0 0 则 则ZFZFZFZF 1 1 1 1 否则 否则ZFZFZFZF 0 0 0 0 例例1 1 1 1 MOV AL 4MOV AL 4MOV AL 4MOV AL 4 SUB AL 4SUB AL 4SUB AL 4SUB AL 4 例例2 2 2 2 XOR AX AXXOR AX AXXOR AX AXXOR AX AX 执行后 执行后 ZFZFZFZF为为1 1 1 1 进位标志进位标志CFCFCFCF Carry FlagCarry FlagCarry FlagCarry Flag 加法时 最高位 字节操作时的加法时 最高位 字节操作时的D7D7D7D7位 字位 字 操作时的操作时的D15D15D15D15位 是否有进位产生 位 是否有进位产生 减法时 最高位 字节操作时的减法时 最高位 字节操作时的D7D7D7D7位 字位 字 操作时的操作时的D15D15D15D15位 是否有借位产生 位 是否有借位产生 例如 例如 MOV AL 3 MOV AL 3 MOV AL 3 MOV AL 3 SUB AL 4 SUB AL 4 SUB AL 4 SUB AL 4 执行后 执行后 CFCFCFCF 1 1 1 1 奇偶标志奇偶标志PFPFPFPF Parity FlagParity FlagParity FlagParity Flag 若运算结果低若运算结果低8 8 8 8位中位中 1 1 1 1 的个数为偶数 的个数为偶数 则则PFPFPFPF 1 1 1 1 否则 否则PFPFPFPF 0 0 0 0 例 例 MOV AL 2MOV AL 2MOV AL 2MOV AL 2 ADD AL 1ADD AL 1ADD AL 1ADD AL 1 执行后 执行后 PFPFPFPF位为位为1 1 1 1 符号标志符号标志SFSFSFSF Symbol FlagSymbol FlagSymbol FlagSymbol Flag 若运算结果的最高位为若运算结果的最高位为1 1 1 1时 时 SF 1 SF 1 SF 1 SF 1 否则否则 SF 0SF 0SF 0SF 0 辅助进位标志辅助进位标志AFAFAFAF Auxiliary Carry FlagAuxiliary Carry FlagAuxiliary Carry FlagAuxiliary Carry Flag 又称又称 半进位标志半进位标志 加法时 第加法时 第3 3 3 3位向第位向第4 4 4 4位有进位位有进位 减法时 第减法时 第3 3 3 3位向第位向第4 4 4 4位有借位 位有借位 溢出标志溢出标志OFOFOFOF Overflow FlagOverflow FlagOverflow FlagOverflow Flag 若运算过程中发生了若运算过程中发生了 溢出溢出 则 则OFOFOFOF 1 1 1 1 定义 运算结果超出计算装置所能表示的定义 运算结果超出计算装置所能表示的 范围 称为溢出 范围 称为溢出 控制标志控制标志 IF IF IF IF DFDFDFDF TF TF TF TF 每一位控制标志都对一种特定的功能起控制作每一位控制标志都对一种特定的功能起控制作 用 可以通过专门的指令对其进行用 可以通过专门的指令对其进行 置位置位 SetSetSetSet 或或 复位复位 ResetResetResetReset 中断标志中断标志IFIFIFIF Interrupt Enable FlagInterrupt Enable FlagInterrupt Enable FlagInterrupt Enable Flag 如果如果IFIFIFIF置置 1 1 1 1 则 则CPUCPUCPUCPU可以接受可屏蔽中断请可以接受可屏蔽中断请 求 反之 则求 反之 则CPUCPUCPUCPU不能接受可屏蔽中断请求 不能接受可屏蔽中断请求 指令系统中有两条专门的指令可以置指令系统中有两条专门的指令可以置 1 1 1 1 或置或置 0 0 0 0 IFIFIFIF标志位 标志位 STI STI STI STI 使使IFIFIFIF置置 1 1 1 1 即开放中断 即开放中断 CLI CLI CLI CLI 使使IFIFIFIF清清 0 0 0 0 即关闭中断 即关闭中断 方向标志方向标志DFDFDFDF Direction FlagDirection FlagDirection FlagDirection Flag 用于串操作指令中的地址增量修改用于串操作指令中的地址增量修改 DFDFDFDF 0 0 0 0 还是减量修改 还是减量修改 DFDFDFDF 1 1 1 1 STD CLDSTD CLDSTD CLDSTD CLD 跟踪标志跟踪标志TFTFTFTF Trap FlagTrap FlagTrap FlagTrap Flag 若若TFTFTFTF 1 1 1 1 则 则CPUCPUCPUCPU按跟踪方式 单步方按跟踪方式 单步方 式 执行程序 式 执行程序 BIUBIUBIUBIU与与EUEUEUEU的动作管理的动作管理 关于流水线计算机 关于流水线计算机 Pipeline ComputerPipeline ComputerPipeline ComputerPipeline Computer 这类计算机的结构采用生产上的流水线概念 这类计算机的结构采用生产上的流水线概念 把每条指令分为若干个顺序的操作 每个操作分别把每条指令分为若干个顺序的操作 每个操作分别 由不同的处理部件实现 这样构成的计算机 可以由不同的处理部件实现 这样构成的计算机 可以 同时处理若干条指令 对于每个处理部件来讲 每同时处理若干条指令 对于每个处理部件来讲 每 条指令的同类操作 如条指令的同类操作 如 取指令取指令 像流水一样连续 像流水一样连续 被加工处理 这种指令重叠 处理部件连续工作的被加工处理 这种指令重叠 处理部件连续工作的 计算机 称为流水线计算机 计算机 称为流水线计算机 采用流水线方式可以提高计算机的处理速采用流水线方式可以提高计算机的处理速 度和提高处理部件的使用效率 度和提高处理部件的使用效率 CPUCPUCPUCPU执行指令的过程 可具体分为六个步骤 执行指令的过程 可具体分为六个步骤 1 1 1 1 取指取指 fetchfetchfetchfetch 2 2 2 2 译码译码 decodingdecodingdecodingdecoding 3 3 3 3 计算有效地址计算有效地址 EAEAEAEA Effective AddressEffective AddressEffective AddressEffective Address 4 4 4 4 取操作数 取操作数 5 5 5 5 执行执行 6 6 6 6 存储运算结果存储运算结果 概括的说 可分为概括的说 可分为 取指令取指令 和和 执行指令执行指令 两个两个 步骤 步骤 流水线示意图流水线示意图 0 1 2 3 4 5 6 7 8 0 1 2 3 4 5 6 7 8 0 1 2 3 4 5 6 7 8 0 1 2 3 4 5 6 7 8 取指取指 译码译码 计算计算EA EA EA EA 取数取数 执行执行 存结果存结果 取指取指 译码译码 计算计算EA EA EA EA 取数取数 执行执行 存结果存结果 取指取指 译码译码 计算计算EA EA EA EA 取数取数 执行执行 存结果存结果 第一条指令第一条指令 第二条指令第二条指令 第三条指令第三条指令 可见 可见 3 3 3 3条指令共需条指令共需8 8 8 8个时间单位 即可全部执行完 个时间单位 即可全部执行完 如果完全串行执行 则需如果完全串行执行 则需3X63X63X63X6 18181818个时间单位 显然 采个时间单位 显然 采 用用 流水线流水线 技术可以显著提高计算机的处理速度 技术可以显著提高计算机的处理速度 早期的计算机早期的计算机 将将 取指令取指令 和和 执行指令执行指令 两个步骤采用先两个步骤采用先 后轮流动作 串行 后轮流动作 串行 CPUCPUCPUCPU效率较低 效率较低 在流水线方式下 同时动作 并行 完成指令周期 在流水线方式下 同时动作 并行 完成指令周期 CPUCPUCPUCPU 效率高 效率高 取指取指1 1 1 1取指取指2 2 2 2取指取指3 3 3 3 执行执行1 1 1 1执行执行2 2 2 2执行执行3 3 3 3 取指取指1 1 1 1 执行执行1 1 1 1 取指取指2 2 2 2取指取指3 3 3 3 执行执行2 2 2 2执行执行3 3 3 3 取指取指4 4 4 4 BIUBIUBIUBIU EUEUEUEU BIUBIUBIUBIU与与EUEUEUEU动作管理示意图动作管理示意图 8086 80888086 80888086 80888086 8088的引脚信号介绍的引脚信号介绍 GNDGNDGNDGND CLKCLKCLKCLK INTRINTRINTRINTR NMINMINMINMI AD0AD0AD0AD0 AD1AD1AD1AD1 AD2AD2AD2AD2 AD3AD3AD3AD3 AD4AD4AD4AD4 AD4AD4AD4AD4 AD6AD6AD6AD6 AD7AD7AD7AD7 A8A8A8A8 A9A9A9A9 A10A10A10A10 A11A11A11A11 A12A12A12A12 A13A13A13A13 A14A14A14A14 GNDGNDGNDGND 8088808880888088 CPUCPUCPUCPU RESETRESETRESETRESET READYREADYREADYREADY TESTTESTTESTTEST INTA QS1 INTA QS1 INTA QS1 INTA QS1 ALE QS0 ALE QS0 ALE QS0 ALE QS0 DEN S0 DEN S0 DEN S0 DEN S0 DT R S1 DT R S1 DT R S1 DT R S1 IO M S2 IO M S2 IO M S2 IO M S2 WR LOCK WR LOCK WR LOCK WR LOCK HLDA RQ GT1 HLDA RQ GT1 HLDA RQ GT1 HLDA RQ GT1 HOLD RQ GT0 HOLD RQ GT0 HOLD RQ GT0 HOLD RQ GT0 RDRDRDRD MN MXMN MXMN MXMN MX SS0 HIGH SS0 HIGH SS0 HIGH SS0 HIGH A19 S6A19 S6A19 S6A19 S6 A18 S5A18 S5A18 S5A18 S5 A17 S4A17 S4A17 S4A17 S4 A16 S3A16 S3A16 S3A16 S3 A15A15A15A15 VCCVCCVCCVCC 分类 分类 电源 地电源 地 GND GND GND GND 数据数据 A D0 D7 15 A D0 D7 15 A D0 D7 15 A D0 D7 15 地址地址 A0A0A0A0 A19A19A19A19 控制信号等控制信号等 数据数据 地址线地址线 20 20 20 20根 根 数据线数据线 DB DB DB DB 与地址线与地址线 AB AB AB AB ADADADAD7 7 7 7 ADADADAD0 0 0 0 三态 地址三态 地址 数据复用线 在一个总 数据复用线 在一个总 线周期中 线周期中 T1T1T1T1时地址信号发出 时地址信号发出 T3T3T3T3时数据信号发时数据信号发 出 地址与数据分时复用 因此地址需加锁存器出 地址与数据分时复用 因此地址需加锁存器 锁存 锁存 A A A A19 191919 A A A A16 161616 三态 输出 高三态 输出 高4 4 4 4位地址信号 与状态位地址信号 与状态 信号信号S6 S3S6 S3S6 S3S6 S3分时复用 分时复用 A A A A15 151515 A A A A8 8 8 8 三态 输出 输出三态 输出 输出8 8 8 8位地址信号 位地址信号 主要的控制和状态信号主要的控制和状态信号 WRWRWRWR 三态 输出 低有效 写存储器或三态 输出 低有效 写存储器或I O I OI OI O接口 接口 或浮空或浮空 RDRDRDRD 三态 输出 低有效 读存储器或三态 输出 低有效 读存储器或I O I OI OI O接口 接口 或浮空 或浮空 IO MIO MIO MIO M 三态 输出 指出当前访问的是存储器还是三态 输出 指出当前访问的是存储器还是 I OI OI OI O接口 高 接口 高 I OI OI OI O接口 低 内存接口 低 内存 DENDENDENDEN 三态 输出 数据允许信号 低电平时 表示三态 输出 数据允许信号 低电平时 表示 DBDBDBDB上的数据有效 上的数据有效 ALEALEALEALE 三态 输出 地址锁存使能信号 在三态 输出 地址锁存使能信号 在T1 T1T1T1状态状态 发出 高有效时 表示发出 高有效时 表示CPUCPUCPUCPU地址线上有有效地址 地址线上有有效地址 DT RDT RDT RDT R 三态 输出 数据传送方向控制信号 高 三态 输出 数据传送方向控制信号 高 CPUCPUCPUCPU输出 输出 低 低 CPUCPUCPUCPU输入输入 主要的控制和状态信号主要的控制和状态信号 CLKCLKCLKCLK 由时钟发生器由时钟发生器8284828482848284提供给提供给CPUCPUCPUCPU的工作频率为的工作频率为 4 4 4 4 77M77M77M77M 33333333 占空比 即 占空比 即1 1 1 1 3 3 3 3周期为高电平 周期为高电平 2 2 2 2 3 3 3 3周期为低电平 的系统时钟信号周期为低电平 的系统时钟信号T 0 209T 0 209T 0 209T 0 209微秒微秒 READYREADYREADYREADY 输入 当 输入 当CPUCPUCPUCPU与存储器或与存储器或I OI OI OI O接口传输接口传输 数据时 数据时 CPUCPUCPUCPU发出读写信号 若外围设备没有准备发出读写信号 若外围设备没有准备 好 发给好 发给CPU CPU CPU CPU READY 0READY 0READY 0READY 0 CPUCPUCPUCPU将在将在T3T3T3T3状态插入状态插入 等待状态直到检测到等待状态直到检测到READY 1READY 1READY 1READY 1 外围设备将 外围设备将 READYREADYREADYREADY信号发给信号发给8284828482848284 由其同步后给 由其同步后给CPUCPUCPUCPU 主要的控制和状态信号主要的控制和状态信号 RESETRESETRESETRESET 上电或按下上电或按下RESETRESETRESETRESET键 将发出高键 将发出高 电平持续电平持续50505050微秒以上 发给微秒以上 发给8284828482848284 由其同 由其同 步后送给步后送给CPUCPUCPUCPU 系统将进入复位状态 系统将进入复位状态 TESTTESTTESTTEST 输入 低有效 输入 低有效 WAITWAITWAITWAIT指令后的指令后的 测试 测试到低电平 脱离等待状态 向测试 测试到低电平 脱离等待状态 向 下执行 若下执行 若TEST 1TEST 1TEST 1TEST 1 继续等待 用来与 继续等待 用来与 8087808780878087协处理器配合 实现同步工作 协处理器配合 实现同步工作 8086 80888086 80888086 80888086 8088复位时各寄存器值复位时各寄存器值 0000H0000H0000H0000H其余寄存其余寄存 器器 FFFFHFFFFHFFFFHFFFFHCSCSCSCS 0000H0000H0000H0000HSSSSSSSS空空指令队列指令队列 0000H0000H0000H0000HESESESES0000H0000H0000H0000HIPIPIPIP 0000H0000H0000H0000HDSDSDSDS0000H0000H0000H0000HFLAGSFLAGSFLAGSFLAGS 值值寄存器寄存器值值寄存器寄存器 中断请求和响应信号中断请求和响应信号 INTRINTRINTRINTR 输入 可屏蔽中断请求输入端 输入 可屏蔽中断请求输入端 高电平 有高电平 有INTRINTRINTRINTR中断请求中断请求 NMINMINMINMI 输入 非屏蔽中断请求输入端 输入 非屏蔽中断请求输入端 低低 高 有高 有NMINMINMINMI中断请求中断请求 INTAINTAINTAINTA 输出 低有效 输出 低有效 INTRINTRINTRINTR请求后 请求后 CPU CPUCPUCPU若允若允 许 由许 由INTA INTA INTA INTA 引脚发出两个连续周期的负脉冲 引脚发出两个连续周期的负脉冲 第一个通知外设接口中断允许 第二个脉冲从外第一个通知外设接口中断允许 第二个脉冲从外 设取中断类型号 设取中断类型号 总线保持信号总线保持信号 HOLDHOLDHOLDHOLD 总线保持请求信号输入端 当 总线保持请求信号输入端 当 CPUCPUCPUCPU以外的其他设备要求占用总线时 通以外的其他设备要求占用总线时 通 过该引脚向过该引脚向CPUCPUCPUCPU发出请求 发出请求 HLDAHLDAHLDAHLDA 输出 对 输出 对HOLDHOLDHOLDHOLD信号的响应 为高信号的响应 为高 电平时 表示电平时 表示CPUCPUCPUCPU已放弃总线控制权 所已放弃总线控制权 所 有三态信号线均变为高阻状态 有三态信号线均变为高阻状态 8086 80888086 8088工作工作模式模式 可工作于两种模式 可工作于两种模式 最小模式和最大模式最小模式和最大模式 最小模式最小模式为单处理机模式 控制信号较少 为单处理机模式 控制信号较少 一般可不必接总线控制器 一般可不必接总线控制器 最大模式最大模式为多处理机模式 控制信号较多 为多处理机模式 控制信号较多 须通过总线控制器与总线相连 须通过总线控制器与总线相连 80888088是工作在最小还是最大模式由是工作在最小还是最大模式由MN MXMN MX端状态决端状态决 定 定 MN MX 0MN MX 0时工作于最大模式 反之工作于最小时工作于最大模式 反之工作于最小 模式 模式 8086 80888086 80888086 80888086 8088的工作模式的工作模式MINMINMINMIN 单单CPUCPUCPUCPU模式模式 VccVccVccVcc 8086808680868086 MN MXMN MXMN MXMN MX VccVccVccVcc RDRDRDRD WRWRWRWR INTAINTAINTAINTA M IOM IOM IOM IO STBSTBSTBSTB 8282828282828282 OEOEOEOE BHEBHEBHEBHE CSHCSHCSHCSHCSL CSLCSLCSL 奇地址奇地址 存储器存储器 偶地址偶地址 存储器存储器 I OI OI OI O D7 D0D7 D0D7 D0D7 D0 D15 D8D15 D8D15 D8D15 D8 BHEBHEBHEBHE AD15 AD0AD15 AD0AD15 AD0AD15 AD0 ALEALEALEALE A19 A16A19 A16A19 A16A19 A16 DENDENDENDEN DT RDT RDT RDT R A BA BA BA B T T T T OEOEOEOE 8286828682868286 A19 A1A19 A1A19 A1A19 A1 A0A0A0A0 X1 X2X1 X2X1 X2X1 X2 RESRESRESRES 8284828482848284 CKLCKLCKLCKL READYREADYREADYREADY RESETRESETRESETRESET XTALXTALXTALXTAL 系 统 总 线 系 统 总 线 控 制 总 线 控 制 总 线 地址总线地址总线 数据总线数据总线 锁存器 锁存器 74LS37374LS37374LS37374LS373 i8282 8283i8282 8283i8282 8283i8282 8283 双向 双向 缓冲器缓冲器 74LS24574LS24574LS24574LS245 i8286 8287i8286 8287i8286 8287i8286 8287 8086 80888086 80888086 80888086 8088的工作模式的工作模式MAXMAXMAXMAX 多多CPUCPUCPUCPU模式模式 VccVccVccVcc X1 X2X1 X2X1 X2X1 X2 RESRESRESRES 8284828482848284 CKLCKLCKLCKL READYREADYREADYREADY RESETRESETRESETRESET XTALXTALXTALXTAL MN MXMN MXMN MXMN MX 8088808880888088 S0S0S0S0 S1S1S1S1 S2S2S2S2 DENDENDENDEN DT RDT RDT RDT R ALEALEALEALE S0S0S0S0 S1S1S1S1 S2S2S2S2 STBSTBSTBSTB 8282828282828282 OEOEOEOE A19 A16A19 A16A19 A16A19 A16 A15 A8A15 A8A15 A8A15 A8 AD7 AD0AD7 AD0AD7 AD0AD7 AD0 INTAINTAINTAINTA MRDCMRDCMRDCMRDC MWTCMWTCMWTCMWTC IOWCIOWCIOWCIOWC IORCIORCIORCIORC 8286828682868286 T T T T OEOEOEOE D7 D0D7 D0D7 D0D7 D0 A19 A1A19 A1A19 A1A19 A1 存储器存储器 I OI OI OI O CLKCLKCLKCLK 8288828882888288 PCPCPCPC 系 统 总 线 系 统 总 线 控 制 总 线 控 制 总 线 地址总线地址总线 数据总线数据总线 最小模式最小模式 S4S4S4S4 S3S3S3S3的代码组合的代码组合 S5S5S5S5 1 1 1 1 CPUCPUCPUCPU可响应可屏蔽中断请求 可响应可屏蔽中断请求 0 0 0 0 CPUCPUCPUCPU禁止一切可屏蔽中断请求 禁止一切可屏蔽中断请求 S6S6S6S6 恒等于零 恒等于零 DSDSDSDS1 1 1 11 1 1 1 CSCSCSCS0 0 0 01 1 1 1 SSSSSSSS1 1 1 10 0 0 0 ESESESES0 0 0 00 0 0 0 当前正在使用的寄存器当前正在使用的寄存器S S S S3 3 3 3S S S S4 4 4 4 最小模式最小模式 BHEBHEBHEBHE和和A0A0A0A0的编码的编码 保留保留1 1 1 11 1 1 1 在数据总线低在数据总线低8 8 8 8位进行字节传送位进行字节传送 D D D D7 7 7 7 D D D D0 0 0 0 0 0 0 01 1 1 1 在数据总线高在数据总线高8 8 8 8位进行字节传送位进行字节传送 D D D D15 151515 D D D D8 8 8 8 1 1 1 10 0 0 0 全字全字 16 16 16 16位位 0 0 0 00 0 0 0 特性特性A A A A0 0 0 0BHEBHEBHEBHE 最小模式最小模式 8088 8088 8088 8088 相关信号组合关系相关信号组合关系 无无操作操作1 1 1 11 1 1 10 0 0