本科电子信息工程及相关专业求职必备手册.docx

本科电子信息工程及相关专业求职必备手册注:文中所指模电为模电第五版 康华光1、基尔霍夫定理的内容是什么？基尔霍夫定律是一个电荷守恒定律，即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等。基尔霍夫电压定律是一个能量守恒定律，即在一个回路中回路电压之和为零.2、平板电容公式(C=S/4kd)。平行板电容器的电容c跟介电常数成正比，跟正对面积成s正比,跟极板间的距离d成反比，其中式中的k是静电力常量。 约等于3.1415926 .3.三极管的特性曲线 三极管外部各极电压和电流的关系曲线，称为三极管的特性曲线，又称伏安特性曲线。它不仅能反映三极管的质量与特性，还能用来定量地估算出三极管的某些参数，是分析和设计三极管电路的重要依据。对于三极管的不同连接方式，有着不同的特性曲线。应用最广泛的是共发射极电路，其基本测试电路如图Z0118所示，共发射极特性曲线可以用描点法绘出，也可以由晶体管特性图示仪直接显示出来。 一、输入特性曲线 在三极管共射极连接的情况下，当集电极与发射极之间的电压UBE 维持不同的定值时，UBE和IB之间的一簇关系曲线，称为共射极输入特性曲线，如图Z0119所示。输入特性曲线的数学表达式为： IBf（UBE）| UBE = 常数 GS0120 由图Z0119 可以看出这簇曲线，有下面几个特点： （1）UBE = 0的一条曲线与二极管的正向特性相似。这是因为UCE = 0时，集电极与发射极短路，相当于两个二极管并联，这样IB与UCE 的关系就成了两个并联二极管的伏安特性。 （2）UCE由零开始逐渐增大时输入特性曲线右移，而且当UCE的数值增至较大时（如UCE1V），各曲线几乎重合。这是因为UCE由零逐渐增大时，使集电结宽度逐渐增大，基区宽度相应地减小，使存贮于基区的注入载流子的数量减小，复合减小，因而IB减小。如保持IB为定值，就必须加大UBE ，故使曲线右移。当UCE 较大时（如UCE 1V），集电结所加反向电压，已足能把注入基区的非平衡载流子绝大部分都拉向集电极去，以致UCE再增加，IB 也不再明显地减小，这样，就形成了各曲线几乎重合的现象。 （3）和二极管一样，三极管也有一个门限电压V，通常硅管约为0.50.6V，锗管约为0.10.2V。 二、输出特性曲线输出特性曲线如图Z0120所示。测试电路如图Z0117。输出特性曲线的数学表达式为： 由图还可以看出，输出特性曲线可分为三个区域： （1）截止区：指IB=0的那条特性曲线以下的区域。在此区域里，三极管的发射结和集电结都处于反向偏置状态，三极管失去了放大作用，集电极只有微小的穿透电流IcEO。 （2）饱和区：指绿色区域。在此区域内，对应不同IB值的输出特性曲线簇几乎重合在一起。也就是说，UCE较小时，Ic虽然增加，但Ic增加不大，即IB失去了对Ic的控制能力。这种情况，称为三极管的饱和。饱和时，三极管的发射给和集电结都处于正向偏置状态。三极管集电极与发射极间的电压称为集一射饱和压降，用UCES表示。UCES很小，通常中小功率硅管UCES0.5V；三极管基极与发射极之间的电压称为基一射饱和压降，以UCES表示，硅管的UCES在08V左右。 OA线称为临界饱和线（绿色区域右边缘线），在此曲线上的每一点应有|UCE| = |UBE|。它是各特性曲线急剧拐弯点的连线。在临界饱和状态下的三极管，其集电极电流称为临界集电极电流，以Ics表示；其基极电流称为临界基极电流，以IBS表示。这时Ics与IBS 的关系仍然成立。 （3）放大区：在截止区以上，介于饱和区与击穿区之间的区域为放大区。在此区域内，特性曲线近似于一簇平行等距的水平线，Ic的变化量与IB的变量基本保持线性关系，即Ic=IB，且Ic IB ，就是说在此区域内，三极管具有电流放大作用。此外集电极电压对集电极电流的控制作用也很弱，当UCE1 V后，即使再增加UCE，Ic 几乎不再增加，此时，若IB 不变，则三极管可以看成是一个恒流源。在放大区，三极管的发射结处于正向偏置，集电结处于反向偏置状态。4. 、描述反馈电路的概念，列举他们的应用。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反馈的特点：电路的输出电压趋向于维持恒定。电流负反馈的特点：电路的输出电流趋向于维持恒定。5. 、放大电路的频率补偿的目的是什么，有哪些方法？频率补偿目的：减小时钟和相位差，使输入输出频率同步.频率补偿的根本思想就是在基本电路或反馈网络中添加一些元件来改变反馈放大电路的开环频率特性(主要是把高频时最小极点频率与其相近的极点频率的间距拉大),破坏自激振荡条件,经保证闭环稳定工作,并满足要求的稳定裕度,实际工作中常采用的方法是在基本放大器中接入由电容或RC元件组成的补偿电路,来消去自激振荡.6. 频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。由于放大器件本身具有极间电容，以及放大电路中有时存在电抗性元件，所以，当输入不同频率信号时，电路的放大倍数将成 为频率的函数，这个特性就是频率特性或者频率响应。分为幅频特性和相频特性。 改变频响曲线就是改变其幅度和相位响应，可以通过外加RC，LC网络来改变其幅频特性和相频特性7. 给出一个差分运放，如何相位补偿，并画补偿后的波特图。一般对于两级或者多级的运放才需要补偿。一般采用密勒补偿。例如两级的全差分运放和两级的双端输入单端输出的运放，都可以采用密勒补偿，在第二级（输出级）进行补偿。区别在于：对于全差分运放，两个输出级都要进行补偿，而对于单端输出的两级运放，只要一个密勒补偿。8. 基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。差动放大电路是构成多级直接耦合放大电路的基本单元电路。利用电路在结构上的对称性，可以有效抑制由于温度变化引起晶体管参数变化造成的电路静态工作点的漂移放大电路的作用：放大电路是电子技术中广泛使用的电路之一，其作用是将微弱的输入信号（电压、电流、功率）不失真地放大到负载所需要的数值。放大电路种类：（1）电压放大器：输入信号很小，要求获得不失真的较大的输出压，也称小信号放大器；（2）功率放大器：输入信号较大，要求放大器输出足够的功率，也称大信号放大器。差分电路是具有这样一种功能的电路。该电路的输入端是两个信号的输入，这两个信号的差值，为电路有效输入信号，电路的输出是对这两个输入信号之差的放大。差分放大电路对差模输入信号有放大能力，差分放大电路对共模输入信号有抑制作用。9. 给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。Uic=( Y+Y)/2 Uid=( Y+-Y-)10. 画差放的两个输入管。（模电p262） 11、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（模电p34-42）12. 用运算放大器组成一个10倍的放大器。（模电）正向输入，负载电阻与反向输入端电阻的比值为9：1 13. 给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题)（参看模电p39）14. 时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件.答：T3setupT+T2max,T3holdT1min+T2min首先说下建立时间和保持时间的定义。建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。Tffpd：触发器输出的响应时间，也就是触发器的输出在clk时钟上升沿到来之后多长的时间内发生变化并且稳定，也可以理解为触发器的输出延时。Tcomb：触发器的输出经过组合逻辑所需要的时间，也就是题目中的组合逻辑延迟。 Tsetup：建立时间 Thold：保持时间 Tclk：时钟周期 建立时间容限：相当于保护时间，这里要求建立时间容限大于等于0。 保持时间容限：保持时间容限也要求大于等于0。由上图可知，建立时间容限Tclk-Tffpd(max)-Tcomb(max)-Tsetup，根据建立时间容限0，也就是Tclk-Tffpd(max)-Tcomb(max)-Tsetup0，可以得到触发器D2的TsetupTclk-Tffpd(max)-Tcomb(max)，由于题目没有考虑Tffpd，所以我们认为Tffpd0，于是得到TsetupT-T2max。由上图可知，保持时间容限+TholdTffpd(min)+Tcomb(min)，所以保持时间容限Tffpd(min)+Tcomb(min)-Thold，根据保持时间容限0，也就是Tffpd(min)+Tcomb(min)-Thold0,得到触发器D2的TholdTffpd(min)+Tcomb(min)，由于题目没有考虑Tffpd，所以我们认为Tffpd0，于是得到TholdT2min。关于保持时间的理解就是，在触发器D2的输入信号还处在保持时间的时候，如果触发器D1的输出已经通过组合逻辑到达D2的输入端的话，将会破坏D2本来应该保持的数据。15. 说说静态、动态时序模拟的优缺点。动态时序仿真的优点是比较精确，而且同后者相比较，它适用于更多的设计类型。静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题16. 一个四级的Mux,其中第二级信号为关键信号 如何改善timing。关键：将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修改。（关键路径就是指那些延迟大于相应周期时间的路径，消除关键路径的延迟要从消减路径中的各部分延迟入手）.17. 给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入,使得输出依赖于关键路径。（数电）18. 逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等（这些是数电很基础的知识点）19. 什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点-无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性-因此近年来对异步电路研究增加快速，论文发表数以倍增，而Intel Pentium 4处理器设计，也开始采用异步电路设计。异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。20、什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。21、什么是Setup 和Holdup时间,setup和holdup时间区别.Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现stability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。22、什么是竞争与冒险现象？怎样判断？如何消除？在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。23、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。cmos的高低电平分别为:Vih=0.7VDD,Vil=0.9VDD,Vol=2.0v,Vil=2.4v,Vol=0.4v. 用cmos可直接驱动ttl;加上拉后,ttl可驱动cmos.24、如何解决亚稳态。亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。解决方法：1 降低系统时钟2 用反应更快的FF3 引入同步机制，防止亚稳态传播4 改善时钟质量，用边沿变化快速的时钟信号关键是器件使用比较好的工艺和时钟周期的裕量要大。25、IC设计中同步复位与异步复位的区别。同步复位在时钟沿采复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。26、MOORE 与 MEELEY状态机的特征。Moore 状态机的输出仅与当前状态值有关, 且只在时钟边沿到来时才会有状态变化. Mealy 状态机的输出不仅与当前状态值有关, 而且与当前输入值有关.27、多时域设计中,如何处理信号跨时域。不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿检测和脉冲，对多位信号可以用FIFO,双口RAM，握手信号等。跨时域的信号要经过同步器同步，防止亚稳态传播。例如：时钟域1中的一个信号，要送到时钟域2，那么在这个信号送到时钟域2之前，要先经过时钟域2的同步器同步后，才能进入时钟域2。这个同步器就是两级d触发器，其时钟为时钟域2的时钟。这样做是怕时钟域1中的这个信号，可能不满足时钟域2中触发器的建立保持时间，而产生亚稳态，因为它们之间没有必然关系，是异步的。这样做只能防止亚稳态传播，但不能保证采进来的数据的正确性。所以通常只同步很少位数的信号。比如控制信号，或地址。当同步的是地址时，一般该地址应采用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这样可以降低出错概率，象异步FIFO的设计中，比较读写地址的大小时，就是用这种方法。 如果两个时钟域之间传送大量的数据，可以用异步FIFO来解决问题。28、给了reg的setup,hold时间，求中间组合逻辑的delay范围。Delay q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。T+TclkdealyTsetup+Tco+Tdelay;TholdTclkdelay+Tco+Tdelay;30、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率大于空穴，同样的电场下，N管的电流大于P管，因此要增大P管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等31、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。latch是电平触发，register是边沿触发，register在同一时钟边沿触发下动作，符合同步电路的设计思想，而latch则属于异步电路设计，往往会导致时序分析困难，不适当的应用latch则会大量浪费芯片资源。32、BLOCKING NONBLOCKING 赋值的区别。非阻塞赋值：块内的赋值语句同时赋值，一般用在时序电路描述中。33、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。卡诺图化简：一般是四输入，记住00 01 11 10顺序，0 1 3 24 5 7 612 13 15 148 9 11 10AC + B + D34. 有源滤波器和无源滤波器的原理及区别? 答：滤波器是一种频率选择的电路，允许一定范围内的频率通过，对不需要的频率进行抑制。可分为低通、高通、带阻、带通、全通等。有源滤波器是指用晶体管或运放构成的包含放大和反馈的滤波器，Q比较高；无源滤波器是指用电阻/电感/电容等无源元件构成的滤波器。35. sram，flash memory，及dram的区别？sram：静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，不像DRAM 需要不停的REFRESH，制造成本较高，通常用来作为快取(CACHE) 记忆体使用flash：闪存，存取速度慢，容量大，掉电后数据不会丢失dram：动态随机存储器，必须不断的重新的加强(REFRESHED) 电位差量，否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比sram便宜，但访问速度较慢，耗电量较大，常用作计算机的内存使用。 名词：SRAM、SSRAM、SDRAMSRAM：静态RAMDRAM：动态RAMSSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。SDRAM：Synchronous DRAM同步动态随机存储器36、选择电阻时要考虑什么？）电阻值、耐压值、功率、电阻的大小（外形尺寸）、允许通过的最大电流等。37、锁相环有哪几部分组成？ 锁相，顾名思义，就是将相位锁住，把频率锁定在一个固定值上。锁相环，就是将相位锁定回路。锁相环由相位检测器 PD + 分频器 + 回路滤波器 + 压控振荡器 VCO，等组成。锁相环的工作原理：1、压控振荡器的输出经过采集并分频；2、和基准信号同时输入鉴相器；3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压；4、控制VCO，使它的频率改变；5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 38、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？ 用N管。N管传递低电平，P管传递高电平。N管的阈值电压为正，P管的阈值电压为负。在N管栅极加VDD,在漏极加VDD，那么源级的输出电压范围为0倒VDD-Vth，因为N管的导通条件是VgsVth，当输出到达VDD-Vth时管子已经关断了。所以当栅压为VDD时，源级的最高输出电压只能为VDD-Vth。这叫阈值损失。N管的输出要比栅压损失一个阈值电压。因此不宜用N管传输高电平。P管的输出也会比栅压损失一个阈值。同理栅亚为O时，P管源级的输出电压范围为VDD倒Vth。因此不宜用P管传递低电平。39、史密斯特电路,求回差电压。史密斯特触发器非门，当输入由低到高变化（输出由高到低）的门限电压为VT+，当输入由高到低变化（输出由低高低）的门限电压为VT-，VT+ VT-，而一般门VT+ =VT-，史密斯特触发器输入比普通门输入具有更好的噪声抑制性。回差电压=VT+ -VT-40、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。LC振荡电路主要用来产生高频正弦波信号，电路中的选频网络由电感和电容组成。常见的LC正弦波振荡电路有变压器反馈式、电感三点式和电容三点式。它们的选频网络采用LC并联谐振回路。图1 LC并联谐振回路 图 2 变压器反馈式LC振荡电路 图3 电感三点式振荡电路41、DAC和ADC的实现各有哪些方法？ADC:分为采样、量化、编码三个步骤，有逐次逼近式，并行式，子区式。DAC：电流加权型、电阻加权型、电流电阻加权型42、用一个二选一mux和一个inv实现异或。（数电）异或的相反就是同或同或：Y=AD+AD,而：MUX中：Y=AC+AB所以：C=D,B=D，也就是说MUX的输入D0接D,D1端接D，选择端接A，A=1时，选择D1端，A=0时，选择D0端如果要选择器直接做成异或的话，就要MUX的输入D0接D,D1端接D，选择端接A43、画出Y=A*B+C的cmos电路图。（模电）先现将表达式变形，尽量用非门，与非门表示Y=,2个与非门和1个非门构成。44、用逻辑们和cmos电路实现ab+cd。先变形表达式ab+cd=，3个与非门构成45、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。先变形表达式Y=A*B+C(D+E)= 46、BLOCKINGNONBLOCKING赋值的区别。 非阻塞赋值：块内的赋值语句同时赋值，一般用在时序电路描述中47、写异步D触发器的verilogmodule。moduledff8(clk,reset,d,q);inputclk; inputreset; input7:0d; output7:0q; reg7:0q; always(posedgeclkorposedgereset) if(reset) q=0; else q=d; endmodule48、用D触发器实现2倍分频的Verilog描述？moduledivide2(clk,clk_o,reset); inputclk,reset; outputclk_o; wirein; regout; always(posedgeclkorposedgereset) if(reset) out=0; else out=in; assignin=out; assignclk_o=out; endmodule49、可编程逻辑器件在现代电子设计中越来越重要，请问：a)你所知道的可编程逻辑器 件有哪些？b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试） a、PAL，PLD，CPLD，FPGA。 B、moduledff8(clk,reset,d,q); inputclk; inputreset; inputd; outputq; regq; always(posedgeclkorposedgereset) if(reset) q=0; else q S=1; C S=0; C S=1; C S=0; C=0; End case;End behave;4位的加法器:Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_arith.all;Use ieee.std_logic_unsigned.all;Entity add_4b is Port( a4: in std_logic_vector(3 downto 0); b4: in std_logic_vector(3 downto 0); c_in : in std_logic; s : out std_logic_vector(3 downto 0); c_out : out std_logic);End add_4b;Architecture behave of add_4b isComponent add_1b is Port( a: in std_logic; b : in std_logic; c_in : in std_logic; s : out std_logic; c_out : out std_logic);End component;variable c0 : std_logic;variable c1 : std_logic;variable c2 : std_logic;Begin Add_1b0 : add_1b port map(a4(0),b4(0), c_in, s(0), c0);Add_1b1 : add_1b port map(a4(1),b4(1), c0, s(1), c1);Add_1b2 : add_1b port map(a4(2),b4(2), c1, s(2), c2);Add_1b3 : add_1b port map(a4(3),b4(3), c2, s(3), c_out);End behave;5分频电路:Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_arith.all;Use ieee.std_logic_unsigned.all;Entity clk_d5 is Port( Clk : in std_logic; Reset : in std_logic; Clk_out : out std_logic);End clk_d5;Architecture behave of clk_d5 isSignal count5 : std_logic_vector(2 downto 0);Begin Process(clk, reset) bengin If reset=0 then Clk_out =0; count50); Else if(clkevent and clk=1) then If count5=5 then count50); Clk_out = Clk_out _d5; Else count5= count5+1; End if;End if;End process;End behave;51、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_arith.all;Use ieee.std_logic_unsigned.all;Entity count10 is Port( Clk : in std_logic; Reset : in std_logic; Dout : out std_logic_vector(3 downto 0);End count10;Architecture behave of count10 isBegin Process(clk,reset) bengin If reset=0then Dout0); Else if(clkevent and clk=1) then If dout=10 then Dout0); Else Dout=dout+1; End if;End if;End process;End behave;52、描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。它在电路中用字母“IC”（也有用文字符号“N”等）表示。（一）按功能结构分类集成电路按其功能、结构的不同，可以分为模拟集成电路和数字集成电路两大类。模拟集成电路用来产生、放大和处理各种模拟信号（指幅度随时间边疆变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等），而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号。例如VCD、DVD重放的音频信号和视频信号）。 （二）按制作工艺分类 集成电路按制作工艺可分为半导体集成电路和薄膜集成电路。膜集成电路又分类厚膜集成电路和薄膜集成电路。 （三）按集成度高低分类 集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路。（四）按导电类型不同分类 集成电路按导电类型可分为双极型集成电路和单极型集成电路。 双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型。单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型。 （五）按用途分类 集成电路按用途可分为电视机用集成电路。音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。 电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色解码集成电路、AV/TV转换集成电路、开关电源集成电路、遥控集成电路、丽音解码集成电路、画中画处理集成电路、微处理器（CPU）集成电路、存储器集成电路等。音响用集成电路包括AM/FM高中频电路、立体声解码电路、音频前置放大电路、音频运算放大集成电路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路、电子音量控制集成电路、延时混响集成电路、电子开关集成电路等。 影碟机用集成电路有系统控制集成电路、视频编码集成电路、MPEG解码集成电路、音频信号处理集成电路、音响效果集成电路、RF信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动集成电路等。 录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理集成电路。53、FPGA和ASIC的概念，他们的区别。答案：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(ApplicationSpecificIC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 54、集成电路前段设计流程，写出相关的工具。先介绍下IC开发流程： 1.）代码输入（designinput) 用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMITVISUALHDL MENTORRENIOR 图形输入:composer(cadence); viewlogic(viewdraw) 2.）电路仿真（circuitsimulation) 将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog：CADENCEVerolig-XL SYNOPSYSVCS MENTORModle-sim VHDL:CADENCENC-vhdl SYNOPSYSVSS MENTORModle-sim 模拟电路仿真工具： *ANTIHSpicepspice，spectremicromicrowave:eesoft:hp 3.）逻辑综合（synthesistools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gatesdelay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。55、模数转换指的是将输入的模拟量转换为数字量输出，实现这种转换功能的电路称为模数转换器，简称ADC（Analog Digital Converter）。ADC按工作原理的不同可分为直接ADC和间接ADC。直接ADC有并联比较型和逐次渐进型等，直接ADC的转换速度快。间接ADC的转换速度慢，如双积分型ADC。并联比较型ADC、逐次渐进型ADC和双积分型ADC各有特点，应用在不同的场合。高速且精度要求不高，可以选用并联比较型ADC；低速、精度高且抗干扰强的场合，可以选用双积分型ADC；逐次渐进型ADC兼顾了两者的优点，速度较快、精度较高、价格适中，应用较为普遍。AD转换要经过采样、保持、量化和编码等过程。采样-保持电路对输入模拟信号进行采样并保持，量化是对采样信号进行分级，编码则将分级后的信号转换成二进制代码。对模拟信号采样时，必须满足采样定理。56、数模转换器常见的数-模转换电路（DAC）有多种类型：权电阻网络DAC、倒T形电阻网络DAC、权电流网络DAC等。数模转换器将输入的二进制数字量转换成与之成正比的模拟量；模数转换器将输入的模拟电压转换成与之成正比的二进制数字量A/D转换=模拟/数字转换，意思是模拟讯号转换为数字讯号；D/A转换=数字/模拟转换，意思是数字讯号转换为模拟讯号；ADC=模拟/数字转换器，DAC=数字/模拟转换器57、A/D电路组成、工作原理。ADC的组成与ADC的电路形式ADC电路通常由两部分组成，它们是：采样、保持电路和量化、编码电路。其中量化、编码电路是最核心的部件，任何ADC转换电路都必须包含这种电路。ADC电路的形式很多，通常可以并为两类：间接法：它是将采样-保持的模拟信号先转换成与模拟量成正比的时间或频率，然后再把它转换位数字量。这种通常是采用时钟脉冲计数器，它又被称为计数器式。它的工作特点是：工作速度低，转换精度高，抗干扰能力强。直接法：通过基准电压与采样-保持信号进行比较，从而转换位数字量。它的工作特点是：工作速度高，转换精度容易保证。58、什么叫做OTP片、掩膜片，两者的区别何在？ OTP means one time program，一次性编程 MTP means multi time program，多次性编程 OTP（One Time Program）是MCU的一种存储器类型 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。 MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合； FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途； OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。59、单片机上电后没有运转，首先要检查什么？ 首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。 接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。 然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。 另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好