西电射频大作业(精心整理).doc

射频大作业基于PSpice仿真的振幅调制电路设计数字调制与解调的集成器件学习目 录 题目一：基于PSpice仿真的振幅调制电路设计与性能分析 一、实验设计要求3二、理论分析1、问题的分析32、差动放大器调幅的设计理论4 2.1、单端输出差动放大器电路 2.2、双端输出差动放大器电路 2.3、单二极管振幅调制电路 2.4、平衡对消二极管调幅电路三、PSpice仿真的振幅调制电路性能分析10 1、单端输出差动放大器调幅电路设计图及仿真波形 2、双端输出差动放大器调幅电路设计图及仿真波形 3、单二极管振幅调制电路设计图及仿真波形 4、平衡对消二极管调幅电路设计图及仿真波形四、实验总结16五、参考文献题目二 数字调制与解调的集成器件学习一、实验设计要求17二、概述17三、引脚功能及组成原理18四、基本连接电路20五、参考文献21六、英文附录21题目一 基于PSpice仿真的振幅调制电路设计 摘要随着大规模集成电路的广泛发展,电子电路CAD及电子设计自动化（EDA）已成为电路分析和设计中不可缺少的工具。此次振幅调制电路仿真设计基于PSpice，利用其丰富的仿真元器件库和强大的行为建模工具，分别设计了差分对放大器和二极管振幅调制电路，由此对线性时变电路调幅有了更进一步的认识；同时，通过平衡对消技术分别衍生出双端输出的差分对放大器和双回路二极管振幅调制电路，消除了没用的频率分量，从而得到了更好的调幅效果。本文对比研究了单端输出和双端输出的差分对放大器调幅电路及单二极管和双回路二极管调幅电路，通过对比观察时域和频域波形图，可知平衡对消技术可以很好地减小失真。关键词：PSpice 振幅调制 差分对放大器 二极管振幅调制电路 平衡对消技术一、实验设计要求1.1 基本要求参考教材射频电路基础第五章振幅调制与解调中有关差分对放大器调幅和二极管调幅的原理，选择元器件、调制信号和载波参数，完成PSpice电路设计、建模和仿真，实现振幅调制信号的输出和分析。1.2 实践任务(1) 选择合适的调制信号和载波的振幅、频率，通过理论计算分析，正确选择晶体管和其它元件；搭建单端输出的差分对放大器，实现载波作为差模输入电压，调制信号控制电流源情况下的振幅调制；调整二者振幅，实现基本无失真的线性时变电路调幅；观察记录电路参数、调制信号、载波和已调波的波形和频谱。(2) 参考例5.3.1，修改电路为双端输出，对比研究平衡对消技术在该电路中的应用效果。(3) 选择合适的调制信号和载波的振幅、频率，通过理论计算分析，正确选择二极管和其它元件；搭建单二极管振幅调制电路，实现载波作为大信号，调制信号为小信号情况下的振幅调制；调整二者振幅，实现基本无失真的线性时变电路调幅；观察记录电路参数、调制信号、载波和已调波的波形和频谱。(4) 参考例5.3.2，修改电路为双回路，对比研究平衡对消技术在该电路中的应用效果。1.3 写作报告(1) 按论文形式撰写，包括摘要、正文和参考文献，等等。(2) 正文包括振幅调制电路的设计原理、理论分析结果、实践任务中各阶段设计的电路、参数、波形和频谱，对观察记录的数据配以图像和表格，同时要有充分的文字做分析和对比，有规律性认识。(3) 论文结构系统、完备、条理清晰、理论正确、数据翔实、分析完整。1.4 相关提示(1) 所有电路和信号参数需要各人自行决定，各人有不同的研究结果，锻炼学生的独立研究和实验分析能力。(2) 为了提高仿真精度和减小调试难度，可以将调制信号和载波的频率设置得较低。二、理论分析1、问题的分析根据题目的要求，差分对放大器和二极管振幅调制电路目的都是实现基本无失真的线性时变电路调幅。两种电路的主要组成部分均是振幅调制电路模块、选频电路模块、载波信号源、调制信号及直流电源等等。振幅调制电路模块依照题目的要求，依次选择单端输出的差分对放大器、双端输出差分对放大器、单二极管振幅调制电路和双回路二极管振幅调制电路。选频电路模块本文均采用LC并联谐振回路。本文通过PSpice电路设计、建模和仿真，实现振幅调制信号的输出和分析。2、差动放大器调幅的设计理论2.1单端输出差动放大器电路如下图所示的单端输出的差分对放大器调幅原理电路中，为差模输入电压，在交流通路中加在晶体管和的基极之间；控制电流源的电流，即晶体管的集电极电流。图1 单端输出的差分对放大器调幅(a) 原理电路； (b) 转移特性图1（b）所示的转移特性给出了和的集电极电流和与和之间的关系。根据差分对放大器的电流方程，有： 其中，为热电压。对电流源进行分析可得到： 代入上式中，得：其中：，以下分三种情况讨论和g(t)中的双正切函数:(1)当4时时，差动放大器工作在开关状态，双曲正切函数的取值是1或-1，即其中为双向开关函数。当函数取值位于情况(1)和情况(2)之间时，差动放大器工作在非线性区，双曲正切函数可以展开成傅里叶级数： (7)情况(1)下，中包含频率为、的载频分量和上下边频分量；情况(2)和情况三(3)下，中包含频率为(2n-1)、(2n-1)(n=1，2，3，)的载频分量和上下边频分量，无论哪种情况都可以滤波输出普通调幅信号。2.2双端输出差动放大器电路图2双端输出的差分对放大器调幅(a) 电路； (b) 电流分布为了获得更好得获得调幅信号，我们也可以采用双端输出的差分电路实现平衡对消，如图 2(a)晶体管V1和V2的集电极电流分别为： 其中晶体管V3提供电流源电流：各个电流成分在电路中的分布如图(b)所示，输出电流：将在LC并联谐振回路上产生输出电压，而和各自的/2在LC回路中流向相反，产生的电压反向抵消，实现平衡对消，在在中去除了载频分量。当时，有：其中包括频率为的上、下边频分量，对其滤波输出双边带调幅信号；当1时，输出双边带调幅信号。例如，当=3时，有：其中：2.4 双回路二极管振幅调制电路原理分析采用平衡对消技术的二极管调幅电路如图5(a)所示，Tr1、Tr2和Tr3是宽频变压器，r1和Tr3为中心抽头。忽略二极管和的导通电压，和的交流电阻为，。 图5 单平衡二极管调幅(a) 电路； (b) 等效电路去除变压器后的等效电路如图5(b)所示。当0时，导通，截止，上回路和下回路的输入电流:此时Tr3原边的上半部分与副边电感耦合， 负载电流:当0时，截止，导通，上回路和下回路的输入电流：此时Tr3原边的下半部分与副边电感耦合， 负载电流：在任意时刻， 有：式中， 利用了=1，k，前者去除了中载频分量的谐波分量，后者去除了中的调制信号分量，实现了平衡对消。中包含频率为和（2n1）（n=1，2，3，）的频率分量，在负载电阻上产生的负载电压经过中心频率=（2n1）（n=1，2，3，）， 带宽2的带通滤波器可以输出普通调幅信号或双边带调幅信号。三、PSpice电路设计及仿真1、 单端输出差动放大器调幅电路设计图及仿真波形以调制信号作为电流源控制电压，此时电路图为设置瞬态分析的参数：终止时间=100us,开始时间=0，最大步长=10ns分析结果如图：此时可以看出，电路实现了基本无失真的较好的振幅调制。这时Icq1中包含频率为（2n-1）c,(2n-1)c+, (2n-1)c-,(n=1,2,3)的载频分量和上下边频分量当调整载波振幅，使Uc=25mv,即使其小于Ut时，分析结果为：此时Icq1中包含频率为c, +和-的载频分量和上下边频分量。调整载波振幅，使Uc=0.2V,即当载波幅度大于4Ut时，分析结果为：这时Icq1中包含频率为（2n-1）c,(2n-1)c+, (2n-1)c-,(n=1,2,3)的载频分量和上下边频分量由上图可见，当差动放大器工作在线性区和开关状态时，都能实现幅度调制。2、 双端输出差动放大器调幅电路设计图及仿真波形修改电路为双端输出：调制信号、载波和已调波的波形如图如下载波波形图调制信号波形图已调波波形图3、单二极管调幅载波作为大信号，调制信号为小信号情况下的振幅调制，电路图：仿真波形图：频谱图：4、平衡对消技术的二极管调幅电路修改电路为双回路，电路图：仿真波形图：频谱图：四、实验总结 本次实验完成了差分对放大器调幅和二极管调幅电路对小信号载波电路的大信号调幅，通过对载波信号、调制信号以及已调波信号的理论分析和pspice软件仿真，真实的模拟了调幅电路中线性时变特性，并体现了调幅的不同实现电路的共同点与差异性。通过信号的频谱分析可以清晰地反映信号的频率含量，从而可以对比不同调幅电路的性能效果。实验同时也分析了平衡对消技术的原理和应用效果。通过平衡对消使得高阶项的组合频率分量反相叠加，从而达到减少失真的目的，提升了电路本身的性能。 五、参考文献1 赵建勋，陆曼茹等，射频电路基础.西安:西安电子科技大学出版社,20112 高如云，陆曼茹等.通信电子线路.西安:西安电子科技大学出版社,20083 孙肖子等，模拟电子电路及技术基础（第二版），西安，西安电子科技大学出版社，2008.1题目二 数字调制与解调的集成器件学习摘要高线性度放大器的设计在移动通信中占有很重要的一环,而前馈技术在获得较大带宽同时,能有效改善功放的线性度,对移动通信中的多载波、宽频带工作方式非常有利。前馈射频放大器设计过程中,关键在于对主信号抵消环和误差信号抵消环路的幅度与相位调节,一般的方法都是采用直接插入导频法。就是在主功放前耦合进一路导频信号,如果通过前馈电路的作用,这个导频信号被压缩到最小,由于主功放的非线性而产生的互调失真信号也就被压缩到最小。这种方法直接简单,但是对于幅度与相位电平的变化精度不高。本文选择AD8345这一种正交调制器，根据查找的器件资料，归纳总结其指标、工作原理和外围电路设计。关键词：数字调制与解调 AD8345 正交调制器一、实验设计要求1.1 基本要求射频电路基础第八章数字调制与解调是调制信号为数字基带信号时的调制与解调，是第五章和第七章的扩展，直接面向应用。学生可以通过自学了解基本理论，并认识数字调制与解调的集成器件。1.2 实践任务(1) 学习数字调制与解调的基本原理，重点是原理框图和波形。(2) 上网查询英文资料，选择一种数字调制或解调的集成芯片，根据芯片资料学习其性能参数、结构设计和相关电路。1.3 写作报告按分析报告形式撰写，根据查找的器件资料，归纳总结其指标、工作原理和外围电路设计。分析报告最后附上英文资料原文。1.4 相关提示该题目锻炼学生的自学、查找资料、翻译、整理、归纳和撰写报告的能力，对外文资料中的器件参数要了解概念，有利于对后续内容的理解。二、概述AD8345是ANALOG DEVICES 公司推出的一种正交调制器。它可以灵活地应用在各种数字通信系统中，既可作为GSM数字通信系统和PCS收发两用机中的中频发射调制器，也可在900MHZ通信系统和数字电视系统中，直接用来调制一本振信号以产生QPSK 和各种QAM格式的信号；该产品性能较民品级调制器优异，可提供频率范围宽的输出信号。AD8345的主要特性如下：具有250MHz1000MHz的工作频率；采用2.75.5v的单工作电源模式；仅有低至0.5度均值相位误差和0.2dB 幅度均衡；仅有-155dBm/Hz的背景噪声；具有低至-40dBm的边带抑制性能；仅有-40dBm的本振信号泄漏；采用16-pin的TSSOP 的封装形式。图1 AD8345总体功能框图三、引脚功能及组成原理图2 引脚图引脚号名称功能1,2IBBPIBBNI路基带信号差分输入引脚。这些高阻输入引脚要求提供大约0.7V的直流偏置。每个引脚标称的交流输入为0.6Vp-p（0.41V），此时差分输入电压为1.2 Vp-p。由于输入引脚没有自偏置，因而在交流耦合时，必须提供一个外部偏置电压。3,9,13,14COM3用于内部V-I转换器与混频器的接地引脚。4COM1用于LO相位分割器与LO缓冲器的接地引脚。5,6LOINLOIP本振的差分输入引脚。内部提供直流偏置（1.8V5V）。该引脚必须是交流耦合输入。输入方式可为差分方式，也可为单端方式。7VPS1用于偏置电路与本振输入缓冲器供电的电源输入引脚。该引脚应使用1000pf与0.01uf的电容去耦8ENABL使能引脚。高电平使能器件，低电平使器件处于休眠状态。10COM2用于输出放大器输出级的接地。11VOUT射频输出引脚。该引脚应使用交流耦合输出。12VPS2电源接地引脚。用于V-I转换器和混频器供电。15,16QBBNQBBPQ路基带差分输入引脚。该引脚要求提供大约0.7V的直流偏置。每个引脚标称的交流输入为0.6Vp-p（0.41V），此时差分输入电压为1.2 Vp-p。由于输入引脚没有自偏置，因而在交流耦合时，必须提供一个外部偏置电压。AD8345主要由本振(LO)接口、混频器(Mixer) 、差分输入电压-电流转换(Differential V-to-I Converter)、差分-单端转换器（Differential to Single-Ended Converter）和偏置电路等电路组成。本振接口可产生两路90相移本振信号，然后输入到两个混频器中，接着将基带信号通过差分电压-电流转换器转换为电流输入到相应的混频器中，再将两个混频器的输出相结合后送入差分单端转换器以输出单端信号。每一部分的偏置电流都由使能信号（ENBL）控制。图3所示是AD8345的工作原理图。图3工作原理图AD8345的本振接口由多相位分割器与缓冲放大器组成。而多相位分割器则由电阻、电容构成。这些电阻、电容以环形方式相接，它们可将输入本振非常精确地分割成相互正交的I、Q两路。其输出信号经过一个缓冲放大器进行损耗补偿后输入到另外一个多相位网络以进一步增强正交的准确度。250MHz1GHz的工作频率范围则可通过相位分割器中每一级的RC时间常数来获得。最后这两路信号分别被送入驱动放大器中作为混频器的本振输入。电路内差分电压-电流转换器中的每一个基带输入都与一个运放相连接以驱动一个射随器。两个射随器之间的电阻上将保持一个变化的电流，它随着电阻两端的差分输入电压的变化而成比例的变化，最后以差分方式分别送到两个混频器中。AD8345中具有两个双平衡混频器一个用于I路，另一个用于Q路。来自两个混频器的输出电流可在两个负载电阻上相加并输入到差分-单端转换器中。AD8345中的差分-单端转换器由两个射随器组成，它的输出可以直接与VOUT引脚相连。基于-VBE的带隙参考电路提供一个温度稳定电流，用于各部分的参考。当ENBL引脚为低电平时，带隙参考源被禁止。其它部分也被相应地关闭以停止工作。四、基本连接电路图4基本连接电路AD8345的基本连接电路如图4所示。VPS1与VPS2引脚应接2.75.5V范围内的单端电源。在芯片内部，一对ESD保护二极管连接在VPS1与VPS2之间，因而VPS1与VPS2上的电平要相同，而且每个引脚都应使用1000pf和0.01uf两个电容进行去耦。在正常工作时，ENBL脚必须拉高，门限电平应为Vs/2。COM1和COM3应接到低阻抗等电位面上。为了使射频输出得到最大的本振抑制，本振输入应采用差分输入。图中的ETC1-1-13是一个不平衡-平衡转换器（balun），它可将单端输入的本振信号转换为差分输入。由于过高的输入电压可使线性度下降，而过低的输入电压将增大噪声，因此，为了获得最低的输出噪声和较好的线性度，本振输入应为-2dBm。本振输入的频率范围可由内部正交相位分割器决定。当外部本振输入频带在（250MHz1GHz）外时，正交的准确度下降将导致单边带抑制的下降。I、Q两路基带信号应采用差分输入方式。由于现在大多数DAC都有差分输出，因此与AD8345结合使用非常方便。当Vs为5V时，为了获得最优的性能，差模输入电压应为1.2Vp-p，并应有0.41V的直流偏置电压，差分输入电压的每一个输入都在之间变化。当供电电压较低时，应减少I、Q两路输入的峰峰值电压以避免被削峰。此时输出信号的功率将减少。当大信号输出时，I、Q两路有80MHz的输出带宽；当输入信号电平降低时，输入带宽将会增加。由于I、Q两路输入可直接与PNP晶体管的基极相连，所以它们有很高的输入阻抗。如果在DAC与调制器之间使用一个直流耦合滤波器，则应在滤波器的输出端串接一个合适的电阻；如果滤波器为差分输出，则I路和Q路之间还应跨接一个电阻。由于I、Q两路的基带信号可以有效地与本振相乘，因而任何一个存在于输入引脚上的输入电压都可导致本振泄漏。AD8345本振泄漏的标称值为-42dBm。通过对I、Q两路输入进行电压补偿可进一步缩减载漏。电压补偿可通过编写合适的DAC偏置代码来完成。AD8345的射频输出端的输出阻抗为50，为交流耦合输出。当I路和Q路的差模电压为1.2Vp-p时，其输出功率为-1dBm。五、参考文献：250MHz-1000MHz Quadrature Modulator AD8345D. Analog Devices,Inc . 2001.六、英文附录PIN FUNCTION DESCRIPTIONSEquivalentPin No.MnemonicFunctionCircuit1, 2IBBP, IBBNI Channel Baseband Differential Input Pins. These high impedance inputs should be dc biased to approximately 0.7 V. Nominal characterized ac swing is 0.6 V p-p on each pin (0.4 V to 1 V). This gives a differential drive of 1.2 V p-p. Inputs are not self-biasing so external biasing circuitry must be used in ac-coupled applications.Circuit A3, 9, 13, 14COM3Ground Pin for Input V-to-I Converters and Mixer Core.4COM1Ground Pin for the LO Phase-Splitter and LO Buffers.5, 6LOIN, LOIPDifferential LO Drive Pins. Internal dc bias (approximately 1.8 V VS = 5 V) is supplied. Pins must be ac-coupled. Single-ended or differential drive is permissible.Circuit B7VPS1Power Supply Pin for the Bias Cell and LO Buffers. This pin should be decoupled using local 1000 pF and 0.01 F capacitors.8ENBLEnable Pin. A high level enables the device; a low level puts the device in sleep mode.Circuit C10COM2Ground Pin for the Output Stage of Output Amplifier.11VOUT50 DC-Coupled RF Output. Pin should be ac-coupled.Circuit D12VPS2Power supply pin for baseband input voltage to current converters and mixer core. This pin should be decoupled using local 1000 pF and 0.01 F capacitors.15, 16QBBN, QBBPQ Channel Baseband Differential Input Pins. Inputs should be dc biased to approximately 0.7 V. Nominal characterized ac swing is 0.6 V p-p on each pin (0.4 V to 1 V). This gives a differential drive level of 1.2 V p-p. Inputs are not self-biasing so external biasing circuitry must be used in ac-coupled applications.Circuit ACIRCUIT DESCRIPTIONOverviewThe AD8345 can be divided into the following sections: Local Oscillator (LO) Interface, Mixer, Differential Voltage-to-Current (V-to-I) Converter, Differential-to-Single-Ended (D-to-S) Converter, and Bias. A block diagram of the part is shown in Figure 2.OUT LOIP LOIN IBBP IBBN QBBP QBBN PHASESPLITTER Figure 2.AD8345 Block DiagramThe LO Interface generates two LO signals at 90 degrees of phase difference with each other, to drive two mixers in quadrature. Baseband signals are converted into current form in the Differential V-to-I Converters, feeding into the two mixers. The outputs of the mixers are combined to feed the Differential-toSingle-Ended Converter, which provides a 50 output interface. Bias currents to each section are controlled by the Enable ( ENBL) signal. Detailed description of each section follows.LO InterfaceThe LO Interface consists of interleaved stages of polyphase phase-splitters and buffer amplifiers. The polyphase phase-splitter contains resistors and capacitors connected in a circular manner to split the LO signal into I and Q paths in precise quadrature with each other. The signal on each path goes through a buffer amplifier to make up for the loss and high frequency roll-off. The two signals then go through another polyphase network to enhance the quadrature accuracy. The broad operating frequency range (250 MHz to 1000 MHz) is achieved by staggering the RC time constants of each stage of the phasesplitters. The outputs of the second phase-splitter are fed into the driver amplifiers for the mixers LO inputs.Differential V-to-I ConverterIn this circuit, each baseband input pin is connected to an op amp driving a transistor connected as an emitter follower. A resistor between the two emitters maintains a varying current proportional to the differential input voltage through the transistor. These currents are fed to the two mixers in differential form.MixersThere are two double-balanced mixers, one for the In-phaseChannel (I-Channel) and one for the Quadrature Channel (QChannel). Each mixer uses the Gilbert-cell design with four cross-connected transistors. The bases of the transistors are driven by the LO signal of the corresponding channel. The output currents from the two mixers are summed together in two load resistors. The signal developed across the load resistors is sent to the D-to-S stage.Differential to Single-Ended ConverterThe differential-to-single-ended converter consists of two emitter followers driving a totem-pole output stage whose output impedance is established by the emitter resistors in the output transistors. The output of this stage is connected to the output ( VOUT) pin.BiasA bandgap reference circuit based on the VBE principle generates the Proportional-To-Absolute-Temperature (PTAT) as well as temperature-stable currents used by the different sections as references. When the bandgap reference is disabled by pulling down the voltage at the ENBL pin, all other sections are shut off accordingly.BASIC CONNECTIONSFigure 3.Basic ConnectionsThe basic connections for operating the AD8345 are shown in Figure 3. A single power supply of between 2.7 V and 5.5 V is applied to pins VPS1 and VPS2. A pair of ESD protection diodes are connected internally between VPS1 and VPS2 so these must be tied to the same potential. Both pins should be individually decoupled using 1000 pF and 0.01 F capacitors, located as close as possible to the device. For normal operation, the enable pin, ENBL, must be pulled high. The turn-on threshold for ENBL is V S/2. Pins COM1 to COM3 should all be tied to the same low impedance ground plane.LO DriveIn Figure 3, a 50 resistor to ground combines with the devices high input impedance to provide an overall input impedance of approximately 50 (see TPC 17 for a plot of LO port input impedance). For maximum LO suppression at the output, a differential LO drive is recommended. In Figure 3, this is achieved using a balun (M/A-COM Part Number ETC1-1-13).The output of the balun is ac coupled to the LO inputs which have a bias level about 1.8 V dc. An LO drive level of 2 dBm is recommended for lowest output noise. Higher levels will degrade linearity while lower levels will tend to increase the noise floor slightly. For example, reducing the LO power from 2 dBm to 10 dBm will increase the noise floor by approximately 0.3 dB (see TPC 19).The LO terminal can be driven single-ended at the expense of slightly higher LO leakage. LOIN is ac coupled to ground using a capacitor and LOIP is driven through a coupling capacitor from a (single-ended) 50 source (this scheme could also be reversed with the drive signal being applied to LOIN).Baseband I and Q Channel DriveThe I and Q channel baseband inputs should be driven differentially. This is convenient as most modern high-speed DACs have differential outputs. For optimal performance at VS = 5 V, the drive signal should be a 1.2 V p-p differential signal with a bias level of 0.7 V; that is, each input should swing from 0.4 V to 1 V. If the AD8345 is being run on a lower supply voltage, the peak-to-peak voltage on the I and Q channel inputs must be reduced to avoid input clipping. For example, at a supply voltage of 2.7 V, a 200 mV p-p differential drive is recommended. Thiswill result in a corresponding reduction in output power ( see TPC 1). The I and Q inputs have a large input bandwidth of approximately 80 MHz. At lower baseband input levels, the input bandwidth increases (see TPC 2).If the baseband signal has a high peak-to-average ratio (e.g., CDMA or WCDMA), the rms signal strength will have to be backed off from this peak level in order to prevent clipping of the signal peaks. Clipping of signal peaks will tend to increase signal leakage into adjacent channels. Backing off the I and Q signal strength in the manner recommended will reduce the output power by a corresponding amount. This also applies to multicarrier applications where the per-carrier output power will be lower by 3 dB for each doubling of the numbe