2014eda实验箱介绍.docx

前 言本实验教材总体结构主要由三部分组成：其中第一部分是教学系统的简单介绍；第二部分是软件的安装及使用；第三部分为实验部分；在实验部分中其实验由易至难可分为基础类实验、应用类实验、模拟类实验和综合类实验。本系统采用模拟与数字以及单片机相结合的设计思想，利用模块化组合设计，使得该实验系统操作简单，灵活，显示直观。本实验系统主要是为了让学生通过实验了解并掌握MAX+plus II的逻辑输入方法，编译及仿真原理，PAC Designerr软件的使用，以及器件下载等基本内容；实验由简到难，由分离到综合，从而逐步提高学生实验能力和实验水平。第一部分 教学系统介绍一、 配套硬件要求：1、 PC机：要求586或以上的微机，内存需64MB以上，硬盘需1G以上。2、 示波器：20M示波器。3、 单片机仿真器。二、 NC-EDA-2000C型实验箱1、 实验箱基本配套： NC-EDA-2000C实验箱一台；电源线一根；PAC、CPLD/FPGA下载电缆各一根；RS-232电缆一根；实验指导书一本；实验连线30根。2、 系统结构组成： NC-EDA-2000C实验箱组成框图3、 实验箱结构特点说明： 芯片结构板：实验箱采用Altara公司的EP1K10TC1003芯片，位于实验箱组成框图的14所示位置，具的低内核电压、低功耗的特点。芯片内门电路高达1万门，内部使用RAM作电路结构，速度高达几百MHZ，其输出可用管脚已全部开放，位于芯片的四周，用户可以根据自己的要求和芯片本身的功能自己任意定义管脚。同时为了体现实验箱的可扩展性，在芯片的两边各有一个34脚的IDE插口，可以通过数据排线与其它应用模块相连接，其具体的管脚如下图所示：其下载口位于实验箱组成框图的7所示位置。EP1K10TC1003芯片的管脚分见附图1。显示类模块：实验箱中有液晶显示模块（LCD）；8位7段数码管显示输出；8位发光二极管（LED灯）等几个显示模块。其功能是为了显示其实验的结果。液晶显示模块（LCD）：实验箱采用进口双排16字符液晶显示模块组成，位于实验箱组成框图的16所示位置，其结构电路详见实验。其输入、输出信号在其下方，由13个连接孔与其它模块连接。8位7段数码管：位于实验箱组成框图的9所示位置，采用2个进口共阴高红7段数码管组成，其连接管脚位选信号在数码管的左边由连接孔SEL0、SEL1、SEL2与其它模块连接。88位点阵：位于实验箱组成框图的15所示位置，横排8位显示的控制信号在点阵右边的38译码器的下方，由SEL0、SEL1、SEL2连接孔与其它模块连接。其电路如下图所示：点阵电路示意图8位发光二极管（LED）：位于实验箱组成框图的13所示位置。其输入由位于其下方的8位连接孔与其它模块连接，可以模拟二进制数据输出。接口类模块：实验箱有视频接口（VGA）、USB接口、RS232接口、通信模块的接口等几个模块。VGA接口位于实验组成框图的19所示位置，USB接口位于实验组成框图的24所示位置，RS232接口位于实验组成框图的25所示位置。其信号输入输出均由位于模块左边的连接孔与其它模块连接。其电路原理在实验中均的详细说明。通信模块的输入输出位于实验箱组成框图的17、18所示位置。输入类模块：在实验箱中输入类模块有：44键盘输入、8位复位开关、8位DIP开头、24M2HZ分频电路等模块。为其它模块提供必要的输入信号等。44键盘、复位开关：在实验箱组成框图的22所示位置。44键盘主要是通过编程实现0F的输入，也可以作为一个控制键。在其上方的连接孔R1、R2、R3、R4控制横向4位；C1、C2、C3、C4纵向4位。复位开关可以通过手动控制为系统提供脉冲信号。在系统中一共提供了8位的按键开关，当按下键后其输出为低电平，反之则为高电平。其输出端位于其模块的上方与其一一对应的连接孔K1K8。DIP开关：位于实验箱组成框图中的21所示位置。主要功能是能保持高低电平，通过手动控制为系统提供稳定的逻辑信号。在系统中，一共提供了8位的拨档开关，当开关的档位在上方时则输出高电平，反之则输出低电平。其输出端位于其模块的上方与其一一对应的连接孔S1S8。24M2HZ分频电路：在实验箱组成框图的20所示位置。在这个模块中采用的是两个时钟源，一个是24M的高频时钟；一个是32768HZ能完成二次分频的时钟。时钟输出通过其上方的四组跳线改变其频率的输出，每一组频率相对独立。其频率值在电路板上均已标明。用户也可以通过软件的方式来实现分频。每一组的频率输出端位于其上方对应的CLK1、CLK2、CLK3、CLK4连接孔（注意：每组频率输出的双排针上只能有一个跳线帽）。A/D、D/A转换模块：位于实验箱组成框图中的3和5所示位置。其功能主要是完成模、数和数、模转换。AD0809芯片：AD0809芯片是一个8通道、8位逐次逼近式A/D转换器，因其性能、价格比高而被广泛应用。其管脚分布如下图所示： 0809 A/D转换器管脚分布图在上图中CH0CH7为该芯的8个模拟输入通道，其输入端位于其上方对应的CH0CH7连接孔。AD0AD7为数据输出端，通过其右边对应的D0D7连接孔与其它模块连接。其它管脚通过其下方对应的连接孔与控制信号相连。DAC0800芯片：DAC0800芯片是8位分辩率的D/A转换芯片，具的连接简单、转换控制方便、价廉等优点。其电路如下图所示： D/A转换器电路图8位数据输入端由下方的D0D7连接孔输入，模拟信号输出由LF411下方的Vout连接孔输出。控制类模块：实验箱中有电梯、交通灯、步进电机等控制模块。电梯：在本实验箱中模拟的是一个三层电梯上下的模块。位于实验箱组成框图的12所示位置。四个按键如上面标志所示分别表示每层楼上、下的请求信号，信号通过其右边对应的四个连接孔1KU（一楼上信号）、2KD（二楼下信号）、2KU（二楼上信号）、3KD（三楼下信号）与其它模块连接。在中间有二个黄色的指示灯和二个绿色的指示灯。黄色的指示灯表示楼层有下的请求信号；绿色的指示灯表示楼层有上有请求信号。通过其右边对应的四个连接孔1U（一楼上信号）、2U（二楼上信号）、2D（二楼下信号）、3D（三楼下信号）与其它模块连接。模块最右边的三个红灯表示电梯到达楼层的标志信号，通过其右边对应的三个连接孔与其它模块连接。交通灯：在实验箱组成框图的11所示位置。由12个红黄绿灯按交通灯方式排列的交通灯模块，可做交通灯或舞台灯光实验。其工作原理与LED灯相似。步进电机：位于实验箱组成框图的10所示位置。其工作原理将在实验中作详细介绍。通过对模块下方的四个连接孔A、B、C、D输入控制信号来控制步进电机的转动。其驱动电路如下所示：步进电机驱动电路PAC模拟可编程模块：本实验箱采用Lattice 公司的 isp PAC10芯片。位于电路板的左上部，如实验箱组成框图中的1所示。其输入通过模块左边的IN1IN4连接孔输入；输出通过模块右边的OUT1OUT4连接孔输出。在其左边有可调的电位器，可以输出模拟量，其输出端通过其正上方的Dcout连接孔输出。其下载口位置如实验箱组成框图中的2所示。isp PAC10芯片的管脚分布如下图所示： PAC10管脚分布图E2PROM、蜂鸣器模块：E2PROM存储器模块在本系统中采用的是一个8K8位的E2PROM 2864（28C64）芯片，通过对其编程，可为其它模块提供波形信号。在实验箱组成框图的4所示位置，其管脚分布如下图所示：E2PROM 2864管脚分布图蜂鸣器在实验箱组成框图中位于6所示位置，由一个蜂鸣器和一个喇叭组成。是为了配合实验系统中的有些实验中需要报警发声等要求而设置的。通过对其输入不同的频率而发出不同的声音。实验箱可以通过对中间的一个跳线的改变来选择蜂鸣器或喇叭。当跳线帽位于左边时选择的是喇叭；反之则选择的是蜂鸣器。对模块下方的SPEAKER连接孔输入一个时钟信号使蜂鸣器或喇叭发声。其工作原理如下图所示：单片机模块：单片机小系统模块由一个单片机89C51、一个电压转换芯片MAX232和一个地址锁存器74LS377组成，位于电路板的右下方。在组成框图中位置如23所示。其数据总线（D0D7）、地址总线（A0A7、P2.0P2.7）和控制总线以及P1口的输入输出端分布在芯片的四周。其电路见附图2。附图1：1K10芯片管脚分布图附图2：89C51电路结构图第三部分 实验部分实验一 组合逻辑设计一、 实验目的：1、 通过一个 简单的38译码器的设计,让学生掌握组合逻辑电路的设计方法。2、 掌握组合逻辑电路的静态测试方法。3、 初步了解MAXPLUSII原理图输入设计的全过程。二、 实验的硬件要求：1、 输入：DIP拨码开关3位。2、 输出：LED灯。3、 主芯片：EP1K10TC1003。三、 实验原理：三-八译码器三输入，八输出。当输入信号按二进制方式的表示值为N时（输入端低电平有效），输出端从零到八记，标号为N输出端输出低电平表示有信号产生，而其它则为高电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为低电平的情况下，能表示所有的输入组合，因此不需要像编码器实验那样再用一个输出端指示输出是否有效。但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。本例设计中没有考虑使能输入端，自己设计时可以考虑加入使能输入端时，程序如何设计。三-八译码器真值表输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000000000010010000001001000000100011000010001000001000010100100000110100000011110000000四、 实验步骤：（一）进入WINDOWS操作系统，打开Max+plus II。1、启动Fileprojectname菜单，输入设计项目的名字。点击AssignDevice菜单，出现图211对话框，依据设计要求选择器件。（本实验一律选用EP1K10TC1003）图2112、启动菜单FileNew,选择Graphic Editor File,打开原理图编辑器,进行原理图设计输入如图212。图212（二）设计输入1、放置一个器件在原理图上。 在原理图的空白处双击鼠标左键，出现图213；图213 在光标处输入元件名称或用鼠标点击元件,按下OK即可。 如果安放相同元件，只要按住CTRL键，同时用鼠标拖动该元件。 图214为元件安放结果。图2142、 添加连线到器件的管脚上。把鼠标移到引脚附近,则鼠标光标自动由箭头变位十字,按住鼠标左键拖动,即可画出连线.如图215示.图2153、 保存原理图单击保存按扭，对于第一次输入的新原理图，出现类似文件管理器的图框，选择合适目录，合适名称保存刚才输入的原理图215原理图的扩展名为.gdf，本实验取名 test1.gdf。（三）完成了原理图的输入后，我们就可以用第二部分介绍的软件的使用方法，对程序进行管脚的定义、编译、仿真、下载，完成整个实验的设计。五、 实验电路连接与实验结果用拨码开关的低三位代表译码器的输入（A，B，C），将之与EP1K10TC1003的管脚相连；用LED灯来表示译码器的输出（D0D7），将之与EP1K10TC1003芯片的管脚相连。拨动拨档开关，可以观察发光二极管与输入状态的对应关系同真值表中所描述的情况是一致的。六、 实验报告与思考1）在输入端加入使能端后应如何设计。2）输入信号是按格雷码方式的编码时，译码器如何设计。3）设计与T1138功能类似的数据分配器。实验二 触发器功能模拟*(参考，选做)一、实验目的：1、 掌握触发器功能的测试方法。2、 掌握基本RS触发器的组成及工作原理。3、 掌握集成JK触发器和逻辑功能及触发方式。4、 掌握几种主要触发器之间相互转换的方法。5、 通过实验，体会CPLD芯片的高集成度和多I/O口。二、硬件要求：主芯片：EP1K10TC1003，时钟源，按键开关，拨码开关，LED灯。三、实验内容：将基本RS触发器，同步RS触发器，集成J-K触发器，D触发器同时集成在一个CPLD芯片中模拟其功能，并研究其相互转化的方法。实验的具体实现要连线测试。四、实验原理如图231图231五、实验连线：输入信号Sd,Rd对应的管脚接按键开关，CLK接时钟源（频率0.5Hz）：输入信号J，K，D，R，S对应的管脚分别接拨码开关：输出信号QRS，NQRS，QRSC，NQRSC，QJK，NQJK，QD，NQD对应管脚分别接LED灯。另外准备几根连接线，在改变为T“触发”器时，短接相应管脚，或连接“0”“1”电平。六、实验报告填下述表一，表二，表三，表四。表一 RS寄存器RdSdQNQ说明01101100表二 RS锁存器RSCLKRdSd说明XXX10XXX01XXX00XX01100111011111011111111表三 JK触发器JKCLKRdSdNXXX01XXX10XXX00XX011XX1110011011110111111表四 D触发器 INPUT OUTPUT D CLK Rd Sd Q NQ X X01XX10XX00X011X1110 111 11分别将JK 触发器和D触发器接成T触发器，模拟其工作状态，并画出其波形。实验三 扫描显示电路的驱动一、实验目的：了解教学系统中8位七段数码管显示模块的工作原理，设计标准扫描驱动电路模块，以备后面实验调用。二、硬件要求：主芯片：EP1K10TC1003，时钟源，八位七段数码显示管，四位拨码开关。三、实验内容：1、用拨码开关产生8421BCD码，用CPLD产生字形编码电路和扫描驱动电路，然后进行仿真，观察波形，正确后进行设计实现，适配化分。调节时钟频率，感受“扫描”的过程，并观察字符亮度和显示刷新的效果。2、编一个简单的从0F轮换显示十六进制的电路。四、实验原理：四位拨码开关提供8421BCD码，经译码电路后成为7段数码管的字形显示驱动信号。（AG）扫描电路通过可调时钟输出片选地址SEL2.0。由SEL2.0和A.G决定了8位中的哪一位显示和显示什么字形.SEL2.0变化的快慢决定了扫描频率的快慢。五、实验连线：输入信号：D3，D2，D1，D0所对应的管脚同四位拨码开关相连；清零信号RESET 所对应的管脚同按键开关相连；时钟CLK 所对应的管脚同实验箱上的时钟源相连；输出信号：代表扫描片选地址信号SEL2，SEL1，SEL0的管脚同四位扫描驱动地址的低3位相连，最高位地址接“0”（也可悬空）；代表7段字码驱动信号A，B，C，D，E，F，G的管脚分别同扫描数码管的段输入a,b,c,d,e,f,g相连。六、实验报告：1、 字形编码的种类，即一个7段数码管可产生多少种字符，产生所有字符需多少根被译码信号线？2、 字符显示亮度同扫描频率的关系，且让人眼感觉不出光烁现象的最低扫描频率是多少？实验四 计数器及时序电路*(参考，可自行改为verilog设计)一、实验目的：1、 了解时序电路的经典设计方法（D触发器和JK触发器和一般逻辑门组成的时序逻辑电路）。2、 了解通用同步计数器，异步计数器的使用方法。3、 了解用同步计数器通过清零阻塞法和预显数法得到循环任意进制计数器的方法。4、 理解时许电路和同步计数器加译码电路的联系，设计任意编码计数器。5、 了解同步芯片和异步芯片的区别。二、硬件需求：主芯片：EP1K10TC1003，时钟源，4位七段数码管。三、实验内容：1、用D触发器设计异步四位二进制加法计数器。2、用JK 触发器设计异步二十进制减法计数器。3、用74LS161两个宏连接成八位二进制同步计数器。4、用74LS390两个宏连接成八位二十进制异步计数器。5、用74LS161清零和置数法组成六进制和十二进制计数器。6、分别用D触发器和同步计数器加译码电路的方法构成7进制电路实现如下编码：0，2，5，3，4，6，1。四、实验原理及连线：实验内容中的6个实验均要通过实验四的“扫描显示电路”内容进行显示，具体连线根据每个实验内容完成时的管脚化分和定义，同相应的输入、输出接口功能模块相连，扫描模块的连接参考实验四。1、 实验内容1的参考图251；2、 实验内容2的参考图252；3、 实验内容3的参考图253；4、 实验内容4的参考图254；5、 实验内容5的参考图255；6、 实验内容6的参考图256；图251说明：计数时钟频率clk1Hz； 扫描时钟频率ckdsp40Hz；四位D触发器接成异步计数器；SEL0SEL2为扫描地址（控制八位数码管的扫描顺序和速度）；AG为显示译码输出，代表数码管的七个段位(a,b,c,d,e,f,g)，八位数码管同时顺序显示0F。图252说明基本同上；减法计数只需对上图稍加处理。图253说明：计数时钟频率CKCNT4Hz，扫描时钟频率CKDSP40Hz；两个74LS161串接成典型的同步计数器；SH8_4块完成扫描数据的切换；SEL0，AG说明同前；两位数码管同时顺序显示00FF。图254说明基本同前；两位数码管同时顺序显示十进制0099。图255说明：计数时钟频率CKCNT0.5HZ，扫描时钟频率CKDSP40HZ；清零法分别完成04、0B的顺序计数；置位法分别完成39、3F的顺序计数；用八位数码管显示四个计数状态。图255图256说明：计数时钟频率CLK0.5HZ，扫描时钟频率CKDSP40HZ；这是按0，2，5，3，4，6，1变化的七进制计数器；图中包括两个独立的实现方法，一种为异步清零，一种为同步清零，两种方法同时显示；5.1.6.gdf用74LS161计数器加译码的方法实现异步清零七进制计数器的设计;同时用状态机的方法实现同步清零七进制计数器的设计。实验五 键盘扫描显示实验一、实验目的1、 了解普通44键盘扫描的原理。2、 进一步