外文翻译--AMCC S5933的PASS-THRU区域和功能概述 中文版

AMCC S5933 的 PASS-THRU 区域和功能概述 PASS-THRU 概述 S5933 提供了一个与 PCI 总线的简单寄存访问端口。通过采用与 ADD ON 逻辑卡的握手协议， PCI 总线可以直接访问 ADD ON 总线上的资源。对于 ADD ON直接存取访问，或者 ADD ON 板上的外围寄存器访问来说， PASS-THRU 的数据方法是非常有用的。 PASS-THRU 操作需要有一个外部的 NV 存储引导设备来定义和配置 S5933 上的 PASS THRU 区域。 S5933 提供了四个可供用户配置的 PASS THRU 区域。每个区 域都对应于一个 PCI 配置基地址寄存器（ BADR1 4）。一个区域代表一个地址空间块（块空间是自定义的）。每个空间块被映射到存储或者 I/O 空间。寄存器映射的区域最多能寻址 1 兆字节的空间（对应于 PC 上的是模式地址空间）。每个区域都有一个对应于 ADD ON 总线接口的可配置总线带宽。 8/16/32 位的 ADD ON 接口可以被选择，用于大量的 ADD ON 的存储器或者外部设备的传输。 PASS THRU 区域的特性使得它只能在 S5933 作为从设备时被使用。 S5933的 PASS THRU 模式支持单数据传输和突发传输。 当在突发传输时， S5933 支持全总线带宽。数据传输率仅仅受限于 PCI 初始器设置的 ADD ON 逻辑的访问和速度。 PASS-THRU 功能描述 为了给 PCI总线提供对 ADD ON资源的直接的访问， S5933有一个内部 PASS THRU 地址寄存器（ APTA），和一个 PASS THRU 数据寄存器（ APTD）这些寄存器用来连接 PCI 总线接口和 ADD ON 总线接口。这允许 PCI 初始器来实现 PASS THRU 写 (数据传输从 PCI 总线到 ADD ON 总线 )或者 PASS THRU 读（ PCI 总线向 ADD ON 获取数据）。 S5933 的 PASS THRU 接口支持单周期（一个数据阶段）和突发访问（多数据阶段）。 PASS-THRU 传输 数据在 PCI 和 ADD ON 总线之间传输使用的 PASS-THRU 接口是使用握手协议的一种工具如果 PCI 总线写入一个 S5933 的 PASS THRU 区域，那么 ADD ON必须从那个区域读取数据并将数据存储到 ADD ON。如果 PCI 从一个 PASS THRU区域读，那么 ADD ON 逻辑必须把数据先写入 S5933。一些应用可以要求一个地址传递到 ADD ON以用于 PASS THRU的访问。例如， PCI上的一 个 4K字节的 PASS THRU 区域可以对应于 ADD ON 卡上的一个 4K 字节的 SRAM 块如果 PCI 初始器要访问这个区域，那么 ADD ON就需要获得那个存储设备访问的地址偏移量 PASS THRU 地址寄存器（ APTA）允许 ADD ON 在当前 PCI 周期访问地址信息。当 PCI总线执行突发访问时， APTA 寄存器被 S5933 更新来反映当前数据阶段的地址。 对于 PCI 写， S5933 将数据从 PCI 总线写入 PASS THRU 数据寄存器（ APTD）。当 TRDY被声明时 S5933 从 PCI 总线获取数据。此时 PCI 对于其他传输 都有效。当 PASS THRU 数据寄存器变的满时， S5933 声明 PASS THRU 的状态信号来表明ADD ON 上有数据。 ADD ON 逻辑可以读数据寄存器并且声明 PTRDY来表明访问完成。只有在当前访问完成后， S5933 才会响应重试对 PASS THRU 的进一步访问。 对于 PCI 读， S5933 声明 PASS THRU 的状态信号来表明 ADD ON 上要求数据。这是 ADD ON 逻辑要将数据写入 PASS THRU 的数据寄存器并声明 PTRDY来结束访问。只有在 ADD ON 逻辑声明了 PTRDY后， S5933 给 PCI 总线声明 TRDY。如果 ADD ON 无法尽可能快的提供数据，那么 S5933 会发一个重试（ retry）信号给 PCI 总线。这样 PCI 总线就可以去执行其他任务，而不必一直等待处理这个慢速的目标。 PASS THRU 状态 /控制信号 我们使用标准的 ADD ON寄存器访问引脚来访问 S5933的 PASS THRU寄存器。另外使用一个单一的直接的输入信号 PTADR可以随意的访问 PASS THRU地址寄存器（ APTA）。 PASS THRU 周期状态指示器被提供用来控制基于 PASSTHRU 访问发生的 ADD ON 逻辑， 以下信号提供用来进行 PASS THRU 操作： PTATN 功能：这个输出表明一个 PASS THRU 访问发生。 PTBURST 功能：这个输出表明 PASS THRU 访问是一个突发访问。 PTNUM1:0 功能：这些输出表明由哪个 PASS THRU 区域来解码 PCI地址。 PTBE3:0 功能：这些输出表明那些字节有效（ PCI 写）或者被请求（ PCI 读）。 PTWR 功能：这个输出表明 PASS THRU 访问是一个 PCI 读还是写。 PTADR 功能：当被声明时，这个输入将 PASS THRU 地址寄存器的内容驱动到 ADD ON 数据总线。 PTRDY 功能：当被声明时，这个输入表明当前 PASS THRU 传输已经被 ADD ON 完成。 BPCLK 功能：缓冲的 PCI 总线始终信号输出（同步 PASS THRU数据寄存器访问）。 PASS THRU ADD ON 数据总线大小 有许多应用都要求一个 8 位或者 16 位的 ADD On 总线接口。 PASS THRU区域 可以被配置成用来支持这样的总线宽度。每个 PASS THRU 区域都能在初始化时定义为 8 位， 16 位或者 32 位。所有的这些区域不需要都是相同的。这个特性允许给 8 位和 16 位的 ADD ON 设备提供接口。 支持交替的 ADD ON 总线宽度， S5933 执行内部数据总线操纵。这使得 ADD ON 接口可以通过使用多次访问 PASS THRU 数据寄存器（ APTD）来汇编或解汇编 32 位的 PCI 数据。 ADD ON 字节使能输入（ BE3:0）被用来访问 APTD 的单个字节或者一个字。 总线接口 S5933 上的 PASS THRU 接口 是一个 PCI 目标唯一的功能。 PASS THRU 操作允许 PCI 初始器读或者写 ADD ON 卡上的资源。 PCI 初始器可以以单数据周期阶段或者多数据突发阶段访问 ADD ON。 ADD ON 接口是通过由逻辑控制的 PASSTHRU 的状态和控制信号来完成由 PCI 总线初始化决定的数据传输。 PASS THRU接口被设计成用于无需掌握 PCI 总线规范就能使 ADD ON 逻辑工作。 ADD ON 逻辑只需对 PASS THRU 的状态输出信号反应。 S5933 的 PCI 接口独立的与 PCI 初始器相互作用，从而来控制数据在设备之间的流动。 下面的部 分将描述 PCI 和 ADD ON 总线接口。对于 PCI 接口的描述提供了一个关于 S5933 如何与 PCI 总线相互作用的概述，并且对于在系统调试也非常有用。ADD ON 接口的描述说明了 ADD ON 逻辑要求的功能以及 PASS THRU 握手协议的详细情况。 PCI 总线接口 S5933 译码所有的 PCI 总线周期地址。如果与当前周期联合的地址是指示某一个 S5933 的 PASS THRU 区域，则 DEVSEL被声明。如果 PASS THRU 逻辑当前空闲（完成前一个 PASS THRU 操作后不忙），总线周期类型被译码并且 ADDON 的 PASS THRU 状态输出信号被设置来初始化位于 ADD ON 端的一个传输。如果 PASS THRU 逻辑当前正忙于完成前一个访问，那么 S5933 就会给 PCI 初始器发一个重试信号。 下面的部分描述了 PASS THRU 访问 S5933 的 PCI 接口的行为。对单周期访问，突发访问和目标开始重试都进行了详细描述。 PCI 的 PASS THRU 单周期访问 单周期传输是最简单的 PCI 总线传输。单周期传输有一个地址阶段和一个数据阶段。当初始器将地址和指令信息驱动到 PCI 总线并且声明 FRAME，则 PCI总线事务开始。初始器总是在最后 一个数据阶段之前撤销 FRAME的声明。对于单周期的传输， FRAME仅仅在地址阶段时才声明（表明第一数据阶段也是最后一个阶段）。 当 S5933 探测到 FRAME被声明，它就俘获地址和指令信息并判断是否是总线所期待的传输。如果地址是在定义的 PASS THRU 区域的范围内，那么 S5933就接受这一传输（声明 DEVSEL），并且将 PCI 地址存储在 PASS THRU 地址寄存器 (APTA)中。 对于 PASS THRU 写， S5933 会立即响应并把数据从 PCI 总线传送到 PASSTHRU 数据寄存器（ APTD）。 S5933 随后通知 ADD ON 接口 PASS THRU 写正在发生，同时等着 ADD ON 逻辑去读取 APTD 寄存器，一旦 S5933 已经从 PCI 总线俘获了数据，则传输就完成了（ PTRDY），传输从 PCI 总线正确的结束，此时 PCI 总线可以为其他传输服务。 对于 PASS THRU读， S5933通知 ADD ON接口 PASS THRU读正在发生并等待ADD ON逻辑去写 PASS THRU数据寄存器（ APTD）并且完成传输（声明 PTRDY）。当数据被写入数据寄存器，则 S5933完成一个传输周期。如果 S5933不能尽快的写的话， 则 S5933会向初始器请求重试。会看到目标请求无连接信息。 PCI重试条件 在一些应用中， ADD ON逻辑不能对 PASS THRU访问快速响应。在这种情况下， S5933与 PCI总线脱离，并发一个重试信号，这就是说要初始器稍后再访问。这就允许其他 PCI周期在逻辑完成低速目标对 PASS THRU的访问时运行。在理想情况下，当初始器发重试访问命令时，目标已经完成访问并来响应初始器的命令。 对于许多设备，特别是存储器，第一次访问将会比随后的访问（假设他们是有序的而不是随机）所花时间长的多。由于这个原因， PCI规定， 在 S5933发出重试前，将使用 16个时钟来响应 PCI周期的第一个数据阶段，使用 8个时钟来响应随后的数据阶段（除非是一个突发访问）。如果初始器试图进行突发访问一个 PASS THRU区域的末端，那么 S5933也要求一个重试。在突发访问方式是 S5933将在每个数据阶段更新 PASS THRU地址寄存器（ APTA），但如果这个地址不在当前的 PASS THRU区域内，就会产生一个重试请求。如，一个 PCI系统可以映射 512个字节的存储空间区域 0DC000h 0DC1FFh。 PCI初始器可以进行以 0DC1F8h为首地址 的4个双字的突发访问。在第一和第二数据阶段完成（将双字写入 0DC1F8h0DC1FCh），但是第三个数据阶段引起 S5933发一个重试请求。这使得初始器将地址 0DC200驱动到 PCI总线上。如果这个地址是另一个 S5933PASS THRU区域的部分，那么设备接受这个访问。 PASS THRU突发访问 对于 PASS THRU突发传输， S5933首先俘获 PCI地址，并且判断这个地址是否在定义的 PASS THRU区域范围内。通过声明 DEVSEL，对落在 PASS THRU区域内的访问就被接受。 S5933通过检测 PCI总线上的 FRAME和 IRDY来识别突发访问。如果 PCI初始器正在执行一个突发访问，则 PASS THRU状态指示器将通知 ADD ON逻辑。对于 PASS THRU突发写 S5933（ TRDY）会立即响应。 S5933在突发的第一个数据阶段将数据输入 PASS THRU的数据寄存器（ APTD），并将 PCI地址储存入PASS THRU的地址寄存器（ APTA）。 ADD ON接口完成传输后就声明 PTRDY。每当 ADD ON声明 PTRDY， S5933就会开始下一个数据阶段。下一个数据阶段就会被分配给数据寄存器。对 于突发访问， APTA会由 S5933为每个数据阶段自动增加。 对于 PASS THRU读， S5933会要求 PCI周期（声明 DEVSEL）。数据请求会传递给 ADD ON逻辑，并且 PCI地址会被存储在 APTD中。 ADD ON接口完成传输并声明 PTRDY。 S5933于是将请求的数据驱动到 PCI总线并声明 TRDY以便开始下一个数据阶段。 APTA会由 S5933为每个数据阶段自动增加。 PCI写重试 当 S5933为 PCI的 PASS THRU写时，它就说明 ADD ON仍然正在完成前一个PASS THRU写的访问。 PASS THRU地址和数据寄存器（ APTA和 APTD）内容依旧在被前一个 PASS THRU操作获取，前一操作进行期间一直到结束（声明 PTRDY），APTA和 APTD是不能被 PCI接口更新的。当 ADD ON忙于完成一个 PASS THRU写时，S5933为所有的 PASS THRU区域的访问请求一个立即重试，此时允许 PCI总线执行其他操作。 PCI操作寄存器可以 ADD ON仍在完成 PASS THRU访问时被访问。仅仅PASS THRU区域可以获得重试请求。 PCI读重试 当 S5933为 PCI的 PASS THRU读请求 一个重试时，它说明 ADD ON在要求的时间内不能完成读访问。 PASS THRU数据不能被 PCI接口读，一直到 ADD ON声明PTRDY，它表明访问结束。如果重试发生在 ADD ON完成 PASS THRU操作（将正确的数据写入 PASS THRU数据寄存器并声明 PTRDY）后， S5933声明 DEVSEL和TRDY来结束 PCI读。如果 ADD ON还没有完成 PASS THRU读， S5933会等待要求的 16个时钟。如果 ADD ON在这个时间内完成了访问，那么 TRDY会被声明此时访问结束。如果 ADD ON不能在 这 16个时钟内完成，那么另一个重试就会被要求。 当 ADD ON忙于完成 PASS THRU读操作时， S5933对于所有 PASS THRU区域的访问发一个立即重试请求，除非区域刚好完成前一个访问。这允许 PCI总线执行其他的操作。对于 PASS THRU区域的下一个访问的初始的重试，必须是引起重试的同一个地址。另一个初始器访问相同的 PASS THRU区域将引起 S5933响应起初的初始器的数据（用于读）。当 ADD ON仍然处于完成 PASS THRU访问时， S55933的 PCI操作寄存器也可以被访问。只有有其他 PASS THRU访问才会收到请求。 ADD ON接口 PASS THRU地址数据寄存器能被当作 ADD ON操作寄存器访问。用来访问PASS THRU寄存器的接口被描述。 PASS THRU数据寄存器在 BPCLK的上升沿被更新。由于这个原因，所有的 PASS THRU输入必须同步于 BPCLK。在下面的部分，ADD ON的 PASS THRU接口描述了 PASS THRU的单周期访问，突发访问，目的要求重试，以及使用 8-bit和 16-bit的 ADD ON数据总线的情况。 单周期 PASS THRU写 当 PASS THRU初始器把一个单值写入 PASS THRU区域时，一个单周期的 PASS THRU写操作就发生。 PCI单周期传输包括哟个地址阶段和一个数据阶段。在 PCI传输的地址阶段， S5933将 PCI地址存储到 PASS THRU地址寄存器（ APTA）。如果S5933判定获得的地址在所定义的 PASS THRU区域范围内，那么它就俘获 PCI数据并将之写入 PASS THRU数据寄存器（ APTD）。 图 1显示了一个单周期 PASS THRU写访问（ ADD ON 读）。 ADD ON必须读取存储在 APTD寄存器中的数据并将之传输到目的地。 注意： RD可被声明用于多时钟一边能允许为低速 ADD ON设备提供接口。数据一直到 PTRDY 被声明为止仍然有效。 注意：所有的 ADD ON访问使用 PTADR来访问地址和数据，当在 16-bit模式下时， ADR1必须声明为低电平，以获得低地址字节。 图 2显示了一个单周期 PASS THRU写操作所使用的 PASS THRU地址信息。这为在一个 ADD ON存储器或外围的范围内选取一个具体的地址位置。提供了 PCI周期的地址信息。 ADD ON逻辑必须在数据传输时为使用发送地址。典型地，整个 32-bit地址并不 是全部都需要。 ADD ON可以在仅需要地址位数发送的地方运用一个计划。这对于使用 PASS THRU区域识别器来说同样是很有用的， PTNUM1:0作为地址线。例如， PASS THRU地址区域 1可能是一个用于数据（ DATA）存储的SRAM块，而 PASS THRU区域 2则可能是用于代码（ CODE）存储的 64K的 SRAM空间（在初始化时从主设备上下载）。使用 PTNUM0作为地址线 16就可以允许两个特殊的 ADD ON存储器区域就可以允许两个特殊的 ADD ON存储区域被定义。 ADD ON的 PTADR输入信号直接 访问 PASS THRU地址寄存器并将其中的内容驱动到数据总线上（不需要 BPCLK的上升沿）。字节使能，地址和 SELECT输入信号。在 PTADR被声明是都被忽略了。在 PTADR 被声明时， RD和 WR 不能被声明。 单周期的 PASS THRU读 当 PCI初始器从一个 PASS THRU区域读取一个单值数据时，则一个单周期的 PASS THRU读操作发生。 PCI单周期传输包括一个地址阶段和一个数据阶段。在 PCI传输的地址阶段时期， S5933将 PCI地址存储到 PASS THRU地址寄存器（ APTA）。如果 S5933判断这个地址在它所定义的 PASS THRU区域范围内，那对于 ADD ON来说就意味着要求对 PASS THRU数据寄存器（ APTD）写。 图 3显示了一个使用 PTADR单周期读访问（ ADD ON写）。 ADD ON从自身的一个资源中读取数据，并将之写 APTD寄存器。 PASS THRU突发写 为 PCI初始器要将多值数据写入一个 PASS THRU区域时，一个 PASSTHRU的突发写操作发生。一个 PCI的突发周期包括一个地址阶段和多个数据阶段。在 PCI传输的地址阶段时期， S5933将 PCI地址寄存器存 储到 PASS THRU地址寄存器（ APTA）。如果 S5933判断这个地址在所定义的范围内，它就俘获 PCI数据，并将之存储到 PASS THRU数据寄存器（ APTD）。下一个数据阶段就会被初始化。 图 4显示了一个 6数据阶段的突发写（ ADD ON读）。在这种情况下， ADD ON声明 PTADR 并随之从 S5933读取多个数据阶段。这对于支持突发周期，PTADR可以在每个数据阶段前被激发。 S5933在 PCI突发周期会自动在 APTA寄存器中增加地址。在这个例子中， PTADR总是被声明，表明 ADD ON逻辑可以以每 个时钟周期一个双字的速率接受数据。 图 5同样显示了一个 5数据阶段的 PASS THRU突发写，但是 ADD ON逻辑使用 PTADR来控制数据传输速率。在许多应用中， ADD ON逻辑在每个BPCLK上升沿是不能足够快的接受数据（在 33MHz的 PCI系统每 30ns）。在这个例子中， ADD ON接口在每个其他时钟接受数据。此例中， RD在整个 ADD ON突发时期被声明，但它在 PTRDY被撤销时也会被撤销声明， S5933在这两种情况下起相同的功能。 8bit和 16-bitPASS THRU的 ADD ON总线接口 S5933为设备提供一个简单的 8-bit或者 16-bit的数据总线。每个 PASS THRU区域被定义为 8-bit， 16-bit或者 32-bit，只需要 NV存储引导设备中的内容在初始化时下载到 PCI基地址配置寄存器。 PASS THRU的 ADD ON接口内部字节通道操纵，从而允许 8-bit或者 16-bitADD ON总线访问 32-bit的 PASS THRU的数据寄存器（ APTD）。 无论 MODE的输入定义为 16-bit还是 32-bit的 ADD ON接口，内部字节通道操纵都可以被使用。 当被当作 16-bitADD ON接口使用时， ADR1输入信号与字节使能一起被用于操纵数据送入合适的 APTD寄存器的字节地址。 如果 MODE被定义为一个 16-bit的接口，当 PTADR被声明时，只有 16-bit地址被驱动。如果需要多于 16-bit的地址，则 PASS THRU地址寄存器（ APTA）必须使用 SELECT， RD，字节使能和地址输入。这是需要两个连续的读来锁存所有的地址地址信息（一个是 ADR1 0，另一个是 ADR1 1）。 不管是什么 MODE，各种数据宽度都可以被使用。对于 PASS THRU写（ ADD ON对 APTD读） ADD ON逻辑必须一次读取 APTD寄存器的一个字节或者一个字（取决于 ADD ON总线的宽度）。内部数据总线使用 BE3:0#输入信号来操作 APTD的正确部分。 Table1 显示了 S5933使用的字节通道操纵机制。 BYTEn信号表明在 PASS THRU数据寄存器的数据字节。 当一个读操作通过声明 BEn输入信号来执行时，则相应的 PTBEn输出被撤销声明。 ADD ON逻辑周期通过字节使能来读取整个 APTD寄存器。一旦所有的数据都被读取（ PTBE3:0撤销声明）， PTRDY被撤销声明，从而完 成访问。 对于 PASS THRU读（ ADD ON对 APTD写）， PCI初始器要求的字节有PTBE3:0输出信号来标识。 ADD ON逻辑使用 PTBE3:0信号来决定哪个字节必须被写（哪个字节已经被写）。例如， PCI初始器通过声明 PCI的 BE2，执行从 8-bit的 PASS THRU区域的一个字节的 PASS THRU读操作。在 ADDON接口， PTBE2被声明，这表示 PCI初始器需要该字节的数据。一旦 ADDON写了 APTD的第二个字节， PTBE2即会被撤销声明，并且 ADD ON会声明PTRDY来结束这个操作周期。 TABLE2显示了外部 ADD ON数据总线是如何操纵 PASS THRU数据寄存器字节的。这个机制是在初始化时由 PASS THRU区域定义的总线宽度决定（查阅 12.3节）。 BYTEn信号表示了 PASS THRU数据寄存器的数据字节。例如，一个使用 BE1的 8-bitADD ON写操作会导致在 DQ7:0上的数据被写入APTD寄存器的 BYTE1。 要将数据写入 APTD寄存器， PTBEn输出和 BEn输入信号必须都要被声明。下面的内容描述了 APTD寄存器的写是如何控制的 ： 写 BTYE3如果 PTBE3和 BE3被声明 写 BYTE2如果 PTBE2和 BE2被声明 写 BYTE1如果 PTBE1和 BE1被声明 写 BYTE0如果 PTBE0和 BE0被声明 每个字节被写入 PASS THRU数据寄存器后，相应的 PTBE3:0#输出信号被撤销声明。这就使得 ADD ON逻辑可以监测那些字节已经被写，和哪些字节还没被写。当所有 PCI初始器要求的字节都已经被写后， PTBE3:0都会被撤销声明，并且 ADD ON会声明 PTRDY。 图 11显示了对于一个定义为 8-bit的 ADD ON接口的 PASS THRU操作。作为一个 8-bit的设备仅仅与 DQ 7:0连接，设备每次必须访问一个字节。 PCI初始器执行 08D49A30h的 32-bit写入 PASS THRU区域 0。在时钟 1， ADD ON开始读取 APTD寄存器（声明 SELECT， ADR6:2，和 RD）。 ADDON逻辑声明 BE0，并且 APTD的 BTYE0被驱动到 DQ7:0.在时钟 2的上升沿，BE0被 S5933检测到同时 PTBE0被撤销声明。此时 PTBE3:1#仍 然有效。 在时钟 2，只有 BE1是有效的，并且 APTD的 BYTE1被驱动到 DQ7:0上。在时钟 3的上升沿， BE1被 S5933检测到同时 PTBE1被撤销声明。 PTBE3:2仍然有效。这个过程一直持续到所有的字节从 APTD寄存器中读出来。在时钟 5，RD被撤销声明同时 PTRDY被声明在时钟 6的上升沿 PTRDY被 S5933检测到，并且当前的数据阶段结束。当 PTATN撤销声明时，新的数据可以从 PCI总线获取并被写。在这个例子中，字节使能被顺序的声明，从 BE0到 BE3。但这并不是必要的，字节可以 以任何顺序被访问。 在时钟 7期间，新的数据被 PCI初始器写入 APTD寄存器，此时数据在 APTD中有效。 RD被声明并且字节使能再一次循环。刚才来自 PCI总线的新数据，ADD ON通过字节使能顺序的访问 APTD并驱动到 DQ7:0。对于 16-bit的外部设备，字节操作采用相同的方式。因为 ADD ON数据总线是 16-bit的宽度。仅需要两个 16-bit周期来访问整个 APTD寄存器。两个字节使能可以在每次访问时被声明。 在 图 11中， RD是低电平并且字节使能每个时钟都改变。这是假设以每个时钟一个字节的速率接受数 据的。这种方式可能是最快的传输方式了。对于更慢的设备，可能需要增加等待状态。只要字节使能仍然在给定的状态， APTD寄存器的相应字节就会被连接到 DQ总线上（ RD或者 WR脉冲可以同时加以延长）。对于更慢的 ADD ON设备，每个访问可以被扩展。但是 PASS THRU周期的扩展的单一数据阶段可以引起 S5933请求重试。 配置 S5933的 PASS THRU接口使用 4个基地址寄存器（ BADR1:4）。每个基地址寄存器对应于一个 PASS THRU区域。在初始化这些寄存器的内容取决于那些特殊 PASS THRU区域的特性。每个区域可被映射到存储器或者 I/O空间。存储器映射的设备映射最多 1M字节并识别为可预取的。存储器和 I/O区域都可被配置为8-bit,16-bit或者 32-bit的宽度。 设计人员可以自主选择 PASS THRU的 1， 2， 3， 4区域或不用。基地址寄存器在初始化从外部无源引导设备装在信息。如果没有外部阴道设备， BADR寄存器的缺省值是 0（此时区域不能被操作）。基地址寄存器是唯一来定义 PASSTHRU操作的。 S5933基地址寄存器定义 在基地址寄存器中的一些比特位具有具体的功能。 下面的位就有具体功能： D0 存储器或 I/O映射。如果该位被清 0，则区域就是存储器映射。 如果该为 1，则区域就是 I/O映射。 D2:1 存储器区域映射位置。这两位的设定值要求区域被映射到存储 器的一个特殊部分。这两位的定义仅为存储器的映射区域而使 用。 D3 预取。对于存储器映射区域，这种区域能为定义为缓冲区。 入该位设置则区域是缓冲区，否则就不是。 D31:30 PASS THRU区域总线宽度。这两位被 S5933用来为 PASS THRU区域定义为数据总线宽度。不管在 BADR寄存器的其 他比特位怎样组合，只要这两位是 0，那么 PASS THRU区 域就不能被使用。 BADR1:4的 D31:30两个比特位仅供 S5933使用。当在配置周期主设备读取基地址寄存器的信息时，它们总是返回和 D29位相同的值。如果 D29位是 0，则 D31:D30返回 0，此时表示区域不可用。如果 D29是 1，则 D31:30也返回 1。这个操作的这个特性将每个 PASS THRU区 域的映射空间限定在最大为 512M字节。 对于 I/O映射区域， PCI的特性 允许每个区域的空间为不超过 256字节。 S5933 允许 A