EDA技术实用教程_前言.doc

1 1 EDA 技术实用教程技术实用教程 潘松潘松 黄继业黄继业 编著编著 科科 学学 出出 版版 社社 本书有完全配套的多媒体教学软件 免费赠送 联系方式在最后 购书需直接与出版社联系 010 82672033 前前 言言 尽管将 EDA 技术作为一门重要的专业基础课 在大多数高 校的相关学科中已成为共识 但就其教学内容和实验安排上 当 今尚有诸多不同看法 这里列出几点 以供探讨 课程应分三个层次来教学 即将诸如 EWB PSPICE 和 Protel 的学习作为 EDA 的最初级内容 VHDL 和 FPGA 开发等作 为中级 ASIC 设计为最高级 认为 EDA 技术学习中 VHDL 的学习需要花费半年乃至 一年的时间才能完成 EDA 技术只是数字电路课的延续和补充 因此 实验内 容应该具有一致性 即只需以 EDA 的手段完成与数字电路实验 相近的实验项目即可 以上的看法值得商榷 我们认为关键的问题在于怎样紧紧把 握课程教学中最实质的东西 即必须突出要点 首先是明确最基本的教学内容 EDA 技术的教学必须围绕这 样一个核心内容来展开 即学习一种通过软件的方法来高效地完 成硬件设计的计算机技术 尽量略去其他没有直接联系的内容 如 EWB PSPICE Protel 等 因为这些工具仅属 CAD 的范畴 它们没有现代自动化设计中关于行为与结构综合的概念 没有自 顶向下设计理论的内容 此外 因为无论是 ASIC 还是 FPGA 都只是 EDA 最后的实现目标 EDA 的特性决定了其实现方式具 有很大的自由度 而最实质 最能体现创造性的是利用 EDA 技 术完成某一项目的设计方案 因为基于 FPGA 的实现几乎如同软 件一样可以随心所欲 而 ASIC 的前端设计与 FPGA 十分相近 可以利用 ASIC 设计 EDA 软件来完成 其最终的实现通常类似于 交付 PCB 制作文件一样 可将最终的网表文件交付专业厂家来 负责 今天的 EDA 技术已经使得 从事 IP 开发的无芯片 EDA 公司 和 无生产线的 IC 企业 成为可能 而且将可能成为我 国现代电子技术的重要产业 我们认为 对于教学内容如果要分层次的话 从实现的方法 和内容上去分比从实现的工具和工艺上去分更为合理 例如可以 将逻辑行为的实现作为最低层 即用 EDA 工具完成数字电路实 验中的部分内容 如红绿灯控制 数码译码显示 逻辑表决等 将控制与通信的实现作为第二层次 如 A D 高速采样 工业自动 化控制 接口与通信模块的设计等 而将算法的实现作为最高层 次 如 FIR FFT CPU 的设计等 因为这样能使教学效果更好 地反映 EDA 技术最本质的内容 其次是改善教学方法 考虑到目前的本科课程门类已大为增 加 任何一门非公共课的学时都不会很多 显然 突出要点才能 有效控制学时 建议这门课可安排 52 学时左右 包括实验课学 时 这就要求主要以引导性教学为主 例如对 VHDL 的教学就不 能像 C 或汇编语言那样逐条语句讲授 而是应结合具体实例讲解 最基本的语句现象及其使用方法 再次就是注重教学实效 数字电路与 EDA 技术课程的侧重 点不同 前者侧重于逻辑行为的认知和验证 后者则侧重于实用 电子系统的设计 因此该课程具有很强的实践性 针对性强的实 验应该是教学的重要环节 EDA 实验更应注重实验的质量 而决 非仅仅使用了什么 EDA 软件 在初级阶段 用 EDA 工具重复一 些数字电路课中的实验是必须的 但这远非 EDA 实验的全部 因为数字电路实验的重点是逻辑行为和功能的验证 因而可用手 工插线方式来完成 设计 而不涉及任何技术指标和规模 众 所周知 电子系统技术指标是十分重要的 这包括速度 面积 芯片资源 可靠性 容错性 电磁兼容性等 有时往往指标 要求决定了所使用的技术 指标要求推动技术的发展 全国大学 生电子设计竞赛题中从来不提使用何种工具或技术来完成赛题 但参赛者不得不根据给出的技术指标做出选择 因此 EDA 课程 的实验 除了必须完成的基础性项目外 引导学生完成一些传统 电子设计技术 包括单片机 不能实现的内容 从而突出这一现 代电子设计技术的优势 例如 UART PS 2 或 USB 接口的设计 突出自主知识产权的概念 VGA 显示器的控制或状态机控制 A D 采样突出了高速性能指标的实现 FIR 设计表现了基于 EDA 技术特有的 IP 应用技术 纯硬件奏乐电路的设计体现了 EDA 工 具面对复杂逻辑电路设计的突出优势等 在这些实践过程中 会 使学生发现 诸如 ISP 下载方式 FPGA ASIC 乃至 EDA 软件 等设计手段本身都成了配角 而唯有对更高质地完成实验项目而 不懈追求的设计能动性和创造性成了主角 从而有效地提高这门 以培养工程实践能力为主的课程的教学效果 基于以上的认识 我们对本书各章节作了相应的安排 本书 具有如下 3 个特点 1 注重实践与实用 在各章中都安排了许多习题 除第 1 章 第 2 章外 其它各 章都安排了针对性较强的实验 使学生对每一章的课堂的教学效 果能及时通过实验得到强化 第 3 章除对 FPGA CPLD 器件结 构原理作了一般性介绍外 还介绍了与开发相关的内容 第 10 章介绍了 EDA 工具的优化技术 第 11 章以数个 EDA 工具间的 接口方法 为读者展示了典型的 EDA 设计流程中十分重要和实 用的环节 第 12 章更具体地介绍了 6 个设计课题 这些课题即 可作为 EDA 实验的补充内容 也可用于电子设计或毕业设计项 目的参考题目 各章设置的中大部分的实验除给出详细的实验目的 实验原 理 实验思考题和实验报告要求外 还包含 2 至 4 个实验项目 层次 即 第一实验项目 层次 是与该章内容相关的验证 性实验 课本提供了详细的并验证的设计程序和实验方法 学生 只须将提供的设计程序深入计算机 并按要求进行编译仿真 并 在实验系统上实现即可 第二实验项目 层次 是在上一实验基 础上进一步发挥性实验 第三 四实验项目 层次 属于自主设 2 计或创新性质的实验 教师可以根据实验学时数和教学实验的要 求布置不同层次的实验项目 2 注重速成 一般认为 EDA 技术难点和学习费时的根源在于 VHDL 语言 对此 全书作了有针对性的安排 根据电子类专业的特点 放弃 流行的计算机语言的教学模式 打破目前 VHDL 教材通用的编排 形式 以电子线路设计为基点 从实例的介绍中引出 VHDL 语句 语法内容 通过少数几个简单 直观 典型的实例 将 VHDL 中 最核心 最基本的内容解释清楚 使读者在很短的时间内就能有 效地把握 VHDL 的主干内容 而不必花费大量的时间去 系统地 学习语法书 这里以第 5 章为基点 包括第 6 章和第 7 章中的主 要内容 集中体现了这一教学思想和教学方法 一般读者可直接 进入这些章节的学习 迅速掌握要点 并能顺利地进行相关习题 的解答和实验 为进一步的学习与实践奠定一个良好的基础 通常 这些内容可分别在约 8 个授课学时加 8 个实验学时内 完成 即约三个整天的时间 其教学效果在过去与许多高校联合 举办的 EDA 研习班上已得到了充分的证明 3 注重系统性 完整性与独立性相结合 全书力争在不增加课时的情况下保持内容的系统性和完整性 使读者通过本书的学习和推荐的实验 初步掌握 EDA 技术最基 本的内容 另一方面 书中大部分章节具有相对独立性 读者可 根据自己的情况有针对性地选读某一章或几章 这有利于学时的 按排和不同专业或学制的选用 此外 第 4 章以向导性方式 通过几个典型实用示例的设计 介绍 使读者在只有数字电路基础知识的条件下即能迅速学会使 用原理图或波形输入设计方法和学会利用大规模可编程逻辑器件 完成较复杂的数字系统的设计实验 该章内容适合于普通数字电 路课程中关于可编程逻辑器件章节的实验指导 第 8 第 9 章对实用 VHDL 的语句与语法规则作了概括 现代电子设计技术是发展的 相应的教学内容和教学方法也 应不断改进 其中一定有许多问题值得深入探讨 也包括以上提 出的有关 EDA 教学的一家之言 我们真诚地欢迎读者对书中的 错误与有失偏颇之处给予批评指正 目目 录录 第 1 章 概述概述 1 1 EDA 技术及其发展 1 2 EDA 技术实现目标 1 3 硬件描述语言 VHDL 1 4 VHDL 综合 1 5 基于 VHDL 的自顶向下设计方法 1 6 EDA 与传统电子设计方法的比较 1 7 EDA 的发展趋势 习题 第 2 章 EDAEDA 设计流程及其工具设计流程及其工具 2 1 FPGA CPLD 设计流程 2 1 1 原理图 HDL 文本编辑 2 1 2 综合 2 1 3 适配 2 1 4 时序仿真与功能仿真 2 1 5 编程下载 2 1 6 硬件测试 2 2 ASIC 及其设计流程 2 2 1 ASIC 设计方法 2 2 2 一般 ASIC 设计的流程 2 3 常用 EDA 工具 2 3 1 设计输入编辑器 2 3 2 HDL 综合器 2 3 3 仿真器 2 3 4 适配器 布局布线器 2 3 5 下载器 编程器 2 4 MAX PLUSII 概述 2 5 IP 核 习题 第 3 章 FPGAFPGA CPLDCPLD 结构与应用结构与应用 3 1 概述 3 1 1 可编程逻辑器件的发展历程 3 1 2 可编程逻辑器件的分类 3 2 简单 PLD 原理 3 2 1 电路符号表示 3 2 2 PROM 3 2 3 PLA 3 2 4 PAL 3 2 5 GAL 3 3 CPLD 结构与工作原理 3 4 FPGA 结构与工作原理 3 4 1 查找表 3 4 2 FLEX10K 系列器件 3 5 FPGA CPLD 测试技术 3 5 1 内部逻辑测试 3 5 2 JTAG 边界扫描测试 3 6 FPGA CPLD 产品概述 3 6 1 Lattice 公司 CPLD 器件系列 3 6 2 Xilinx 公司 FPGA 和 CPLD 器件系列 3 6 3 Altera 公司 FPGA 和 CPLD 器件系列 3 6 4 Altera 公司 FPGA 配置方式与器件系列 3 7 CPLD 和 FPGA 的编程与配置 3 7 1 CPLD 的 ISP 方式编程 3 7 2 使用 PC 并行口配置 FPGA 3 7 3 用专用配置器件配置 FPGA 3 7 4 使用单片机配置 FPGA 习题 实验 3 1 单片机和 EPROM 配置 FPGA 电路设计 第 4 章 原理图输入设计方法原理图输入设计方法 3 3 4 1 1 位全加器设计向导 4 1 1 基本设计步骤 4 1 2 设计流程归纳 4 1 3 补充说明 4 2 2 位十进制数字频率计设计 4 2 1 设计有时钟使能的两位十进制计数器 4 2 2 频率计主结构电路设计 4 2 3 测频时序控制电路设计 4 2 4 频率计顶层电路设计 4 2 5 设计项目的其它信息和资源配置 4 3 参数可设置 LPM 兆功能块 4 3 1 基于 LPM COUNTER 的数控分频器设计 4 3 2 基于 LPM ROM 的 4 位乘法器设计 4 4 波形输入设计方法 习题 实验 4 1 原理图输入设计 8 位全加器 实验 4 2 原理图输入设计 8 位十进制频率计 实验 4 3 LPM 模块使用 第 5 章 VHDLVHDL 设计初步设计初步 5 1 多路选择器 VHDL 描述 5 1 1 2 选 1 多路选择器的 VHDL 描述 5 1 2 VHDL 相关语句说明 5 1 3 VHDL 设计基本概念和语句小节 5 2 寄存器描述及其 VHDL 语言现象 5 2 1 D 触发器的 VHDL 描述 5 2 2 D 触发器 VHDL 描述的语言现象说明 5 2 3 实现时序电路的 VHDL 不同表达方式 5 2 4 异步时序电路设计 5 2 5 VHDL 设计基本概念和语言现象小节 5 3 1 位二进制全加器的 VHDL 设计 5 3 1 半加器描述和 CASE 语句 5 3 2 全加器描述和例化语句 5 4 VHDL 文本输入设计方法初步 5 4 1 编辑输入并存盘 VHDL 源文件 5 4 2 将当前设计设定为工程 5 4 3 选择 VHDL 文本编译版本号和排错 5 4 4 时序仿真 5 4 5 硬件测试 习题 实验 5 1 简单组合电路的设计 实验 5 2 简单时序电路的设计 第 6 章 VHDLVHDL 设计进阶设计进阶 6 1 4 位加法计数器的 VHDL 描述 6 1 1 4 位加法计数器 6 1 2 整数 自然数和正整数数据类型 6 1 3 另一种表达方式的 4 位加法计数器 6 2 不同工作方式的时序电路设计 6 2 1 相关语法 6 2 2 带有复位和时钟使能的 10 进制计数器 6 2 3 带有并行置位的移位寄存器 6 3 数据对象 DATA OBJECTS 6 3 1 常数 CONSTANT 6 3 2 变量 VARIABLE 6 3 3 信号 SIGNAL 6 3 4 进程中的信号与变量赋值语句 6 4 双向电路和 3 态控制电路设计 6 4 1 三态门设计 6 4 2 双向端口设计 6 4 3 三态总线电路设计 6 4 4 顺序条件语句 IF 语句 6 5 进程语句结构 6 5 1 进程语句格式 6 5 2 PROCESS 组成 6 5 3 进程要点 6 6 仿真延时 6 6 1 固有延时 6 6 2 传输延时 6 6 3 仿真 习题 实验 6 1 含异步清 0 和同步时钟使能的 4 位 加法计数器 实验 6 2 7 段数码显示译码器设计 实验 6 3 数控分频器的设计 实验 6 4 4 位十进制频率计设计 第 7 章 有限状态机设计有限状态机设计 7 1 一般有限状态机的设计 7 1 1 用户自定义数据类型定义语句 7 1 2 为什么要使用状态机 7 1 3 一般有限状态机的设计 7 2 MOORE型有限状态机的设计 7 2 1 三进程有限状态机 7 2 2 单进程 Moore 型有限状态机 7 3 MEALY型有限状态机的设计 7 4 状态编码 7 4 1 状态位直接输出型编码 7 4 2 顺序编码 7 4 3 一位热码编码 One hot encoding 7 5 状态机剩余状态处理 习题 实验 7 1 用状态机实现序列检测器的设计 实验 7 2 用状态机对 ADC0809 的采样控制电 路实现 实验 7 3 含有 FIFO 存储器的 A D 采样控制电 路设计 第 8 章 VHDLVHDL 结构与要素结构与要素 8 1 实 体 8 1 1 实体语句结构 8 1 2 GENERIC 类属说明语句 8 1 3 类属映射语句 8 1 4 PORT 端口说明 8 2 结构体 8 2 1 结构体的一般语言格式 4 8 2 2 结构体说明语句 8 2 3 功能描述语句结构 8 3 子程序 SUBPROGRAM 8 3 1 函数 FUNCTION 8 3 2 重载函数 OVERLOADED FUNCTION 8 3 3 过程 PROCEDURE 8 3 4 重载过程 OVERLOADED PROCEDURE 8 4 VHDL 库 8 4 1 库的种类 8 4 2 库的用法 8 5 VHDL 程序包 8 6 配置 8 7 VHDL 文字规则 8 7 1 数字 8 7 2 字符串 8 7 3 标识符 8 7 4 下标名 8 8 数据类型 8 8 1 VHDL 的预定义数据类型 8 8 2 IEEE 预定义标准逻辑位与矢量 8 8 3 其它预定义标准数据类型 8 8 4 数组类型 8 9 VHDL 操作符 8 9 1 逻辑操作符 8 9 2 关系操作符 8 9 3 算术操作符 8 10 LPM VHDL 文本方式调用 8 10 1 AD 采样系统顶层电路论证与设计 8 10 2 编辑 LPM FIFO 设计实体 8 10 3 LPM FIFO 定制文件仿真测试 8 10 4 AD FIFO 系统实现 8 10 5 双口 RAM 定制 习题 实验 8 1 LPM 模块应用练习 实验 8 2 硬件电子琴电路设计 实验 8 3 波形发生与扫频信号发生器电路设计 第 9 章 VHDLVHDL 基本语句基本语句 9 1 顺序语句 9 1 1 赋值语句 9 1 2 IF 语句 9 1 3 CASE 语句 9 1 4 LOOP 语句 9 1 5 EXIT 语句 9 1 6 WAIT 语句 9 2 VHDL 并行语句 9 2 1 并行信号赋值语句 9 2 2 块语句结构 BLOCK 9 2 3 并行过程调用语句 9 2 4 元件例化语句 9 2 5 生成语句 9 3 属性描述与定义语句 习题 实验 9 1 移位相加 8 位硬件乘法器电路设计 实验 9 2 循环冗余校验 CRC 模块设计 第 10 章 设计优化和设计方法设计优化和设计方法 10 1 面积优化 10 1 1 资源共享 10 1 2 逻辑优化 1