实 验 要 求.doc

实 验 要 求1 实验前必须充分预习，完成指定的预习任务。预习要求如下：1） 认真阅读实验指导书，分析、掌握实验电路的工作原理，并进行必要的估算。2） 完成各实验的“预习要求”中指定的内容。3） 熟悉实验任务。4） 复习实验中所用仪器的使用方法几注意事项。2 使用仪器和实验箱前必须了解其性能、操作方法及注意事项，在使用时应严格遵守。3 实验时接线要认真，相互仔细检查，确定无误才能接通电源，初学或没有把握应经指导教师审查同意后才能接通电源。4 实验时应注意观察，若发现有破坏性异常现象（例如，有元件冒烟、发烫或有异味）应立即关断电源，保持现场，报告指导教师。找出原因、排除故障，经指导教师同意后继续实验。5 实验过程中需要改接线时，应关断电源后才能拆、接线。6 实验过程中仔细观察实验现象，认真记录实验结果（数据、波形、现象）。所记录的实验结果经指导教师审阅签字后再拆除实验线路。7 实验结束后，必须关断电源、拔出电源插头，并将仪器、设备、工具、导线等按规定整理。8 实验后每个同学必须要求独立完成实验报告。数字实验基本知识一、数字集成电路封装中、小规模数字 lC 中最常用的是 TTL 电路和 CMOS 电路。TTL 器件型号以 74 （或 54 ）作前缀，称为 74 / 54 系列，如 74LS10、74F181、54586 等；中、小规模 CMOS 数字集成电路主要是 4XX 45XX ( X 代表 0 一 9 的数字)系列，高速CMOS 电路 HC ( 74HC 系列)，与 TTL 兼容的高速CMOS 电路 HCT ( 74HCT 系列)。TTL 电路与 CMOS 电路各有优缺点， TTL 速度高， CMOS 电路功耗小、电源范围大、抗扰能力强。由于 TTL 在世界范围内应用极广，在数字电路教学实验中，我们主要使用 TTL74 系列电路作为实验用器件，采用单一5V 作为供电电源。集成电路封装及引出脚的识别，国家标准中已做了严格规定。数字 IC 器件有多种封装形式，为了教学方便，以双列直插式（DIP） 74系列器件为例: 二、DIP封装特点1、将集成块水平放置，引出脚向下，标志对着观察者一边，注意集成块上标明 字迹不能倒，左下方靠近身体的一脚为第一引出脚，然后按逆时针方向去数，依次为第2、第3引出脚（如上图所示）。 2、DIP封装的器件有两列引脚，两列引脚之间的距离能够作微小改变，但引脚间距不能改变。将器件插入实验平台上的插座（面包板）或从其上拔出时要小心，不要将器件引脚搞弯或折断。GNDVCC3、74系列器件一般右下角的最后一个引脚是GND，右上角的引脚是Vcc。例如，14引脚器件引脚7是GND；引脚14 是Vcc；但也有例外，如16引脚的双JK触发器74LS76，引脚13是GND，引脚5是Vcc。因此，使用集成电路器件时要先看清楚它的引脚分配图，找对电源和地引脚，避免因接线错误造成器件损坏。 必须注意，不能带电插、拔器件。插、拔器件只能在关断 5V 电源的情况下进行。 三、数字电路测试及故障查找、排除设计好一个数字电路后，要对其进行测试，以验证设计是否正确。测试过程中，发现问题要分析原因，找出故障所在，并解决它。数字电路实验也遵循这些原则。 1 、数字电路测试 数字电路测试大体上分为静态测试和动态测试两部分。静态测试指的是，给定数字电路若干组静态输入值，测试数字电路的输出值是否正确。数字电路设计好后，在实验台上连接成一个完整的线路。把线路的输入接电平开关输出，线路的输出接电平指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。静态测试是检查设计是否正确，接线是否无误的重要一步。在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试。有些数字电路只需进行静态测试即可，有些数字电路则必须进行动态测试。一般地说，时序电路应进行动态测试。 2 、数字电路的故障查找和排除在数字电路实验中，出现问题是难免的。重要的是分析问题，找出出现问题的原因，从而解决它。一般地说，有四个方面的原因产生问题（故障）：器件故障、接线错误、设计错误和测试方法不正确。在查找故障过程中，首先要熟悉经常发生的典型故障。( 1 ) 器件故障器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。不言而喻，器件失效肯定会引起工作不正常，这需要更换一个好器件。器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。对于器件接插错误有时不易发现，需仔细检查。 判断器件失效的方法是用集成电路测试仪测试器件。 需要指出的是，一般的集成电路测试仪只能检测器件的某些静态特性。对负载能力等静态特性和上升沿、下降沿、延迟时间等动态特性，一般的集成电路测试仪不能测试。测试器件的这些参数，须使用专门的集成电路测试仪。 ( 2 ）接线错误 接线错误是最常见的错误。据有人统计，在教学实验中，大约百分之七十以上的故障是由接线错误引起的。常见的接线错误包括忘记接器件的电源和地；连线与插孔接触不良；连线经多次使用后，有可能外面塑料包皮完好，但内部线断；连线多接、漏接、错接；连线过长、过乱造成干扰。接线错误造成的现象多种多样，例如器件的某个功能块不工作或工作不正常，器件不工作或发热，电路中一部分工作状态不稳定等。解决方法大致包括：熟悉所用器件的功能及其引脚号，知道器件每个引脚的功能；器件的电源和地一定要接对、接好：检查连线和插孔接触是否良好；检查连线有无错接、多接、漏接；检查连线中有无断线。最重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接；接线要规范、整齐，尽量走直线、短线，以免引起干扰。 ( 3 ）设计错误 设计错误自然会造成与预想的结果不一致。原因是对实验要求没有吃透，或者是对所用器件的原理没有掌握，因此实验前一定要理解实验要求，掌握实验线路原理，精心设计。初始设计完成后一般应对设计进行优化。最后画好逻辑图及接线图。 ( 4 ) 测试方法不正确 如果不发生前面所述三种错误，实验一般会成功。但有时测试方法不正确也会引起观测错误。例和，一个稳定的波形，如果用示波器观测，而示波器没有同步，则造成波形不稳的假象。因此要学会正确使用所用仪器、仪表。在数字电路实验中，尤其要学会正确使用示波器。在对数字电路测试过程中，由于测试仪器、仪表加到被侧电路上后，对被测电路相当于一个负载，因此侧试过程中也有可能引起电路本身工作状态的改变，这点应引起足够注意。不过，在数字电路实验中，这种现象很少发生。 当实验中发现结果与预期不一致时，千万不要慌乱。应仔细观测现象，冷静思考问题所在。首先检查仪器、仪表的使用是否正确。在正确便用仪器、仪表的前提下，按逻辑图和接线图逐级查找问题出现在何处。通常从发现问题的地方，一级一级向前测试，直到找出故障的初始发生位置。在故障的初始位置处，首先检查连线是否正确。前面已说过，实验故障绝大部分是由接线错引起的，因此检查一定要认真、仔细。确认接线无误后，检查器件引脚是否全部正确插进插座。有无引脚折断、弯曲、错插问题。确认无上述问题后，取下器件侧试，以检查器件好坏，或者直接换一个好器件。如果器件和接线都正确，则需考虑设计问题。实验一 组合电路功能及实验（1）一、实验目的l、熟悉TTL门电路电路的外型、管脚排列和使用方法；2、加深对基本门电路逻辑功能的认识；3、会用与非门设计其他逻辑功能的电路。二、实验器材1、二输入四与非门74LS00 1片2、六反相器74LS04 1片3、二输入四异或门74LS86 1片三、实验提示 1、将被测器件插入实验台上的14芯插座中。2、将器件的引脚7与实验台的“地（GND )”连接，将器件的引脚14与实验台的+5V 连接。3、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 4、将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1（H），指示灯灭表示输出电平为0（L）。四、实验内容 1、根据74LSOO中与非门的输入和输出之间的逻辑关系，将分析结果填入表1-1， 并测试各与非门能否正常工作，记录测试结果。2、测试74LSOO一个与非门当一个输入端悬空时输入和输出之间的逻辑关系，将实验结果填入表1-2，实验结果说明在基本门电路引脚悬空相当于什么？3、根据74LS86中异或门的输入和输出之间的逻辑关系，将分析结果填入表1-3，并测试各异或门能否正常工作，记录测试结果。 4、用74LS00、74LS04，按图1接线，将输入输出逻辑关系分别填入下表，实验结果什么这是什么逻辑关系? 5、用与非门实现非门、或门（选做，与门、或非门、异或门）的逻辑关系。提示：1）先化简逻辑表达式 2）根据逻辑表达式画出逻辑电路图，并根据器件引脚图标出各引脚序号，以保证接线一次正确。3）在实验箱上搭接线路，经检查正确无误后，开启电源开关，按照所要实现门的逻辑真值表验证。 五、实验报告要求1、按各步骤要求填表。2、怎样判断门电路逻辑功能是否正确。3、扼要写出实验体会并列出你没有理解的内容。实验二 组合逻辑电路功能及实验（2）一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法；2、掌握中规模集成数据选择器的逻辑功能及使用方法；3、学习用数据选择器构成组合逻辑电路的方法。二、实验器材1、3-8线译码器74LS138 2片2、数据选择器74LS151 1片三、实验提示 1、将被测器件插入实验台上的16芯插座中。 2、将器件的引脚8与实验台的“地（GND )”连接，将器件的引脚16与实验台的+5V 连接。 3、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 4、将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1（H），指示灯灭表示输出电平为0（L）。四、实验内容1、74LS138译码器逻辑功能测试 将译码器使能端、及地址端、 分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表21逐项测试74LS138的逻辑功能。 图21 38线译码器74LS138逻辑图及引脚排列 表21输 入输 出S1+A2A1A0100001000110010100111010010101101101011101 2、译码器转换根据图2-1中74LS138引脚排列图，按图22将3-8线译码器转换为4-16线译码器，并在实验机上接线验证是否正确，设计并填写该4-16线译码器功能表 3、用74LS138构成数据分配器根据图2-1中74LS138引脚排列图，并参照用74LS138构成数据分配器的实验电路图23和图24实验原理说明，仔细体会译码器的应用及数据选择器的功能。4、测试数据选择器74LS151的逻辑功能接图64接线，地址端A2、A1、A0、数据端D0D7、使能端接逻辑开关，输出端Q接逻辑电平显示器，按下表6-4逐项进行测试，记录测试结果并填表。表2-2输 入输 出 Y 1 X X X 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 15、用8选1数据选择器实现逻辑函数 1）写出设计过程 2）画出接线图 3）验证逻辑功能五、实验报告要求1、按各步骤要求填表及作图。2、扼要写出实验体会并列出你没有理解的内容。实验三 触发器功能及实验一、实验目的l、掌握RS、D、JL触发器的构成、工作原理和功能测试方法；2、熟悉时钟对触发器的触发作用；3、掌握了解不同触发器之间相互转换的方法。二、实验器材1、二输入四与非门74LS00 1片2、双D触发器 74LS74 1片3、双JK触发器 74LS76 1片三、实验提示 1、将被测器件插入实验台上的1416芯插座中。 2、将器件74LS76的引脚13与实验台的“地（GND )”连接，将器件的引脚15与实验台的+5V 连接。 3、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 4、将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1（H），指示灯灭表示输出电平为0（L）。5、试验内容1（2），（3）端不可同时接电平和脉冲。四、实验内容1、基本RS触发器功能测试：用两个TTL与非门首尾相接构成的基本RS触发器电路如图31所示。（1）按表3-1在输入端加信号，观测并记录触发器的、端的状态，将结果填入表3-1。并说明在上述各种输入状态下，触发器执行的是什么功能。 图31 基本RS触发器表3-1逻辑功能01111011（2）端接低电平、端加脉冲；观察、端的状态并绘波形图。（3）端接高电平、端加脉冲；观察、端的状态并绘波形图。（4）、端都接低电平；观察、端的状态。当、同时由低电平跳为高电平时，注意观察、端的状态。重复35次看、的状态是否相同，以正确理解“不定”状态的含义。2、负边沿JK触发器功能测试双JK负边沿触发器74LS76的引脚排列图如图32所示。按表3-2要求进行测试，并记录填表。 表3-2 输 入 输 出 CP J K Qn Qn+10 1 X X X X1 0 X X X X0 0 X X X X1 1 0 X 01 1 1 X 01 1 X 0 11 1 X 1 1注：X任意态；高到低电平跳变Qn 现态； Qn+1次态; 不定态3、维持阻塞型D触发器功能测试双D型正边沿维持阻塞型触发器74LS74的逻辑符号如图33所示。、为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。按表3-3要求进行测试，并记录填表。表3-3CPDQnQn+101XXX10XXX11001 10111101 1114、 触发器功能转换将JK触发器和D触发器转换成TT、触发器，列出表达式，画出实验电路图；接入连续脉冲，观察各触发器CP及端的波形，比较两者的关系.五、实验报告要求1、按各步骤要求填表。2、总结各类触发器的特点。实验四 时序电路功能及实验（1）集成计数器一、实验目的1、掌握TTL集成计数器74LS161的逻辑功能2、熟悉74LS161的管脚排列3、了解74LS161的应用二、实验器材1、TTL集成计数器74LS161 1片三、实验提示 1、将被测器件插入实验台上的16芯插座中。 2、将器件的引脚8与实验台的“地（GND )”连接，将器件的引脚16与实验台的+5V 连接。 3、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 4、将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1（H），指示灯灭表示输出电平为0（L）。四、实验内容1、并行预置输入逻辑功能的测试 测试电路如图4-1所示，输入端D0、D1、D2、D3分别接电平开关，C0、Q0、Q1、Q2、Q3分别接电平显示，状态功能端CTT、CTP一起接至高电平（5V），清零端Cr也接至高电平（5V），输入同步置数端LD接至低电平（GND）。按表4-1测试其预置输入逻辑功能并将结果填表。表4-1 输 入 输 出LD D3 D2 D1 D0C0 Q3 Q2 Q1 Q00 0 0 1 10 1 1 0 00 1 1 1 10 0 0 0 02、计数逻辑功能的测试 在上述实验步骤的基础上，将LD改接至电平开关，按表4-2的要求，使LD端输入1或0，其它连线不变，由D3D2D1D0=1000开始，将结果填表4-2表4-2 输 入 输 出 LD D3 D2 D1 D0C0 Q3 Q2 Q1 Q0 0 1 0 0 0 1 X X X X 1 X X X X 1 X X X X 1 X X X X 1 X X X X 1 X X X X 1 X X X X 1 X X X X3、计数器分频实验 将74LS161时钟输入端CP改接至的固定连线脉冲，其他各脚连线如图8.2所示，用频率计测出的实际频率值，然后再测74LS161计数器Q0、Q1、Q2、Q3端的频率，将结果填表4-3 表4-3 Q0 Q1 Q2 Q34、将74LS161转换成n进制计数器，写出转换过程，并在实验箱上检查转换结果。五、实验报告1、整理实验数据并填表；2、总结实验结果，说明LD的作用、计数器分频的原理；3、如果用74LS161计数