Cyclone III配置.pdf

Cyclone III 的配置 Cyclone III 的配置 全文翻译自 Altera 公司 Cyclone III 的器件手册 所有表格与图标标号与手册原文一致 以便于查对 出于个人需要 仅翻译了 AS 与 JTAG 配置两部分 且仅都配置一片 FPGA 芯片 By ql smbj Cyclone III 的配置 可以通过压缩数据的方法以节约存储空间 并节省程序 load 时间 page 220 通过 Remote System Upgrade 方式可以减少新产品面市的时间 page 221 AS Configuration Serial Configuration Devices 表 10 6 显示的是对各种配置电平来说 MSELx 管脚的接法 单一器件配置 四个接口管脚包含了串口时钟 DCLK 串行数据输出 DATA AS 数据输入 ASDI 以及低电平有效的片选信号 nCS 注 1 上拉一个电阻 连接到该管脚所在的 bank 的 VCCIO 2 Cyclone III 器件通过 DATA 1 to ASDI 路径控制配置芯片 3 nCEO 管脚浮空 或者当没有连接到另一个器件的 nCE 管脚时 可以当作通用 IO 使用 4 MSEL 管脚的设置 用于选择不同的电平标准和不同的 POR 时间 参考表 10 6 选择 By ql smbj Cyclone III 的配置 接法 5 这些是复用管脚 FLASH nCE 管脚在 AS 配置电路图中当作 nCSO 功能使用 DATA 1 管脚当作 ASDO 功能使用 6 这些串接的电阻尽可能靠近配置芯片 当连接一个配置芯片到 Cyclone III 器件时 DATA 0 管脚必须串一个电阻 并应接近配 置芯片 配置器件和 Cyclone III 芯片间连线的长度应符合表 10 8 所推荐的值 当选择 AS 配置方式的时候 BAMK 1 的 IO 电压必须是 3 3 3 0 或 2 5 上电以后 CIII 器件有一个 POR 时间的延迟 在此期间 nSTATUS 和 CONF DONE 会一直为低 所有的 IO 也都是三态输出 芯片配置的三个阶段分别是复位 配置和初始化 当 nCONFIG 或者 nSTATUS 为低 芯片处于复位状态 经过 POR 时间后 CIII 释放 nSTATUS 进入配置模式 为开始配置 所有配置管脚和 JTAG 管脚所在的 BANK 的 VCCINT VCCA 和 VCCIO 必须成功上电 CIII 器件生成的串口时钟 DCLK 控制整个配置周期并为串口提供时序 CIII 利用每步 40MHz 的晶振生成 DCLK 在 AS 配置模式下 配置芯片在 DCLK 的上升沿锁存输入和控制信号 并在下降沿送出 数据 而 CIII 会在 DCLK 的下降沿发出控制信号并在 DCLK 的下降沿锁存配置数据 CIII 接收完所有的配置信息后 释放开环输出的 CONF DONE 只有当 CONF DONE 变成高电平时 CIII 才开始初始化 如果在配置期间出现了错误 CIII 会将 nSTATUS 信号拉低 表示有一个数据帧错误 CONF DONE 信号保持为低 如果 Auto restart configuration after error 选项选中的话 CIII 会复位配置信号 通过向 FLASH NCE 发一个脉冲 经过复位时间后释放 nSTATUS 的状态 最大 230us By ql smbj Cyclone III 的配置 注 1 所有这些管脚连接到所在 BANK 的 VCCIO 2 nCEO 管脚可以悬空 或者当没有被连接到另外一个器件的 nCE 管脚时当作一个通用管 脚使用 3 为 USB 下载线提供 3 3V 电源 4 MSEL 管脚的设置 用于选择不同的电平标准和不同的 POR 时间 参考表 10 6 选择 接法 5 这些是复用管脚 FLASH nCE 管脚在 AS 配置电路图中当作 nCSO 功能使用 DATA 1 管脚当作 ASDO 功能使用 6 这些二极管和电容必须靠近 CIII 芯片 必须保证二极管和电容可以容忍 4 1V 的交流电 压 外接的二极管和电容用于保护 CIII AS 配置输入管脚 因为当使用下载线对器件进 行编程时会可能 overshoot Altera 推荐使用 Schottky 二极管 而不是 Zener 二极管 7 当 CIII 工作于 multi device AS 配置模式 在 CIII 主机和从机只基恩连接 repeater 缓存 By ql smbj Cyclone III 的配置 JTAG 配置 CIII 的 JTAG 配置优先级超过其它所有配置方式 因此 在进行其它方式配置时 JTAG 配置方式可以立即启动而不用等其它方式配置结束 当 CIII 的 MSEL 管脚设置成 AS 模式 当 JTAG 配置发生时 CIII 器件不会发出 DCLK 信号 用于 JTAG 配置的 4 个管脚是 TDI TDO TMS 和 TCK TCK 管脚有内部弱上拉电阻 而 TDI 和 TMS 则需要外部上拉一个电阻 通常为 25K TDO 输出管脚是由 BANK1 的 VCCIO 供电 所有的 JTAG 输入管脚都是由 VCCIO 驱动的 且仅仅支持 LVTTL I O 标准 在 JTAG 配置期间 所有用户 I O 管脚都是三态 VCCIO 为 2 5V 3 0V 或 3 3V 的器件的 JTAG 配置 参考图 10 24 所有的 I O 管脚都 维持在最大4 1V交流电压 由于JTAG管脚没有内部PCI过压保护二极管 因此必须用VCCA 的 2 5V 给下载电缆供电 注 1 所有这些管脚连接到所在 BANK 的 VCCIO 2 把 nCONFIG 和 MSEL 3 0 管脚连接成一个非 JTAG 配置的模式 如果仅仅使用 JTAG 模式 则把nCONFIG拉高 并把MSEL 3 0 接到地上 除此以外 得把DCLK和DATA 0 拉高或拉低 3 插头的 6 脚是下载电缆输出驱动的参考电压 VIO 需要符合 VCCA 4 为成功进行 JTAG 配置 nCE 必须连到地上或拉低 5 nCEO 管脚浮空或者当作一个通用 I O 使用 By ql smbj Cyclone III 的配置 6 用来自 VCCA 的 2 5 V 给下载电缆供电 插头上的 4 脚给 MasterBlaster 电缆供电 MasterBlaster 电缆可以接收板子上的 5 0V 或者 3 3V 电压 进行 JTAG 配置的时候 必须考虑 CIII 的一些专用配置管脚 见表 10 17 表 10 7 JTAG 配置时 其它专用配置管脚的连接 Signal Description nCE nCE 必须接到地上 或者通过一电阻拉低 或者由其它控制电路驱动 如器 件还由 AS PS AP PP 配置链 则进行 JTAG 配置时 nCE 需要连到地上 nCEO 该 chain 上的所有 CIII 器件的 CEO 必须浮空 或者连到另一个器件的 nCE MSEL 3 0 不能浮空 应该按照其它配置模式去接这几个管脚 nCONFIG 通过一个电阻拉高 或者由其