集成电路课程设计.doc

集成电路原理及应用课程设计报告题 目 DDS芯片AD9850原理及应用授课教师 学生姓名 学 号 专 业 教学单位 完成时间 2011年7月1日摘要：介绍了美国A D公司采用先进的直接数字频率合成 ( DDS )技术推出的高集成度频率合成器 A D9 8 5 0的工作原理、主要特点及其与 MCS51单片机的接口， 并给出了接口电路图和部分源程序。同时给出了以AD9850为频率合成器，以AT89S52单片机为进程控制和任务调度核心来设计一个信号频率和幅度都能预置且频率稳定度高的函数信号发生器的设计方法 引 言随着“软件无线电”技术和数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的技术直接数字合成器（Direct Digital Synthesizer。DDS）被广泛应用。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。美国AD公司推出的高集成度的采用先进的CMOS技术的直接频率合成器AD9850是DDS技术的典型产品之一。AD9850是高稳定度的直接数字频率合成器件，内部 数据输入寄存器、可编程DDS系统、高性能数/模转换器（DAC）及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器，如接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的正弦信号。AD9850中包含高速比较器，正弦波也可直接用作频率信号源，也可通过比较器转换成方波，作为时钟输出。本文主要介绍了高集成度频率合成器 A D9 8 5 0的工作原理、主要特点及其与 MCS51单片机的接口及应用设计。一 特 性：1） 最高125MHz的时钟频率；2） 片内集成高性能模数变换器（10位ADC）和高速比较器；3） 具有良好的动态性能：在40MHz输出时，DAC的抑制寄生动态范围 （SFDR）仍大于50dB；4） 供电模式可选：+5v或+3.3v单电源供电；5） 低功耗：+5v供电时功耗为380mW，+3.3v供电时功耗为155mW；6） 体积小：28引脚的SSOP表面封装；7） 温度范围较宽：工业级工作温度-40-80；8） 掉电（Power-down）功能；二 应用 ： 1）频率/相敏捷正弦波合成； 2）时钟恢复电路和数字锁定通信； 3）数字控制的ADC编码发生器； 4）敏捷本地振荡器应用；三 基本描述是公司采用先进的技术，推出的高集成度DDS频率合成器，它内部包括可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。接上精密时钟源，可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。此正弦波可直接用作频率信号源或转换成方波用作时钟输出。接口控制简单，可以用位并行口或串行口直接输入频率、相位等控制数据。32位频率控制字，在125时钟下，输出频率分辨率达0.029。先进的工艺使不仅性能指标一流，而且功耗少，在3.3供电时，功耗仅为155。扩展工业级温度范围为摄氏度，其封装是引脚的SSOP表面封装。AD9851内部方框图（如图1）. 采用位相位累加器，截断成位，输入正弦查询表，查询表输出截断成位，输入到。输出两个互补的模拟电流，接到滤波器上。调节满量程输出电流，需外接一个电阻，其调节关系是set（1.248Rest），满量程电流为。 图1 AD9850的系统功能框图 四AD9850的引脚功能描述AD9850是28脚SOP表面封装，体积小，易用于便携仪器。其引脚排列如图2所示，功能如下：（1）D0-D7，控制字并行输入端，其 中 D7可作为串行输入；（2）DGND，数字地；（3）DVDD，为内部数字电路提供电源；（4）WCLK，控制字装入时钟；（5）FQUD，频率更新控制；（6）CLK，输入时钟；（7）AGND，模拟地；（8）AVDD，为内部模拟电路提供电源， 可与数字电源共用；（9）RSET，DAC外接电阻； （10）QOUT，QB，内部比较器输出端；（11）VINN，VINP，内部比较器输入端； 图2引脚排列图（12）DACBL，内部DAC外接参考电压端，可空；（13）IB，IOUT，DAC输出端；（14）RES，复位端。 五工作原理是公司采用先进的技术，高集成度频率合成器内部包括可编程系统、高性能及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器. 接上精密时钟源，可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。此正弦波可直接用作频率信号源或转换成方波用作时钟输出。图3为AD9850的组成框图。图3中虚线内是一个完整的可编程DDS系统，外层虚线内包含了AD9850的主要组成部分。图3 AD9850的组成框图基本参数计算公式由于相位累加器是N比特的模2加法器，正弦查询表ROM中存储一个周期的正弦波幅度量化数据，所以频率控制字M取最小值1时，每2N 个时钟周期输出一个周期的正弦波。所以此时有 F0= fc2N （5-2-1）式中，F0为输出信号的频率；fc为时钟频率；N为累加器的位数。 更一般的情况，频率控制字是M时，每2NM个时钟周期输出一个周期的正弦波。所以此时有 fo =M fc2N （5-2-2） 式（5-2-2）为DDS系统最基本的公式之一。由此可以得出 输出信号的最小频率（分辨率） F0min= fc2N （5-2-3） 输出信号的最大频率 Fomax =Mmax fc2N （5-2-4） DAC每信号周期输出的最少点数 K=2N/ Mmax (5-2-5) AD9850 的输出频率表达式为 ： Fout = k fc/2 (5-2-6)式 中，k 为3 2 位的二进制值 ，可写成 ： K=A31231 + A30 230+A1 21 + A020 (5-2-7)其中A31，A30 ， ，A1 ，A0对 应于3 2 位码值( 0 或1 ) 。改变频率控制字K即可改变输出频率 。 1. 相位累加器AD9850内含可编程DDS系统和高速比较器能实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器，它由一个加法器和一个N位相位寄存器组成， N一般为 24 -32。每来一个外部参考时钟，相位寄存器便以步长 M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0o 360o范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC以输出模拟量 。相位寄存器每过2NM 个外部参考时钟后返回到初始状态一次 ，相应地正弦查询表每经过一个循环也回到初始位置，从而使整个D DS系统输出一个正弦波。 输出的正弦波周期T0=TcM，频率fout =Mfc2N ，T c 、 fc分别为外部参考时钟的周期和频率。 2正弦查找表 AD9850采32位的相位累加器将信号截断成14位输入到正弦查询表，输出信号是通过把相位信息转换成正弦函数值实现的，因此，需要将相位信息映像成幅值，ROM LUT就用于完成这个转换过程，转换的方法是，把相位的数字信息作为COS ROM LUT的地址。虽然，NCO 的累加器是32-bit，但其输出为12 bits，想通过使用完整的232查找表实现最大分辨率是不现实的，也是不必要的。查找表必须具有充分的分辨率，保证由DAC量化误差产生的输出波形中的直流误差在控制的范围内，这就需要查找表比10位DAC多两位。 查询表的输出再被截断成10位后输入到 DAC，DAC再输出两个互补的电流。3数模转换器 查询表的输出再被截断成10位后输入到 DAC，DAC再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻R调节， 调节关系为Iset =32( 1.248VRSET), R的典型值是 3.9K。将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出，此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125 MHz的时钟下，32位的频率控制字可使AD9850的输出频率分辨率达0.0291H z ；并具有 5位相位控制位，而且允许相位按增量180o 、 90o 、 45o 22.5o、11.25o或 这些值的组合进行调整。4.结构原理图 AD9850主要由可编程DDS系统、高性能模数变换器（DAC）和高速比较器三部分构成，能实现全数字编程控制的频率合成，并具有时钟产生功能，接上精密时钟源，9850可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。图2.31 AD9850原理图六 AD9850的控制字与控制时序 A D9850有加位控制字，32位用于频率控制，5位用于相位控制，1位用于电源休眠 ( Powe r down)控制，2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到A D9850，图4 是控制字并行输入的控制时序图，在并行装入方式中，通过8位总线DO D7将可数据输入到寄存器，在重复5次之后再在 F QUD上升沿把 40位数据从输入寄存器装入到频率相位数据寄存器 ( 更新 DDS输出频率和相位)，同时把地址指针复位到第一个输入寄存器。 接着在wC L K的上升沿装入8位数据，并把指针指向下一个输入寄存器， 连续 5 个W C L K上升沿后 ，W C L K的边沿就不再起作用，直到复位信号或F QUD上升沿把地址指针复位到第一个寄存器。在串行输入方式，WC L K上升沿把25引脚的一位数据串行移人，当移动 4 0位后，用一个 F Q uD脉冲即可更新输出频率和相位。图5是相应的控制字串行输入的控制时序图。AD985的复位(RESET) 信号为高电平有效，且脉冲宽度不小于 5个参考时钟周期。A D9850的参考时钟频率一般远高于单片机的时钟频率，因此A D9850的复位 (RESET)端可与单片机的复位端直接相连。 图4 控制字并行输入的时序图 表1 AD9850采用串行装载，串行装载的数据结构由4 位控制数据字组成，其排列如表 2所示。 图5 控制字串行输入的时序图值得一提的是：用于选择工作方式的两个控制位，无论并行还是串行最好都写成 0 0 ，并行时的 1 0 、O 1 和串行时的 1 0 、 O 1 、 1 1 都是工厂测试用的保留控制字，不慎使用可能导致难以预料的后果。七 单片机与 AD9850的接口 AD9850有两种与微机并行打印口相连的评估版，并配有 windows下运行的软件，可以作为应用参考，但运用单片机实现对 DDS的控制与微机实现的控制相比，具有编程控制简便、接口简单、成本低，容易实现系统的小型化等优点，因此普遍采用MC51单片机作为控制核心来向AD9850发送控制字.单片机与AD9850的接口既可采用并行方式,也可采用串行方式，但为了充分发挥芯片的高速性能应在单片机资源允许的情况下尽可能选择并行方式。 1. IO方式并行接口 IO 方式的并行接口电路比较简单，但占用单片机资源相对较多,图6是IO方式并行接口的电路图，AD9850的数据线 DO D7与 P 1口相连 ，F Q-UD和WCLK分别与P3.0 ( 10引脚 )和 P3.1 ( 11引脚)相连,所有的时序关系均可通过软件控制实现。将DDS控制字从高至低存放于30H至34 H中,发送控制字的程序清单如下：图6 I/O口并行接口电路图 MOv RO， #0 5 H MOV R1 。 #3 0 H DD： MOV P1 。 R1 S ETB P3 1 CLR P3 1 I NC R1 DJ NZ R0 DD S ETB P3 O CLR P3 O END在程序中,每将一字节的数据送到Pl口后 ，必须将 P3.1( w-CLK) 置高。在其上升沿，AD9850接收与Pl口相连的数据线上的数据，然后将P3.1置低， 并准备下一字节的发送，连续发送5个字节后，须将P3.0( F Q-UD)再次置高，以使AD9850根据刚输入的控制字更改频率和相位输出，随后再置P3.0为低，准备下一组发送。单片机的P3.0、P3.1引脚为串行口，当被占用时，W-CLK和F Q-UD引脚也可与其它IO脚相连，这时需要修改相应的发送程序。 2. 总线方式并行接口 总线方式并行接口占用的单片机资源较少，在这种方式下，AD985仅作为一扩展芯片而占用外部RA M 的一段地址，必要时也可以只占用一个地址。图7是总线方式并行接口的电路原理图。 图7 总线方式并行方式接口的电路原理图同样将DD S控制字从高至低存放于 3 0 1 - I 至 3 4 H中，发送控制字的程序清单如下： MOV R0， #0 5 H MOV R1 ， #3 0 H MOV DPTR #0 7 0 0 H DD：MOV A。 R1 MOVX DP TR， A I NC R1 DJ NZ RO ， DD MOVX A， DPTR ENDAD985的W-CLK和FQUD信号都是上升沿有效,用 M0VXDP TRA指令向AD985 0传送控制字时，由74F138将高八位地址的低三位译码，其输出经反相并与反相后的信号相与得到一上升沿送至AD9850的 W-CLK脚，此时已送到总线.八应用以AD9850为频率合成器，采用DDS 作为信号发生核心器件以AT89C52单片机为进程控制和任务调度核心设计全数控函数信号发生器，根据输出信号波形类型可设置 、输出信号幅度和频率可数控、输出频率宽等要求 ,选用了美 国AD公司AD9850芯片并通过单片机程序控制和处理AD9850的32位频率控制字，再经放大后加至以数字电位器为核心的数字衰减网络.从而实现了信号幅度、频率、类型以及输出等选项的全数字控制。本系统主要由单片机 、D D S 直接频率信号合成器、数字衰减电路 、真有效值转换模块、AD转换模块、数字积分选择电路等部分组成。该函数信号发生器的结构如图8 所示。图8全数控函数信号发生器结构框图2. DDS 信号产生电路 该方案选用美国AD公司A D9850芯片并采用单片机为核心控制器件来对DDS输送 频率控制字 ，从而DDS 输 出相应频率和类型的信号，其D D S 信号产生电路如图9所示。单片机与A D9850的接口既可采用并行方式也可采用串行方式。为了充分发挥芯片的高速性能和节约单片机资源 本设计选择并行方式将 AT89852的P0口经74HC373锁存器扩展后接至DDS的并行输入控制端fDOD7)。AD9850Jq 接 120MHz的有源晶振。产生的正弦信号经低通滤波器 fIJPF )去掉高频谐波后即可得到波形良好的模拟信号。这样将DA转换器的输出信号经低通滤波后 接 到AD9850内部的高速比较器上 ，即可直接输 出一个抖动很小的方波 。再将方波信号加至积分电路 ，即可得到三角波信号。另外 ，也可通过键盘编辑任意波形的输出信号。 图9 DDS信号产生电路3. 主程序 主程序可控制整个系统 ，包括控制系统的初始化、显示、运算、键盘扫描、频率控制、幅度控制等初始化可将系统设定为默认工作状态，然后通过扫描键盘来判断是否有按键按下以确定用户要执行的任务，同时通过判断23H.4、20H.1、20H.0各功能标志位来确定应完成的功能.当23H.4=1时计算频率值系统工作在频率计方式下：当23H.1=1 时检测峰峰值系统将检测输出信号 的峰峰值:而 当20H.0=1时则更新LCD显