视频滤波器FMS6403的工作原理及其应用.doc

视频滤波器FMS6403的工作原理及其应用作者：西安科宇电器设备有限公司 樊新玲FMS6403是飞兆半导体公司针对电视、机顶盒和DVD播放机对扩展滤波器的需要而设计的新一代滤波器，具有逐行扫描能力。它由三个截止频率分别为30MHz、15MHz和8MHz的6阶滤波器构成。这些滤波器可旁路，这样带宽只受输出放大器的限制。 在每个滤波器通道都有一个2:1多路器。这三个滤波器都用于YPbPr和RGB信号。根据RGB_SEL控制输入设置直流箝位电平。当RGB同步脉冲顶部都箝位到250mV时，YPbPr同步脉冲顶部分别被箝位到250mV、1.125V和1.125V。同步箝位时序来自Y/G输入或外部SYNC_IN引脚。8MHz和15MHz滤波器设置支持双电平同步，而30MHz滤波器设置和旁路模式支持三电平同步。所有通道都接受交流耦合1Vpp信号。增益可选0dB或6dB，这样在1Vpp输入时，输出信号在负载为交流或直流耦合时，可达到1Vpp或2Vpp。输入信号最大为1.5Vpp，输出信号最大为2.5Vpp。 FMS6403具有以下特征：三组视频反锯齿或重构滤波器；针对YPbPr和RGB信号输入的2:1混合输入；支持D1、D2、D3和D4视频D型连接器(EIAJ CP-4120)；可选8MHz/15MHz/30MHz6阶滤波器以及旁路模式；与SD(480i)、PS(480p)及HD(1080i/720p)兼容；包括DC恢复/偏置电路的交流耦合输入；所有输出都能驱动交流或直流75负载，增益为0dB或6dB；微分增益为0.40%，微分相位为0.25；无铅TSSOP-20封装。FMS6403主要用于逐行扫描(PS)、线缆机顶盒、家庭影院、卫星机顶盒、DVD播放机、高清晰度电视(HDTV)、个人录像机(PVR)和视频点播(VOD)等视频应用领域。 FMS6403的功能及工作原理 FMS6403可进行全面的滤波，其三个通道均可选择滤波，截止频率都可在30MHz、15MHz和8MHz之间选择。另外，滤波器还可以旁路，应用在宽带场合。FMS6403可使消费类设备在使用同一硬件情况下支持多种分辨率。其功能原理如图1所示。 图1：FMS6403功能框图各通道的多路器输入都由IN2_SEL引脚控制。用RGB_SEL引脚设置YPbPr或RGB用的同步脉冲顶部的箝位电压。三个通道都被设置成250mV同步脉冲以减少RGB输入的直流耦合功耗。低输出偏压对PbPr输出不合适，所以对于YPbPr输入，这些信号被箝位在1.125V，而Y仍箝位在250mV。通过在同步期间施加所需要的直流偏压来设置同步脉冲箝位电压。对Y/G端没有同步脉冲的系统，提供外部同步输入。 如果一个输入Y/G信号有同步信号，而另一个Y/G输入没有，可将PCB上的IN2_SEL引脚和EXT_SYNC引脚控制输入接在一起，用输入源控制同步源。依FSEL1:0端输入的不同，Y/G输入和SYNC_IN分别支持标准清晰度(双电平)和高清晰度(三电平)同步输入。 在同步脉冲期间，可以施加信号，使标准清晰度(480i)和逐行(480p)信号箝位在所需要的电压。对于带有同步脉冲的信号，同步脉冲顶部被强制在箝位电压(典型值为250mV)。对高清晰度同步脉冲(三电平同步)，因同步脉冲顶部持续时间太短，不能用这种方法。为了精确箝位HD信号，同步脉冲启动定时器，随即将其箝位在同步脉冲后的消隐电平。如果同步脉冲的幅度是300mV，该脉冲顶部一般仍被设置为250mV。 三个输出都由带有0dB或+6dB的可选择增益放大器驱动。用0dB_SEL引脚设置增益，当增益设置为6dB时，对于1Vpp的输入，这些放大器能将两个终端视频负载(75)驱动到2Vpp。输入范围限制在1.5Vpp，输出范围限制在2.5Vpp。此外，必须将所有的控制输入驱动必须为高电平或低电平，不能悬空。 FMS6403能完全从包含同步信号的视频信号中恢复同步时序。如果Y输入视频信号不包含同步信号，FMS6403可用在外部同步模式下。当FMS6403用于外部同步模式(此时，EXT_SYNC引脚为高电平)，SYNC_IN引脚必须输入脉冲信号。如果没有视频信号，也就没有同步信号，但SYNC_IN引脚仍然必须要有输入。当在视频输入端没有视频信号时，SYNC_IN可作为每60s一个的同步脉冲，来模拟正常视频信号中最缓慢的同步信号。 SD和PS视频同步处理 由于视频平均直流电平随图像容量而变化，所以FMS6403必须控制交流耦合输入信号的直流补偿。如果输入补偿漂移，则会超出放大器共模输入范围，导致失真。直流补偿调整也叫箝位，有时也称偏压，必须在每一视频行期间的正确时刻进行，最佳时刻是在同步脉冲期间，因为此时输入电压最低。同步脉冲顶部的持续时间很长，足够逐行补偿直流偏差，所以这种方法对于480i和480p信号非常合适。图2是同步脉冲期间给输入端加电流，调整同步脉冲顶部直流补偿的例子，其中同步脉冲顶部被箝位在近250mV。有些有对称电压范围(350mV)的信号，如Pb和Pr，箝位在近1.125V。 图2：双电平同步脉冲箝位和偏置在某些情况下，同步电压可被压缩到低于300mV正常值。FMS6403能成功得到高于100mV(压缩到正常值的33%)的SD和PS同步信号。 FMS6403能从含有同步信号的亮度和绿信号中恢复同步时序。如果视频信号都不包含同步信号，可将EXT_SYNC控制输入设置为高电平，同时必须在SYNC_IN引脚输入外同步信号，详细说明请参考“外部信号”部分。 HD和旁路模式视频同步 当输入是高清晰度信号时，三电平同步脉冲太短，无法进行正确箝位。这时，不要在同步脉冲期间箝位，可以定位同步脉冲，将信号箝位在消隐电平。这一过程可通过下列方式进行：对于同步脉冲顶部幅度为300mV的信号，仍将同步脉冲顶部设置为大约250mV。EXT_SYNC控制输入选择同步分离输出或用箝位电路的SYNC_IN引脚。 对于HD信号，箝位有效时，SYNC_IN信号为高电平。这一过程紧接在同步脉冲之后，此时信号处于消隐电平，其工作过程如图3所示。 图3：三电平消隐箝位同步时序 一般地，FMS6403响应双电平同步，如图4(a)，在B时间段箝位同步脉冲顶部。当滤波器转换到高清晰度(30MHz)或旁路模式时，同步处理响应三电平同步，如图4(b)中的C时间段所示，箝位到消隐电平。 图4：同步时序。(a)双电平(b)三电平对三电平同步脉冲定位，使在垂直间隔中的帧同步脉冲不触发箝位。为了提高系统上电时的稳定性，将帧同步脉冲箝位到略高于地电平。一旦帧同步脉冲(以及三电平同步脉冲)高于地电平，正常的箝位过程开始，并箝位到消隐电平，如图5(b)中C段示。 FMS6403的应用实例 图5是FMS6403用于视频信号处理的典型滤波电路，图中列出了FMS6403外围元件参数选取值。下面从输入电路、输出驱动等方面做一简单介绍。 图5：典型应用电路输入电路 正常工作情况下，FMS6403中的直流恢复电路要求源阻抗Eq1不大于150。高阻抗源(如负载为330的DAC)驱动FMS6403不是最佳选择。 输出驱动 按设计要求，FMS6403在输出电流典型值小于60mA下工作，足够满足双(75)视频负载。内部放大器电流限制到大约100mA，应能承受短暂的电路短路，不过，生产商对此能力不予保证。 各输入均能维持1.5Vpp的最大限定输入电压。当输入被箝位在1.125V时，输出信号没有意义。对于6dB的增益，输出应该是1.125V1.5V，因为输出不能驱动低于地电平的电压，所以这种情况是不可能发生的。这种情况虽不会损坏零件，但输出将被限幅。对箝位在250mV的信号，则不会发生这种情况。在SYNC(Pb和Pr)期间，对处于其中间幅度的信号，必须箝位在1.125V，而对处于最低的信号，必须箝位在250mV才能正常工作。 典型应用电路图中，150终端负载与220F电容器构成高通滤波器，阻止直流通过而使视频频率通过，且避免倾斜。低于220F的电容值都会产生如视频倾斜等问题。提高电容值，如470F1000F是最佳的输出耦合电容值。耦合后，平均直流电平为0，所以，所有通道的输出电压将以0为中心摆动。 同步恢复 一般地，FMS6403可得到幅度大于100mV(相对于正常的300mV幅度，压缩33%)的双电平同步。FMS6403寻找最低的信号电压，在输出端将其箝位到大约250mV。 正常工作情况下，三电平同步压缩比不能大于5%(15mV)。通过找边沿及运行定时器定位三电平同步脉冲，来实现在消隐脉冲后肩持续时间期间箝位。对双电平同步恢复，选择8MHz或15MHz滤波器。对三电平同步恢复，选择30MHz滤波器或旁路模式。双电平和双电平同步恢复不可互换。 关于功耗 计算总功耗时，必须考虑FMS6403的输出驱动配置。注意不能超过管芯结温最大值。下面举例说明FMS6403的功耗和内部温升的计算方法。 式(1)中，Eq3 (2) 这里，Eq4，Eq5，Eq6，Vin是输入信号的均方根值Icc = 90mA，Vs = 5V，RL是通道负载阻抗。 电路板的布局也会影响热特性，详情参看“电路布局注意事项”部分。FMS6403的输出工作电流一般应小于60mA，对于单视频负载(150)，该值足以满足要求。内部放大器最大电流限制在100mA，应能承受短时间的电路短路，不过生产商不保证此能力。 电路布局注意事项 总体布局和电源旁路对高频性能和热特性影响很大。FMS6403DEMO是飞兆半导体公司提供的演示板，在电路布局、器件测试和特性分析时可参考。FMS6403DEMO电路板有4层，含有所有电源和接地板。对高频布局，最好按照下列原则设计。 包括10F和0.1F陶瓷旁路电容器；10F电容器距电源引脚应小于0.75英寸；0.1F电容器距电源引脚应小于0.1英寸；所有外部地引脚尽可能紧密连在一起，最好是在外壳下用一块大的地线板；设计通道连接，减少相互间的迹线感应；尽可能减小迹线长度，从而减少串联感应。如果迹线穿过板，应选择器件位置，使使较长的迹线在输入端，而不在输出端。如果用多个低阻抗直流耦合输出，则需特殊设计以利于散热。 对于双层电路板，直接在设备的下方及电路板的底部放一块0.51英寸(1.27cm2.54cm)的正方形地线板。用多孔连接地线板。对于多