计算机组成原理100题.doc

试题二 计算机组成原理100题一 单项选择题：1到85小题。请在每小题给出的四个选项中，选出一项最符合题目要求的。1. 计算机系统中的存储系统是指（）A. RAM存储器 B.ROM存储器 C.主存储器 D.Cache,主存储器和外存储器2. 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为（）A. +（1-2-32）B. +（1-2-31）C. 2-32D. 2-313. 相联存储器是按（）进行寻址的存储器。A. 地址方式B. 堆栈方式C. 内容指定方式D. 地址方式与堆栈方式4. 变址寻址方式中，操作数的有效地址等于（）A. 基值寄存器内容加上形式地址（位移量）B. 堆栈指示器内容加上形式地址（位移量）C. 变址寄存器内容加上形式地址（位移量）D. 程序计数器内容加上形式地址（位移量）5. 某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（）次中断请求A. N/（NX+Y）B. N/（X+Y）NC. Min1/x,1/yD. Max1/x,1/y6. 定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（）A. -215+(215-1)B. (215-1)+(215-1)C. (215+1)+215D. -215+2157. 某SRAM芯片，存储容量为64K*16位，该芯片的地址线和数据线数目为（）A. 64, 16B. 16,64C. 64,8D. 16,168. 交叉存储器实际上是一种（）存储器，它能（）执行（）独立的读写操作A. 模块式，并行，多个B. 模块式，串行，多少C. 整体式，并行，一个D. 整体式，串行，多个9. 用某个寄存器中操作数的寻址方式称为（）寻址A. 直接B. 间接C. 寄存器直接D. 寄存器间接10. 流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU（）A. 具备同等水平的吞吐能力B. 不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力11. 描述PCI总线中基本概念不正确的一项是（）A. HOST总线不仅连接主存，还可以连接多个CPUB. PCI总线体系中有三种桥，他们都是PCI设备C. 以桥连接实现的PCI总线结构不允许许多条总线并行工作D. 桥的作用可使所有的存取都按CPU的需要出现在总线上12. 计算机的外围设备是指（）A. 输入/输出设备B. 外存储器C. 远程通信设备D. 除了CPU和内存以外的其他设备13. 中断向量地址是（）A. 子程序入口地址B. 中断服务例行程序入口地址C. 中断服务例行程序入口地址的指示器D. 中断返回地址14. 微程序控制器中，机器指令与微指令的关系是（）A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成15. 描述PCI总线中基本概念正确的句子是（）A. PCI总线是一个与处理器无关的高速外围总线B. PCI总线的基本传输机制是猝发式传输C. PCI设备一定是主设备D. 系统中之允许有一条PCI总线16. 发生中断请求的条件之一是（）A. 一条指令执行结束B. 一次I/O操作结束C. 机器内部发生故障D. 一次DMA操作结束17. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（）A. 11001011B. 11010110C. 11000001D. 1100100118. 按其数据流的传输过程和控制节拍来看，阵列乘法器可认为是（）A. 全串行运算的乘法器B. 全并行运算的乘法器C. 串-并行运算的乘法器D. 并-串型运算的乘法器19. 某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是（）A. 16MBB. 2MC. 8MBD. 16M20. 双端口存储器在（）情况下会发生读/写冲突A. 左端口与右端口的地址码不同B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码相同D. 左端口与右端口的数据码不同21. 程序控制类的指令的功能是（）A. 进行算术运算和逻辑运算B. 进行主存与CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送D. 改变程序执行顺序22. 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（）来规定A. 主存中读取一个指令字段最短时间B. 主存中读取一个数据字段最长时间C. 主存中写入一个数据字段平均时间D. 主存中读取一个数据字段平均时间23. 系统总线中控制线的功能是（）A. 提供主存.I/O接口设备的控制信号B. 提供数据信息C. 提供时序信号D. 提供主存.I/O接口设备的响应信号24. 完整的计算机应包括（）A. 运算器，存储器，控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统25. 某一RAM芯片，其容量为512*8位，包括电源和接地端，该芯片引出线的最小数目应是（）A. 23B. 25C. 50D. 1926. 指令周期是指（）A. CPU从主存取出一条指令的时间B. CPU执行一条指令的时间C. CPU从主存取出一条指令加上CPU执行这条指令的时间D. 时钟周期时间27. 在（）的微型计算机系统中，外设可和主存储器单元统一编址，因此可以不使用I/O指令A. 单总线B. 双总线C. 三总线D. 多总线28. 在微型计算机中，外围设备通过（）与主板的系统总线相连接。A. 适配器B. 设备控制器C. 计算器D. 寄存器29. 至今为止，计算机中的所有信息仍以二进制方式表示的理由是（）A. 节约元件B. 运算速度快C. 物理器件的性能决定D. 信息处理方便30. 已知X为整数，且【X】补=10011011，则X的十进制数值是（）A. +155B. -101C. -155D. +10131. 主存储器是计算机系统的记忆设备，它主要用来（）A. 存放数据B. 存放程序C. 存放数据和程序D. 存放微程序32. 微型计算机系统中，操作系统保存在硬盘上，其主存储器应该采用（）A. RAMB. ROMC. RAM和ROMD. CCP33. 指令系统采用不同寻址方式的目的是（）A. 实现存储程序和程序控制B. 缩短指令长度，扩大寻址空间，提高编程灵活性C. 可直接访问外存D. 提供扩展操作码的可能并降低指令译码的难度34. 在CPU中跟踪指令后继地址的寄存器是（）A. 主存地址寄存器B. 程序计算器C. 指令寄存器D. 状态条件寄存器35. 系统总线地址的功能是（）A. 选择主存单元地址B. 选择进行信息传输的设备C. 选择外存地址D. 指定主存和I/O设备接口电路的地址36. 采用DMA方式传送数据时，每传送一个数据就要用一个（）时间A. 指令周期B. 机器周期C. 存储周期D. 时序信号37. 某寄存器中的值有时是地址，因此只有计算机的（）才能识别它A. 译码器B. 判断程序C. 指令D. 时序信号38. 在定点运算器中，无论采用双符合位还是单符号位，必须有（），它一般用（）来实现A. 译码电路，与非门B. 编码电路，或非门C. 溢出判断电路，异或门D. 移位电路，异或非门39. 若CPU的地址线为共16条，而某存储器芯片单元为2K，则加在该存储器芯片上的地址线为（）A. A0A10B. A0A11C. A0A12D. A0A1340. 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）A. DRAMB. SRAMC. 闪速存储器D. EPROM41. 指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现（）A. 堆栈寻址B. 程序的条件转移C. 程序的无条件转移D. 程序的条件转移或无条件转移42. 异步控制常用于（）作为其主要控制方式A. 在单总线结构计算机中访问主存与外围设备时B. 微型机的CPU中C. 硬布线控制器中D. 微程序控制器中43. 多总线结构的计算机，采用（）方法，对提高系统的吞吐率最有效A. 多端口存储器B. 提高主存的速度C. 交叉编址多模块存储器D. 高速缓冲存储器44. 磁盘驱动器向盘片磁层记录数据时采用（）方式写入A. 并行B. 串行C. 并行-串行D. 串行-并行45. IEEE1394所以能实现数据传送的实时性，是因为（）A. 除异步传送外，还提供等步传送方式B. 提高了时钟频率C. 除优先权仲裁外，还提供均等仲裁，紧急仲裁两种总线仲裁方式D. 以上答案都不正确46. 八位微型计算机中乘除法大多数采用（）实现A. 软件B. 硬件C. 固件D. 专用片47. 采用虚拟存储器的主要目的是（）A. 提高主存储器的存取速度B. 扩大主存储器的存储空间，并能进行自动管理和调度C. 提高外存储器的存取速度D. 扩大外存储器的存储空间48. 算术右移指令执行的操作是（）A. 符号位填0，并顺次右移1位，最低位移至进位标志位B. 符号位不变，并顺次右移1位，最低位移至进位标志位C. 进位标志位移至符号位，并顺次右移1位，最低位移至进位标志位D. 符号位填1，并顺次右移1位，最低位移至进位标志位49. 8259A需（）片级联可以扩展为64级优先级A. 9片B. 8片C. 7片D. 6片50. 双端口存储器所以能提高进行读/写，是因为采用（）A. 高速芯片B. 两套相互独立的读写电路C. 流水技术D. 新型器件51. 二地址指令中，操作数的物理位置不可安排在（）A. 栈顶和次栈顶B. 两个主存单元C. 一个主存单元和一个寄存器D. 两个寄存器52. CD-ROM光盘（）型光盘，可用作计算机的（）存储器和数字化多媒体设备A. 重写，内B. 只读，外C. 一次，外D. 多次，内53. 在单级中断系统中，CPU一旦相应中断，则立即关闭（）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰A. 中断允许B. 中断请求C. 中断屏蔽D. 中断保护54. 具有相同（）的计算机，可以采用不同的（）A. 计算机组成，计算机体系结构B. 计算机组织，计算机体系结构C. 计算机体系结构，计算机组成D. 计算机实现，计算机组成55. 在（）运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否，其（）符号位始终指示正确的符号A. 定点，最高B. 定点，最低C. 浮点，最高D. 浮点，最低56. MOS半导体存储器中，（）可大幅度提高集成度，但由于（）操作，外围电路复杂，所以速度相对较慢A. DRAM，读写B. SRAM，读写C. DRAM，刷新D. SRAM，刷新57. 双端口存储器是一种高速工作的存储器，指同一个存储器具有两组相互独立的（）控制线路，可以对存储器中（）位置上的数据进行独立的存取操作A. 刷新，指定B. 刷新，任何C. 读写，指定D. 读写，任何58. 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的堆栈单元。如果进栈操作的动作顺序是（A）MSP，（SP）-1SP，那么出栈操作的动作顺序应为（）A. （MSP）A，（SP）+1SPB. （SP）+1SP，（MSP）AC. （SP）-1SP，（MSP）AD. （MSP）A，（SP）-1SP59. 微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成（），存放到一个只读存储器了。当机器运行时，一条又一条地读出他们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作A. 微操作B. 微程序C. 微指令D. 微地址60. 在一个计算机系统中，宏流水线是指程序步骤的并行，是（）级流水线A. 微指令B. 部件C. 处理器D. 处理机61. 以下指令存在着哪些类型的数据相关（）A. RAW相关B. WAR相关C. WAW相关D. RAR相关62. 奔腾CPU采用2条指令流水线，能在1个时钟周期内发射2条简单的整数指令，也可发射（）条浮点指令A. 0B. 1C. 2D. 363. 1985年开始出现的第二代计算机，使用（）作为电子器件A. 晶体管B. 电子管C. 大规模集成电路D. 超大规模集成电路64. （）是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面A. 计算机组成B. 计算机组织C. 计算机体系结构D. 计算机实现65. 在定点二进制运算器中，减法运算一般通过（）来实现66. EPROM是指（）A. 随机读写存储器B. 光擦可编程只读存储器C. 电擦可编程只读存储器D. 只读存储器67. 指令格式中的地址码字段，通常用来指定参与操作的（）或其地址A. 操作码B. 指令字C. 数据字D. 操作数68. 程序控制类指令的功能是（）A. 进行算术运算和逻辑运算B. 进行主存与CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送D. 改变程序执行的顺序69. 带有处理器的设备一般称为（）设备A. 智能化B. 交互式C. 远程通信D. 过程控制70. 一条机器指令是由若干条（）组成的序列来实现的，而机器指令的总和便可实现整个指令系统A. 微操作B. 微指令C. 指令D. 微程序71. 在流水过程中存在的相关冲突中，（）是由于指令之间存在数据依赖性而引起的A. 资源相关B. 数据相关C. 性能相关D. 控制相关72. 将微程序存储于ROM中不加修改的控制器属于（）A. 组合逻辑控制器B. 动态微程序控制器C. PLA控制器D. 静态微程序控制器73. 在对RISC机器基本概念的描述中，正确的是（）A. RISC机器不一定是流水CPUB. RISC机器一定是流水CPUC. RISC机器有复杂的指令系统D. CPU配备很少的通用寄存器74. 从执行程序的角度看，最低等级的并行是（）并行A. 指令内部B. 指令级C. 过程级D. 程序级75. 若十六进制数为AC.B，则其十进制数为（）A. 254.54B. 2763C. 172.6875D. 172.62576. 若十进制数为137.5，则其八进制数为（）A. 89.9B. 211.4C. 211.5D. 1011111.10177. 若数值X的补码为0.1101010，则X的原码为（）A. 1.0010101B. 1.0010110C. 0.0010110D. 0.110101078. 若只用双符号位，则发生正溢的特征是：双符号位为（）A. 00B. 01C. 10D. 1179. 补码加法运算是指（）A. 操作数用补码表示，连同符号位一起相加B. 操作数用补码表示，根据符号位决定实际操作C. 将操作数转化为原码后再相加D. 取操作数绝对直接相加，符号位单独处理80. 原码乘法为（）A. 先取操作数绝对值相乘，符号位单独处理B. 用原码表示操作数，然后直接相乘C. 被乘数用原码表示，乘数取绝对值，然后相乘D. 乘数用原码表示，被乘数取绝对值，然后相乘81. 原码加减交替除法又称为不恢复余数法，因此（）A. 不存在恢复余数操作B. 当某一步运算不够减时，做恢复余数操作C. 仅当最后一步余数为负时，做恢复余数操作D. 当某一步余数为负时，做恢复余数操作82. 浮点加减中的对阶的方法是（）A. 将较小的一个阶码调整到与较大的一个阶码相同B. 将较大的一个阶码调整到与较小的一个阶码相同C. 将被加数的阶码调整到与加数的阶码相同D. 将加数的阶码调整到与被加数的阶码相同83. 在下列几种存储器中，CPU可以直接访问的是（）A. 主存储器B. 磁盘C. 磁带D. 光盘84. 若存储周期100ns，每次读出一个字节，则该存储器的数据传输率为（）A. 32*106位/秒B. 8*106位/秒C. 80Mb/秒D. 80*106位/秒85. 静态半导体存储器SRAM指（）A. 在工作过程中，存储内容保持不变B. 在断电后信息仍能维持不变C. 不需动态刷新D. 芯片内部有自动刷新逻辑二 综合应用题：86到100小题86. 已知x=2010*0.1101011,y=2100*(-0.10101101)，请按浮点运算方法完成x + y运算，要求给出具体过程。假设阶码3位，尾数8位，阶码和尾数均采用双符号位补码表示，舍入处理采用0舍1入法。87. 假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0，2，5，4，5，2，5，2，3，5，2，4号。用列表法求采用FIFO+LRU替换策略时的命中率。88. 利用串行方式传送字符，没秒钟传送的比特（bit）位数常称为波特率。假设数据传送速率是180个字符/秒，每一个字符格式规定包含11个数据位（1个起始位，1个停止位，1个校验位，8个数据位），问传送的波特率是多少？每个比特位占用的时间是多少？89. 假设某计算机的运算器框图如图（1）所示，其中ALU为16位的加法器（高电平工作），SA，SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读，写控制如图（2），（3）所示：16位数据总线ALU16位 LDALU 16位 LDALUSA SB Rset16位RW4个通用寄存器 RA0 RA1 RA2 RA3读选择写选择 要求：（1）设计微指令格式 （2）画出ADD,SUB两条微指令程序流程图90.设有一个具有20位地址和64位字长的存储器，问：读控制R0RA0RA1选择100R0101R1110R2111R30xx不读出图（2）写控制WWA0WA1选择100R0101R1110R2111R30xx不写入图（3）（1）该存储器能够存储多少个字节的信息？（2）如果存储器由256K*8位SRAM芯片组成，需要多少片？（3）需要多少位地址作芯片选择？为什么？91. 磁盘，磁带，打印机三个设备同时工作。磁盘以20us的间隔发DMA请求，磁带以30us的间隔发DMA请求，打印机以120us的间隔发DMA请求，假设DMA控制器每完成一次DMA传输所需时间为2us，画出多路DMA控制器工作时空图92. 四位运算器框图如下图所示，ALU为算术逻辑单元，A和B为三选一多路开关，预先已通过多路开关A的SW门向寄存器R1，R2送入数据如下：R1=0101，R2=1010。寄存器BR输出端接四个发光二极管进行显示。其运算过程依次如下：显示灯BRLDBR BUSS3S2S1S0ALU（74181）MCnAS0 01 10 11 01 10 11 BS0AS1 BS1 R1 R2 SW R1 R2 BRR1LDR1R2LDR2A B （1）R1（A）+R2（B） BR（1010）； （2）R2（A）+R1（B） BR（1111）； （3）R1（A）+R1（B） BR（1010）； （4）R2（A）+R2（B） BR（1111）； （5）R2（A）+BR（B） BR（1111）； （6）R1（A）+BR（B） BR（1010）；试分析运算器的故障位置与故障性质（“1”故障还是“0”故障），说明理由93.用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽94.下图表示使用快表（页表）的虚实地址转换条件，快表存放在相联存储器中，其中容量为8个存储单元。问： （1）当CPU按虚拟地址1去访问主存时，主存的实地址码是多少 （2）当CPU按虚拟地址2去访问主存时，主存的实地址码是多少 （3）当CPU按虚拟地址3去访问主存时，主存的实地址码是多少页号该页在主存中的起始地址3342000253800079600066000044000015800005500003070000虚拟地址页号页内地址1150324270128348051695.画出PCI总线结构框图，说明HOST总线，PCI总线，LAGACY总线的功能96.什么是SCSI？若设备的优先级依次为CD-ROM，扫描仪，硬盘，请用SCSI进行配置，画出配置图97.试推导磁盘存储器读写一块信息所需的总时间公式98.CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns 求：（1）Cache/主存系统的效率。（2）平均访问时间99.一台处理机具有如下指令格式2位6位3位3位xOP源寄存器目标寄存器地址格式表面有8位通用寄存器（长度16位），X指定寻址模式，主存实际容量为256K字（1） 假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域OP=6位，请问地址码域应分配多少位？指令字长度应有多少位？（2） 假设X=11时，指定的那个通用寄存器用作基值寄存器，请提出一个硬件设计计划，使得被指定的通用寄存器能访问1M主存空间中的每一个单元100.总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出读数据的同步时序图试题二 参考答案及解析一， 选择题1. D2. B3. C4. C5. A6. A7. D8. A9. C10. A11. C12. D13. C14. B15. C16. C17. D18. B19. B20. B21. D22. A23. A24. C25. D26. C27. A28. A29. C30. B31. C32. C33. B34. B35. D36. C37. C38. C39. A40. C41. D42. A43. A44. B45. C46. A47. B48. B49. A50. B51. B52. B53. C54. C55. A56. C57. D58. B59. C60. D61. B62. B63. A64. C65. D66. B67. D68. D69. A70. B71. B72. D73. B74. A75. C76. B77. D78. B79. A80. A81. C82. A83. A84. D85. C三 综合应用题86. 【X】浮=00010，00.11010011【Y】浮=00100，11.01010011(1) E=Ex-Ey=-2，应使Mx右移2位，Ex加2，所以【x】浮=0.00100，00.00110100(11)(2) 00.00110100(11)+ 11.0101001111.10000111(11) 所以x+y=00100，11.10000111(11)(3) 左规X+y=00011，11.00001111(10)(4) 舍入采用0舍1入法处理，则有11.00001111+ 111.00010000所以x+y=00011，11.00010000(5) 阶码符号位为00，不溢出所以x+y=(00011，11.00010000)补=(00011，11.11110000)原=2011*(-0.11110000)87. 求解表格如下所示： 页面访问序列025434命中率a0254346/12=50%b0252352c0244435命中命中命中命中命中命中88. 波特率为： 11位*180/秒=1980波特每个比特位占用的时间Td是波特率的倒数： Td=1/1980s=0.505*10-3s=0.505ms89. 微指令字长12位，微指令格式如下：01234567891011F1F2RWF3F4F5F6F7F8各字段意义如下：F1-读R0-R3的选择控制F2-写R0-R3的选择控制F3打入SA的控制信号F4打入SB的控制信号F5-打开非反向三态门的控制信号LDALUF6-打开反向三态门的控制信号LDALU，并使用加法器最低位加1F7-锁存器SB清零RESET信号F8-一段微程序结束，转入取机器指令的控制信号R-寄存器读命令W-寄存器写指令(2)ADD和SUB两条指令的微程序流程图，如下图所示。 取值测试SUB ADDR3 SAR2 SBSA-SB S3R0 SAR1 SBSA- SB R14 15 26 390. (1) 220*64/8B=1M*8B=8MB (2) 8MB/(256k*8/8b)=8MB/256KB=32片 (3)因为每8个芯片组成一组256K*64位的存储器，每片芯片有18位地址(对应于256个存储单元)，所以低18位地址直接接芯片的18位地址端，高2位地址通过2:4译码器做芯片选择。91. 如下图所示：磁盘磁带打印机DMA控制器20us30us2usT1 T2 T3 T4 T5 T6 T7 T8tttt 92. 运算器的故障位置在多路开关B，其输出始终为R1的值。分析如下： (1)R1(A)+R2(B)=1010，输出结果错； (2) R2(A)+R1(B)=1111，结果正确，说明R2(A)，R1(B)无错； (3) R1(A)+R2(B)=1010，结果正确，说明R1(A)，R1(B)无错，由此可断定ALU和BR无错 (4) R2(A)+R2(B)=1111。结果错。由于R2(A)正确，且R2(A)=1010，本应R2（B）=1010，但此时推知R2（B）=0101，显然，多路开关B有问题 (5) R2(A)+BR(B)=1111。结果错。由于R2(A)=1010，BR(B)=1111，但现在推知BR(B)=0101，证明开关B输出有错 (6) R1(A)+BR(B)=1010。结果错。由于R1(A)=0101，本应BR(B)=1111，但现在推知BR(B)=0101，仍证明开关B出错 综上所述，多路开关B输出有错。故障性质：多路开关B输出始终为0101。这有两种可能：一是控制信号BSO，BSI始终为01，股始终选中寄存器R1，二是多路开关B电平输出始终嵌在0101上 93. 假设：（1）存储器模块字长等于数据总线宽度 （2）模块存取一个字的存储周期等于T （3）总线传送周期为 （4）交叉存储器的交叉模块数为m 交叉存储器为了实现流水线方式的存储，即每经过t时间迟延后启动下一个模块，应满足T=m (1)交叉存储器要求其模块数=m，以保证启动某模块后经过m时间后再次启动该模块，它的上次存取操作已经完成。这样连续读取m个字所需要时间为t1=T+(m-1)=m+m-=(2m-1) (2)故存储器带宽为W1=1/t1=1/(2m-1)* (3)而顺序方式存储器连续读取m个字所需要时间为t2=mT=m2*存储器带宽为W2=1/t2=1/(m2*)比较（3）和（5）式可知，交叉存储器带宽W1大于顺序存储器带宽W294.（1）用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324 （2）主存实地址码=96000+0128=96128 （3）虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。95. PCI总线结构框图如下图所示：处理器 处理器 主存 主存 /cache /cache 控制器PCI设备 PCI设备 HOST桥 主设备 目标设备 目标设备 RAM I/OPCI设备PCI/LAGACY总线桥 PCI/PCI桥LAGACY LAGACY PCI设备 PCI设备设备 设备LAGACY总线（ISA