低频数字式相位测量仪.doc

低频数字式相位测量仪摘要本低频数字式相位测量仪由数字式移相信号发生器、模拟移相网络、数字相位测量部分以及人机接口等模块组成。数字式移相信号发生器采用双路时统DDS技术，基于FPGA实现。相位测量部分采用基于相位时间变换的等精度测量技术，由单片机控制CPLD实现。本系统硬件设计应用了EDA技术，软件设计采用基于C51的模块化设计技术，总体上较好地完成了题目基本和发挥部分的要求。并增加了扫频、扫相、扫幅及相位打印功能，扩展了模拟移相器移相范围及相位显示形式。关键词： 时统DDS数字移相 等精度数字测相 FPGA/CPLD一.方案论证与选择根据题目要求本系统可分解为数字式移相信号发生器、模拟移相网络及相位测量部分等三个模块。模拟移相网络已由题目给出，以下对另两部分实现方案进行论证。（一）数字式移相信号发生器方案论证方案一：用PLL频率合成技术产生正弦波信号，将其通过FFT变换到频域，再乘以一定的旋转因子，即相当于时域的时延（移相）。不同的旋转因子对应不同的移相，但对不同频率的输入信号进行移相时，需要调整滤波器参数或改变滤波器采样率。前者运算量较大，后者需要用到PLL技术，硬件繁琐。方案二：应用单片机产生移相信号。将正弦波信号数字化，形成数据表存入FLASH或EPROM等非易失性存储芯片中，单片机交叉读出该数据表中的数据，形成两路波形信号，送往两路D/A，得到两路具有一定相位差的正弦波。这种处理方式的实质是将数据地址的偏移量映射为信号间的相位差。但受单片机速度限制，这种方法难以产生较高频率的信号。方案三： 采用DDS技术产生移相信号。1、DDS频率合成DDS频率合成的基本原理是使用稳定的参考时钟源作为抽样时钟，通过地址累加来寻址波形查找表得到波形的幅度抽样值，然后将抽样值经D/A转换和低通滤波输出平滑的波形。图1.1给出了DDS的工作原理框图。 图1.1 DDS基本原理框图图1.1中相位累加器（N为位数）以频率控制字K为间隔对地址进行累加，将累加结果的最大有效位数H作为ROM查找表的地址（ROM中存储波形数据），通过D/A转换将所查地址单元的波形数据转化为模拟量，再由低通滤波器滤出其基波成分。其输出频率为= （1-1）式中：为相位累加器时钟频率。通过改变K即可改变输出波形的频率。2、数字移相的实现设计两路时统相位加法器：一路以频率控制字K累加，另一路以前一路的累加值叠加一相差控制字P。两路加法器的模值均取M。通过相加后的两路地址对预先写入波形数据的两块ROM进行寻址读数，即能得到同频，带移相信息的两路波形信号。3、移相信号幅度控制的实现由DDS前级输出的两路波形分别通过两级D/A实现波形产生和幅度控制。由单片机控制第一级D/A的输出，作为第二级乘法型D/A的参考，从而实现移相信号幅度的数控。综上所述，双路时统DDS数字移相方法对输出信号的频率、相位和幅度都数控调节，因此，本设计选用DDS方案设计数字式移相信号发生器。（二）相位测量部分方案论证方案一：利用单片机实现测量相位差，实现框图如图1.2所示。 图1.2 利用单片机实现测量相位差原理图直接利用单片机的内部时钟以异或门的输出为闸门进行计数。理论上晶振为12M时MCS-51单片机的最窄脉宽为1us，误差即为1us。当要实现的步进时，计数脉宽最少为360us，以正弦波计，最高的频率为2.78KHz。显然，此种方法硬件原理上难以保证测量精度，需在软件上采用技术来提高精度，增加了软件量。方案二：采用相差电压测量法。即通过数字鉴相器，如异或门鉴相电路输出相差脉冲，经过低通滤波器滤出其中的直流成分（其中含有相位信息），设计原理框图如图1.3所示。图1.3 数字鉴相、相位电压法原理框图此方案为数字方法与模拟方法相结合，数字鉴相器的设计解决了模拟鉴相器的频带限制，但精度问题依然存在。方案三：采用相差时间测量法。设计原理框图如图1.4所示。 图1.4数字鉴相、相位时间法原理框图两路信号A、B的相位差通过测量鉴相输出脉冲的时间宽度得到。再通过鉴相器的两输入信号的上升沿控制计数器的数据锁存、清零测出相差脉冲宽度。数字鉴相波形图如图1.5 所示。 图1.5 数字鉴相波形图输入信号A的上升沿先锁存上次周期计数值，然后使计数器清零并重新启动计数；输入信号B的上升沿锁存脉宽计数值。则相位差的计算公式为： (1-2)从（1-2）式可以看出，相差的精度只与有关，而与被测信号的频率和计数时标频率的精度无关，从而消除了这两者对测量精度的影响。只要选取适当的计数时标使有效位数不低于4位，则相差的精度能达到0.1度。此方案的相位测量精度高且便于控制。因此选用方案三。 二.系统设计与理论计算系统各部分组成原理如图2.1所示。其中数字式移相信号发生器以FPGA为设计核心，采用时统双路DDS技术，输出同频、具有设定相位差及幅度的两路信号。模拟移相网络采用题目给定的电路形式，共有3组参数，采用手动方式切换。相位测量部分通过对输入信号整形、鉴相、测量及处理显示进行相位及频率测量。图2.1 系统总体框图（一）数字式移相信号发生器理论分析与计算1、数字移相信号发生器的构成数字移相器的构成框图如图2.2所示。单片机向FPGA写入频率控制字K、相差控制字P。频率控制字K决定两路DDS输出信号频率的大小。相位累加器A的值经锁存后作为波形存储器A的寻址地址。相位加法器在相位累加器A的基础上累加相差控制字P，得到波形存储器B的寻址地址。两路DDS寻址地址的差P决定两路输出信号的相差大小。为了提高速度，采用2级流水线技术。相位加法器锁存相位累加器A的值时，已比相位累加器A相对延时了一个脉冲。相位累加器A后加地址寄存器，以锁存相位累加器A前一时刻的值，使相位累加器A、相位加法器达到设计上的同步。图2.2 数字移相器的构成框图输出信号由第二级D/A输出，其幅值由第一级D/A控制在0.35.0 V之间。2、数字移相信号发生器参数计算设P为两路信号A、B之间地址差即相差控制字，M为波形存储深度（为方便设定相位累加器的模值与波形存储深度相同，这里取M=36000），则所设相差为： （2-1）令P=1，得移相设定精度为由式（2-1）推知，相差控制字P为： （2-2）设为DDS时钟频率，为系统时钟频率（36MHz）， n为前置分频器分频比（50），K为频率控制字，则所设频率为：=20（Hz） （2-3）令K=1，得频率设定精度为由式（2-3）推知，频率控制字K为： （2-4）设为前级D/A参考电压（5V），为后级D/A参考电压，N为D/A位数（8位），为幅度控制字，则输出信号电压幅度为： (2-5)令=1，得幅度设定精度为由式（2-5）推知，幅度控制字为： (2-6) 如前所述，DDS时钟频率=720KHz，而题目要求输出信号频率范围为20Hz20KHz，由此可知，DDS输出信号第一镜象频率最低为=700KHz，因此低通滤波器截止频率应满足： （2-7）（二）模拟移相网络理论分析与计算 图2.3 模拟移相网络1、模拟移相网络的传递函数相位超前网络， (2-8)相位滞后网络， (2-9)设图2.3中滑动变阻器的比例系数为（01），根据叠加定理，得出网络的传递函数为 （2-10）2、模拟移相网络的参数计算题目要求连续相移范围：（4545），本系统按（）设计，即由式（2-9）（2-10）， 得出: ,此时的传递函数为: （2-11）增益随的变化关系为： (2-12）相移随的变化关系为： （2-13）通过Matlab仿真，模拟移相器的幅度及相位特性曲线如图2.4所示。图2.4 传递函数曲线幅相相应图由图2.4可见，相位在（）内连续单调可调；增益随的变化作抛物线变化，最小增益0.25。按移相（）范围，确定，如表2.1所示。 表2.1模拟移相网络各频点元件参数表频率参数（）（uf）（）（uf）100Hz91012.7K11KHz9100.12.7K0.110KHz9100.012.7K0.013、移相网络的输入阻抗 本设计中将三个移相网络并联，其等效输入阻抗模型如图2.5所示： 图2.5 移相网络等效输入阻抗模型首先计算网络的输入导纳，转化到阻抗为：f=100Hz：1.0489*10f=1KHz： 4.4929*10f=10KHz：6.8346*10由于移相网络的输入阻抗很低，这就要求前级信号的输出阻抗的要小于其中的最小值。（三）相位测量部分分析与计算(1)相位测量部分理论分析 输入信号A输入信号B 图2.6 数字鉴相原理图数字鉴相原理图如图2.6所示，输入信号A的上升沿先锁存上次周期计数值，然后使计数器清零并重新启动计数；输入信号B的上升沿锁存相差脉宽计数值。 (2)相位测量部分参数计算 利用测周法测频，为测相时钟频率，频率测量公式为： （2-14）相差测量公式为： (2-15)从式（2-15）可以看出，相差的精度只与有关，而与被测信号的频率和测相时钟频率的精度无关，从而消除了这两者对测量精度的影响，因此得出相位测量精度为： (2-16）从式（2-16）可知，只要=360就能达到题目要求的相位测量绝对误差2，即1。因此，由式（2-14）得出测相时钟最低频率为：20KHz3607.2MHz （2-17）本设计选测相时钟=36MHz。 三.单元电路设计与实现（一）数字式移相信号发生器的设计与实现1、数字式移相信号发生器的逻辑设计移相器逻辑采用一片ALTERA公司的FPGA EP1K50TC144-3实现，它有5万个可编程逻辑门。图3.1为顶层逻辑图，其底层逻辑用AHDL语言设计。 图3.1 双路时统DDS顶层逻辑图图3.2 DDS仿真波形图DDS仿真波形如图3.2所示。图中，两路信号以频率控制字p_acc15.0步进寻址，它们的地址差为相差控制字shift_phase15.0，且达到了严格的时钟同步。仿真结果符合设计要求。 图3.3 DDS仿真波形如图2、程控增益电路设计利用乘法器型D/A转换器实现增益程控。乘法器型D/A转换器的内部结构一般是电阻R2R梯形网络，并集成有多路模拟开关。因此可以反向利用D/A转换器的内部电阻网络实现程控增益控制。本设计中D/A芯片选用TLC 7528，图3.4给出了实现原理图。图3.4 程控增益电路3、低通滤波器的设计如图3.5所示，UAF42芯片外围仅接两个电阻和，其低通滤波输出的截止频率为： (3-1)其中:=50K，=1000pF现取=2K，则=80KHz，符合式（2-7）要求，可以滤掉镜象谐波。图3.5 UAF42低通滤波接法图（二）移相网络的设计与实现根据题目要求，移相网络输入信号的频率有3个值，需要搭接3个不同的移相网络，由拨码开关控制，继电器进行切换。网络构成见图3.6，其中双T网络的具体电路形式如图2-2所示，运算放大器采用TL084，元件参数值按表2-1选取。图3.6 网络构成图（三）相位测量部分的设计与实现 本部分包括前端调理电路及数字鉴相器两部分。前端调理电路由前置放大器和迟滞过零比较器组成。图3.7给出其中一路电路原理图。图3.7输入信号调理电路图数字鉴相器的逻辑设计如图3.8所示。其中a、b为鉴相器的两路输入信号，ck为标准计数时钟。分别将周期计数值t20.0、脉宽计数值p20.0传回单片机，进行处理得到相位差。 周期/相差脉冲计数器相差锁存器周期锁存器锁存使能信号标准计数时钟 图3.8数字鉴相器逻辑图（四）线性稳压电源 图3.9 电源设计原理图电源是整机能源的提供者，为了保证电源部分不对性能指标造成影响，采用性能优良的集成稳压电路、大小功率电路分开供电。具体电路如图3.10所示。（五）单片机小系统单片机小系统以AT89C55WD单片机为核心，程序存储器容量20K。数字移相器和数字测相部分分别由两个独立的单片机小系统支持，都采用MPG1012-B1（128*64）点阵液晶作为显示模块，它内藏T6963C液晶显示控制器；选用zlg7289A作键盘管理器件，zlg7289A具有SPI串行接口功能。（六）打印接口电路MCU将存储的相差及频率信息通过其接口送给打印机，这里使用的打印机接口标准为centronix，共用了10根信号及控制线与MCU系统相接，如图3.10所示。图3.10 打印机接口原理图 四.软件设计软件设计分为数字式移相信号发生器和相位测量部分两个独立部分。（一）数字式移相信号发生器控制软件：主要完成数字式移相信号发生器相差、频率、幅度的设置等功能。设定值均通过液晶显示屏显示，全页面化操作。数字移相软件流程如图4-2所示。键盘分布： 图4.1 键盘分布图图4.2 软件操作框图（二）相位测量部分软件：主要完成从CPLD读数据并处理、显示、打印等功能。软件将相差测量值进行滑窗平均，以得到0.1的显示分辨力。相位测量软件流程如图4-2所示。按键操作：F8:相差显示模式切换：0o359.9o，02 -180o180o，- F15:打印流程图如图4.3所示。 图4.3 相位测量流程图五.系统调试、测试及结果分析（一）系统调试1、调试仪器 电脑 1台 H51/T仿真器 1台2、系统调试方案使用H51/T仿真器，调试键盘输入，液晶显示，扩展I/O口的读写操作。各软件模块分别调试，编写短小的调试子程序，观察读到（接收）数据与写出（发送）数据是否与理论值相符。（二）系统测试及结果分析 1、测试条件 环境温度：25电源电压220V市电（加到自制线性稳压电源上）。2、测试仪器 MOTECH FG-506 信号发生器 6MHzAgilent 33120A 信号发生器 15MHz Tektronix TDS210 数字示波器 60MHz DT890D 数字万用表3、测试方案、数据及结果分析（1）移相网络测试 a、移相范围的测试测试方法：移相网络输入端分别接100Hz、1KHz、10KHz的信号，改变图2.3中滑动变阻器RW的阻值，用示波器测量两路输出信号的相差。表5.1 移相网络的移相范围测试数据表测量次数信号频率示波器读出时间差对应相差（度）1100Hz1444us-522100Hz1388us 5031KHz150us-5441KHz127us 46510KHz152ns-55610KHz181ns 65结果分析：移相网络两路输出信号的相差范围在内变化，符合题目要求。b、输出信号峰峰值测试测试方法：移相网络输入分别接100Hz、1KHz、10KHz的信号，改变图2.3中滑动变阻器A、B的阻值，用示波器测量两路输出信号的峰峰值。表5.2 移相网络输出信号峰值测试数据表频率测试值范围范围99.36Hz268mV-5.2V288mV-5.2V1.026KHz188mV-5.01V294mV-5.2V10.08KHz280mV-5.04V264mV-5.52V结果分析：峰峰值范围为0.3V5V，符合题目要求。(2)数字式移相信号发生器测试 a、预置频率功能测试测试方法：用键盘输入预置频率，用MOTECHFG-506信号发生器的测频功能分别测量两路输出信号的频率。表5.3 数字式移相信号发生器频率步进测试数据表测量次数123456预置频率（Hz）2015.98K20KA路输出频率（Hz）20.0039.9915.97915.95919.99919.979B路输出频率（Hz）20.0039.9915.97915.95919.99919.979结果分析：数字式移相信号发生器具有频率预置、能实现在20Hz20kHz频率范围内以20Hz频率步进的功能，满足设计要求。 b、预置峰峰值功能测试测试方法：用键盘输入预置峰峰值，用示波器分别测量两路输出信号的峰峰值。 表5.4 峰峰值控制测试表测量次数A输入峰峰值（V）A输出峰峰值（V）误差（V）B输入峰峰值（V）B输出峰峰值（V）误差(V)10.30.3280.0280.30.3320.03220.50.5440.0440.50.5360.03631.01.080.0801.01.140.14042.52.640.1402.52.620.12055.05.240.2405.05.240.240结果分析：数字式移相信号发生器具有峰峰值预置功能，符合题目要求。 c、预置相差功能测试测试方法：预置不同峰值，不同频率的两路移相信号，用示波器观测其输出的相差。 表5.5 输出相差的测试数据表测量次数预置A峰值（V）预置B峰值（V）预置频率预置相差（度）示波器显示时间差对应计算相差（度）相差误差（度）10.30.320000.00.020.35.020120166ms119.60.435.05.02035949.9ms359.20.240.30.3100000.00.050.35.01001203.3ms120.10.165.05.010035910ms3590.070.30.31000000.00.080.35.01000120330us120.10.190.35.01000+340us121.10.1100.35.01000+01220.0115.05.010003591ms358.90.1120.30.310000000.00.0130.35.01000012067us1200.0145.05.010000240133us240.10.1155.05.010000-133us239.10.1160.30.320000000.00.0170.35.0200003595us359.10.1185.05.02000024002400.0结果分析：数字式移相信号发生器具有0359相差预置及1步进功能。误差在允许范围内，符合题目要求。 （3）相位测量部分的测试： a、输入阻抗的测量 图5.1 阻抗测试电路图测试方法：建立输入阻抗测试网络，电路连接如图5.1所示。在相位测量部分的输入端串联电阻R=1M，前端加电压源，用示波器测量相位测量仪输入端的电压，则存在关系： （5-1）得出： （5-2）即求出输入阻抗。结果分析：在输入不同频率信号及正负压直流信号的测试中，输入阻抗在1M左右，符合题目要求。 b、频率测量功能的测试测试方法：用信号源产生频率为20Hz20KHz，幅度为0.35.0V的信号，同时加入相位测量部分两输入端，观察相位测量部分的频率显示范围。表5.6 相位测量部分频率测量数据表测量次数输入信号频率（Hz）输入信号峰值(V)显示频率值（Hz）相对误差1201.019.90.5%2205.020.00.0%31002.5100.00.0%41k3.01000.00.0%510k4.010000.50.0%620k1.020014.00.1%720k5.020014.00.1%结果分析：相位测量部分具有测频功能，频率测量范围符合题目要求。c相差绝对误差的测量：测试方法：用一台信号源产生频率20Hz20KHz、峰值0.35.0V的正弦波信号，同时加入相位测量部分的两输入端。观测相位测量的显示结果，看其是否2。测试数据表： 表5.7 相位测量绝对误差测量数据表测量次数输入信号频率（Hz）输入信号峰