时分中继课程设计.doc

电 子 信 息 与 电 气 工 程 系课程设计报告 设计类型： 课程设计综合课程设计 设计题目： 数字时分复用与中继传输 系 别： 电子信息与电气工程系 年级专业： 学 号： 学生姓名： 指导教师： 2010年 12月 16日通信技术创新课程设计课程设计任务书设计题目数字时分复用与中继传输设计类型验证型导师姓名查长军主要内容及目标通过时隙的改变和调整实验，进一步理解时分复用的概念并说出数字时分复用技术优越之处。具有的设计条件RZ8623程控交换实验系统2套，电话机2个，示波器一台及相关导线与中继线。计划学生数及任务计划需要3人计划设计进程1、从接题开始收集资料、准备设计2、第1周 画出设计框图，制定设计方案3、第2周 实验调试和完善，同时编写设计报告参考文献1、RZ8623程控交换综合实验讲义 南京润众科技有限公司2、程控数字交换与交换网（第二版） 叶敏 北京邮电大学出版社2003.1目 录1摘要：42 交换系统组成与结构42.1交换系统总体介绍42.时分中继实验82.1 实验目的82.2 实验方法83 实验步骤103.数字交换网络芯片MT8980介绍123.1 简要说明123.2 引出端符号说明123.3 引出端功能说明133.4 电路的基本原理134.实验相关波形165 实验总结196参考文献19数字时分复用与中继传输1摘要：在数字通信系统中，对模拟信源使用抽样、量化、编码等过程进行数字化后，一般都采用时分复用来提高信道的传输效率。复用就是用同一个信道传输多路信号（如语音、数据、图像信号）。为了在接收端能将多路信号区分开，必须使不同路信号具有某种不同的特征、按照区分多路信号的方式可以把复用分为时分复用、频分复用和码分复用。时分复用就是将传输时间分为多个互不重叠的时隙，利用不同时隙传输各路不同信号，多路信号使用各自的时隙，合路称为一个复用信号，在同一信道中传输。在接收端可以按同样的规律把多路信号从复用的一路信号中分开。2 交换系统组成与结构2.1交换系统总体介绍 图1-1是程控交换实验系统方框图，图1-2是程控交换实验系统结构图。216 CPLD可编程器件 5 C P U 中 央 处 理 器10液晶显示12中继通信接口11工作电源10键盘输入电路12计 算 机 通 信 接 口13交换工作状态指示电路PC12出局9话路交换控制器二次开发7交换网络系统2 PCMCODEC4 PCMCODEC 1 PCMCODEC3 PCMCODEC2 用户线接口电路 4 用户线接口电路1 用户线接口电路3 用户线接口电路甲（一）甲（二）乙（二）乙（一）8 记发器9 话路交换控制器14 双音多频接收图1-1 交换系统方框图 图1-2 RZ8623程控交换实验系统结构图程控交换系统由14个电路模块组成，各模块的组成及主要作用如下：1.模块14：模块14分别是电话机甲（一）、甲（二）、乙（一）、乙（二）的用户线接口电路和PCM编译码电路。具体叙述如下：(1) PBL 38710用来实现二/四线变换，摘挂机检出，铃流驱动和用户话机接口等功能；(2) TP3067主要实现PCM编译码功能；(3) MT8870（甲方或乙方的两个话机合用一片）用来接收双音多频信号，把检测到的被叫用户电话号码，送给记发器CPU以便控制交换网络接通被叫用户话路。2.模块5：模块5是中央处理器电路，主要由U102（AT89C51）组成，完成键盘扫描和液晶显示、工作状态指示与显示、交换命令的转接和控制接收学生的下载程序。3.模块6：模块6是CPLD可编程模块（U101），它产生并输出下列信号： (1)500Hz连续方波（即拨号音信号） (2)忙音脉冲，即0.35秒通、0.35秒断的周期方波 (3)回铃音脉冲，即1秒通、4秒断的周期方波 (4)25Hz周期方波（振铃信号） (5)PCM编译码器的时钟信号电路，它提供四片TP3067所需的2048KHz及8KHz的时钟脉冲。 (6)各接口间的控制信号。4.模块7：模块7是交换网络，它包括三大部分： (1)人工交换网络部分：主要由S201和M201组成，通过手动设置跳线完成人工交换工作。 (2)空分交换网络部分：主要由MT8816芯片构成，完成空分路由选通。 (3)数字时分程控交换网络：主要由MT8980芯片、74HC573及一些外围电路构成。5.模块8：模块8是记发器电路：它是CPU中央处理器及控制检测电路，主要由CPU芯片U101 （AT89C51）、CPLD可编程器件EPM7128、锁存器74HC573等组成，它们在系统软件的作用下，完成对话机状态的监视、信号音及铃流输出的控制、电话号码的识别、交换命令发送等功能。具体叙述如下： (1)用户状态检测电路：接收各个用户线接口电路输出的用户状态检测信号DETX（X是话路的序号），可以是A、B、C、D，例如DETA是第一话路的用户状态检测信号（下面文字说明中标号的X含义与此处相同），信号直接送入CPU的P1口，以识别主、被叫用户的摘挂机状态。(2)信号音控制电路：主要由单片机U101及4066的电子开关组成，由CPU经EPM7128口输出的拨号音控制信号（SELA1）、忙音控制信号（SELA2）、回铃音控制信号（SELA3）的作用下，分别分时地将上述三种信号通过U305电子开关送入主叫用户。(3)铃流控制电路：由上述的单片机U101、EPM7128和用户线接口芯片PBL 38710的有关管脚等组成。自动交换时，在单片机U101作用下，EPM7128口输出的振铃控制信号（RING），铃流音信号送给PBL38710，由PBL38710提升铃流信号电压，使其有效值达到75V左右，送往电话机。(4)DTMF接收控制电路：主要由EPM7128可编程器件和CPU的中断端口组成，当8870收到电话号码后，便发出使能信号（12EN或34EN）向CPU申请中断，同时收电话号码数据（DTMFD14）送给CPU（U101）和EPM7128进行处理。6.模块9：模块9是话路交换控制器电路：主要由U103、U105、U107、U01及学生二次开发程序U109构成。7.模块10：模块10是液晶显示和键盘输入电路：它们共同完成交换功能选择，对话路交换状态显示、话路时隙设置等功能。8.模块11：模块11是工作电源：分别是-48V、-12V、接地、+5V、+12V。9.模块12：模块12是空分中继接口和计算机通信接口：用于与另一台实验箱或计算机进行通信。中继接口主要由J103、U101和空分交换模块组成，而计算机通信接口主要由J201、U102和MAX202组成。10.模块13 ：模块13是交换工作状态指示电路：用来指示系统工作于人工、空分或时分交换工作状态。11.模块14 ：模块14是双音多频检测电路：由8870芯片及一些外围电路构成，用来接收电话号码数据（DTMFD14）送给CPU（U101）和EPM7128进行处理。2.时分中继实验2.1 实验目的1通过时隙的改变和调整实验，进一步理解时分复用的概念。2. 如果与前一个实验相比，说出数字时分复用技术优越之处。2.2 实验方法 打开电源开关，选择“时分中继”，按确认。见图16-1所示。此时四个话路（即甲方一、二路，乙方一、二路的PCM的编码波形）的时序初始值分别设置为04、08、16、30，用示波器双踪通道接入到TP202和TP08，通过测量该两点波形来观察32个时隙内的四个话路时序分配的情况，其中TP08为8KHz帧同步窄脉冲信号（零时隙位置，可容纳32个话路复用），TP202为四个话路时分复用输出的波形。闪动的数字即表示对应话路的时隙位置当前可设置，通过上下键可更改此数字。按“确认”键，可更改下一话路的时隙位置，或完成了全部设置并输出时分复用波形。下面是更改复用中话路时隙位置的波形示意图1人工交换2. 空分交换3时分交换4时分中继时 隙 分 配话路1. 04 话路2. 08话路3. 16 话路4. 30 图2-1 数字时分交换时序初始化设置示意图图2-2 数字时分交换时序初始化设置后输出波形图时 隙 分 配话路1. 19 话路2. 21话路3. 24 话路4. 271人工交换2. 空分交换3时分交换4时分中继图2-3 数字时分交换时序改变设置示意图图2-4 数字时分交换时序改变设置后输出波形图1人工交换2. 空分交换3时分交换4时分中继时 隙 分 配话路1. 12 话路2. 13话路3. 14 话路4. 15图2-5 数字时分交换时序排队设置示意图 图2-6 数字时分交换时序排队设置后输出波形图1人工交换2 空分交换3时分交换4时分中继时 隙 分 配话路1. 17 话路2.17话路3. 17 话路4. 17图2-7 数字时分交换时序竞争重叠设置示意图 图2-8 数字时分交换时序竞争重叠设置后输出波形图 本实验中，四个电话用户的数据都是分别放在时分交换网络输入端四路码流的0时隙位置上。通过薄膜开关给每路电话用户分配输出时隙，将这四路码流0时隙的用户数据都搬移到中继线上（一路码流）输出。TP202、TP203可以观测到其时分复用的信号波形。本实验中，采用了一次群速率标准2048Kb/s，而每路话音的数字编码速率为64Kb/s（8 KHz8Bit），这样一帧中就可以容纳32路数据复用。因为本实验平台上只设置了4路电话，所以只能占有一帧中的4个信道位置，其它信道位置高阻状态输出。中继信号通过K201开关自环后，返回时分交换网络，根据呼叫的交换信令将中继线上的用户数据再搬移到某个用户端的接收部分。这样，只要没有新的交换信令出现，则交换网络一直维持这种数据搬移传输状态，从而达到数字交换的目的。 数字时分中继的信号流程框图（见图2-9） 3 实验步骤1. 打开电源开关，按下“复位”键，显示“欢迎使用程控交换实验”，按下“开始”键，进入交换状态选择，此时选择“时分中继”方式，按下“确认”键。2. 给四路电话接口都接上电话单机。示波器一通道（触发）放在TP08上（帧同步窄脉冲，0时隙），另一通道放在TP202上（中继线上的时分复用波形）3. 通过上面介绍的时隙分配的设置方法，分别按照图16-1至图16-8的示意图给每路用户电话分配其在中继线上的时分复用位置，记住这些时隙数据并按“确认”键，输出时分复用波形，见TP202。4. 对某电话单机讲话或按键，可见到只有此电话对应的时分复用数据在不断变化，对照TP02的帧同步窄脉冲波形位置，验证刚才给此电话用户分配的时分复用位置是否正确。5. 我们以甲一路（号码：48）与甲二路（号码：49）为例，进行两路电话用户间的正常呼叫，验证这两路电话是否能正常通话。6. 甲一路与甲二路之间的信息交换是通过时分交换芯片MT8980完成的，下面我们将通过示波器测量波形验证芯片MT8980的工作情况，其方法可参见上一课实验步骤4至实验步骤6。7. 思考主叫甲一路用户和被叫甲二路用户的通信信号的流程。PCM乙二路乙一路甲二路甲一路K201自环中继线时隙分配输出/接收中继局中继线传输图2-9 数字时分中继的信号流程框图3.数字交换网络芯片MT8980介绍3.1 简要说明该器件是8线32信道数字交换电路。它内部包含串-并变换器，数据存储器、帧计数器、控制接口电路、接续存储器、控制寄存器、输出复用电路及并-串变换器等功能单元。输入和输出均连接8条PCM基群(3032路)数据线，在控制信号作用下，可实现240256路数字话音或数据的无阻塞数字交换。它是目前集成度较高的新型数字交换电路，可用于中、小型程控用户数字交换机。电路的基本特性为：(1)输入信通容量为8线32路。输出信道容量为8线32路。(2)信道数据率64kbs。提供256路无阻塞数字交换。具有微处理器控制接口。(3)电源 +5V(4)功耗 30mW(5)工艺 CMOS(6)封装 40引线双列直插3.2 引出端符号说明 数据应答信号输出 帧同步脉冲输入 VSS 负电源(地) 时钟输入 VDD 正电源 DS 数据选通 ODE 输出驱动允许R 读写控制信号 CBO 控制总线输出 片选信号A0A5 地址输入 D0D7 控制数据输入输出 STI0STI7 串行PCM码流输入 STO0STO7 串行PCM码流输出3.3 引出端功能说明 ： 时钟输入，频率为4096MHz，串行码流由此时钟的下降沿定位。 ： 帧同步脉冲输入，它作为2048Mbs码流的同步信号，低电平使内部计数器在下次负跳变时复位。 ： 片选信号输入，低电平有效。DS ： 微处理器接口时数据输入选通信号，高电平有效。 VDD ： 正电源。 VSS ： 负电源，通常为地。R ： 微处理器接口时读、写控制信号，若输入高电平，为读出；若输入低电平，则为写入。 ： 数据应答信号输出(开漏输出)，它为微处理器接口时数据证实信号，若此端下拉至低电平，电路处理完数据，通常 经909(W4)接+5V。ODE ： 输出驱动允许。若该输入保持高电平，则STO0STO7输出驱动器正常工作；若为低电平，则STO0STO7呈高阻。但是如果利用软件控制方式，即使ODE为高电平，也可以置STO0STO7进入高阻态。CBO ： 控制总线输出。每帧由256比特组成，每码元为接续存储器高位256个存储单元第1位的值。第0码流相应的码元先输出。 A0A5 ：微处理器接口时地址信号输入。 D0D7 ：微处理器接口时双向数据输入输出(三态)。 STI0STI7 ： 8路串行输入的PCM基群(32信道)码流，速率为2048Mbs。 STO0ST07 ： 8路三态串行输出的PCM基群码流，速率为2048Mbs。3.4 电路的基本原理 电路由串-并变换器、数据存储器、帧计数器、控制寄存器、控制接口单元、接续存储器、输出复用器与并-串变换器等部分构成。串行PCM数据流以2048Mbs速率(共32个64kbs，8比特数字时隙)分八路由STI0STI7输入，经串-并变换，根据码流号和信道(时隙)号依次存入2568比特数据存储器的相应单元内。控制寄存器通过控制接口，接受来自微处理器的指令，并将此指令写到接续存储器。这样，数据存储器中各信道的数据按照接续存储器的内容(即接续命令)，以某种顺序从中读出，再经复用、缓存、并-串变换，变为时隙交换后的八路2048Mbs串行码流，从而达到数字交换的目的。 如果不再对控制寄存器发出命令，则电路内部维持现有状态，刚才交换过的两时隙将一直处于交换过程，直到接受新命令为止。 接续存储器的容量为25611位，分为高3位和低8位两部分，前者决定本输出时隙的状态；后者决定本输出时隙所对应的输入时隙。另外，由于输出多路开关的作用，电路还可以工作于消息模式(messagemode)，以使接续存储器低8位的内容作为数据直接输出到相应时隙中去。 电路内部的全部动作均由微处理器通过控制接口控制，可以读取数据存储器、控制寄存器和接续存储器的内容，并可向控制寄存器和接续存储器写入指令。此外，还可置电路于分离方式，即微处理器的所有读操作均读自于数据存储器，所有写操作均写至接续存储器的低8位。微处理器对电路的控制主要体现在对内部存储器的读写操作，控制格式为：(一)地址线(A5A0)：若A50，选择控制寄存器，所有操作均针对控制寄存器。若A51，则由A4A0选择时隙号，以保证对各时隙进行控制，如下面寻址表所示。寻址表A5A4A3A2A1A0地址（十六进制）寻址位置0XXXXX001F控制寄存器11100100100100101120213F信道0信道1信道31(二)控制寄存器格式：不用码流地址位存储器选择位模式选择位01723456其中：b7 ：分离方式选择位。当b71时，无论b3、b4是什么状态，所有读操作均读自数据存储器；所有写操作均写至接续存储器低8位。b6 ：输出方式选择位。当b61，ODE1时，为消息方式；当b60，为交换方式。b5 ：不用。b4、b3 ：存储器选择位。00 ：测试芯片时用，通常不能设成此状态。01 ：选择数据存储器。10 ：选择接续存储器低8位。11 ：选择接续存储器高8位。 b2b0 ：码流地址位，决定所选下一操作的输入码流或输出码流号。(三)接续存储器高3位格式：01723456不用各信道控制位其中：b7b3 ：不用。若读操作时，均置为0。b2 ：当b21时，工作于消息方式，接续存储器低8位内容被作为数据送至输出码流中；当b20时，工作于交换方式，即接续存储器低8位的内容作为数据存储器的地址，将输入信道数据读到交换所要求的输出码流的相应时隙中。b1 ：外部控制位。其内容将在下帧从CBO端输出。b0 ：输出允许位。当ODE1时，且控制寄存器b60，若此位为1，则数据输出到相应码流和时隙中；若为0，则输出时隙呈高阻。（四)接续存储器低8位格式：码流地址位01723456信道地址位其中：b7b5 ：码流地址位。这3位