第2章 TMS320C54x的结构原理.ppt

DSP技术原理与应用TheprincipleandapplicationofDSP 第2章TMS320C54x的结构原理 本章知识概要 C54x系列DSP引脚功能及主要特征内外部总线结构中央处理单元 CPU 存储系统片内外设中断系统要求全面了解C54系列芯片的硬件资源 2 1TMS320C54x硬件结构框图 1 内部结构 1 CPU 包括算术逻辑运算单元 ALU 乘法器 累加器 移位寄存器 各种专门用途的寄存器 地址生成器及内部总线 2 存储器系统 包括片内程序ROM 片内单访问的数据RAM和双访问的数据RAM 外接存储器接口 3 片内外设与专用硬件电路 包括片内定时器 各种类型的串口 主机接口 片内锁相环 PLL 时钟发生器及各种控制电路 TMS320C54X内部结构框图 2 1TMS320C54x硬件结构框图 2 TMS320C54x主要特性低功耗 高性能的16位定点DSP芯片 1 CPU部分多总线结构 1条程序总线 3条数据总线和4条地址总线40位ALU 包括1个40位桶形移位寄存器和2个独立的40位累加器17位并行乘法器 与40位专用加法器相连 用于非流水线式单周期乘法 累加 MAC 运算CSSU 比较 选择 存储单元 用于加法 比较选择指数编码器 单个周期内计算40位累加器中数值的指数双地址生成器 包括8个辅助寄存器和2个辅助寄存器算术运算单元 ARAU 2 1TMS320C54x硬件结构框图 2 TMS320C54x主要特性低功耗 高性能的16位定点DSP芯片 2 存储器系统192K字可寻址存储空间 程序存储空间 数据存储空间及I O空间 并可进行适当扩展 片内双寻址RAM DARAM C54x中的DARAM被分成若干块 在每个机器周期内 CPU可以对同一个DARAM块寻址 访问 2次 即CPU可以在一个机器周期内对同一个DARAM块两次读或写操作 DARAM可以映射到程序空间和数据空间 但一般情况下 DARAM总是映射到数据空间 用于存放数据 片内单寻址RAM SARAM 如C548 C549 C5410等 2 1TMS320C54x硬件结构框图 2 TMS320C54x主要特性低功耗 高性能的16位定点DSP芯片 3 片内外设软件可编程等待状态发生器可编程分区转换逻辑电路片内锁相环 PLL 和时钟发生器可编程串行接口 4种 可编程定时器16位 1 2个 8位或16位主机接口 HPI 4 指令系统单指令重复和块指令重复操作用于程序和数据管理的块存储器传送指令32位长操作数指令 2 1TMS320C54x硬件结构框图 多操作数指令 读入2或3个操作数的指令并行存储和并行加载的算术指令条件存储指令中断快速返回指令转移和调用指令指令的执行采用指令预提取 指令提取 指令译码 访问操作数 读取操作数 执行等6级流水线并行结构 大大提高了指令的执行速度 5 片内仿真接口 IEEE1149 1 JTAG 6 多种节电模式 可控CLKOUT等 7 不同内核电压以获取不同的芯片运行速度 5 0v 40MIPS 3 3v 80MIPS 2 5v 100MIPS 1 8v 200MIPS 2 2总线结构 一组程序总线PB传送从程序存储器来的指令代码和立即数 三组数据总线 CB DB EB CB DB 传送从数据存储器读出的操作数 EB 传送写入到数据存储器中的数据 四组地址总线 PAB CAB DAB EAB 传送执行指令所需的地址 2 2总线结构 2 3存储器系统 C54x总的基本存储空间为192K字 分3个独立可选择的空间 64K字程序存储空间 64K字数据存储空间 64K字的I O空间 存放要执行的指令和执行中要用到的系数 存放各种数据 用于映射外围设备接口 每64K字可分为512页 每页128字 在C54x中 片内存储器的型式有DARAM SARAM和ROM三种 片内ROM 片内ROM是程序存储器空间的一部分 有时部分也可用作数据空间的一部分 各类器件的片内ROM容量不同 如表2 3所列 片内双操作RAM DARAM DARAM由几个块组成 CPU可在一个周期内对同一DARAM块进行两次读或写操作 DARAM通常划分为数据空间 且主要用于存储数据值 有时也可划分为程序空间 用于存储程序代码 用于映射外围设备接口 存储器系统续 片内单操作RAM SARAM SARAM也是由几个块组成 一个SARAM块在每个机器周期只可被访问一次 进行读或写操作 SARAM通常被划分为数据空间 且主要用于存储数据值 有时也可被划分为程序空间 用于存储程序代码 C54x片内存储器映射到程序或数据存储空间通过处理器工作方式状态寄存器 PMST 的3个状态位MP MC OVLY位 DROM位控制 OVLY位若OVLY 1 则片内RAM安排到程序和数据空间 若OVLY 0 则片内RAM只安排到数据存储空间 C5402的数据和程序存储器映射图 C5402片内4K字ROM区间分配 C5402片内4K字ROM由TI公司定 不能用来存储用户程序 共4K F000H FFFFH 其中高2K由由TI定义 存储器映射寄存器 存储器映射寄存器有两种 26个CPU内部寄存器 片内外设寄存器 它们被映像在数据存储器的第0页 0000H 005BH地址段 寻址存储器映象CPU寄存器操作不需要插入等待周期 片内外设寄存器用于对片内外设的控制和存放数据 对它们操作需要2个机器周期 26个CPU内部寄存器见表2 6所示 暂时不细讲 随遇到随讲 I O空间 C54x有一独立编址的I O空间 它是一个64K字的地址空间 0000h FFFFh 都在片外 访问I O是对I O映射的外部器件进行访问 只有两条指令可以对其寻址 PORTR 读I O设备 PORTW 向I O设备写 PORTR1000H AR1PORTW AR1 1000H 2 4中央处理单元 CPU 状态和控制部件 运算部件和各种寄存器1 CPU状态和控制 3个16位存储器映像寄存器 1 状态寄存器0 ST0 2 状态寄存器1 ST1 3 处理器工作模式状态寄存器 PMST ST0和ST1中包含各种工作条件和工作方式的状态 PMST中包含存储器的设置状态及其他控制信息 ST0 ST1 PMST 2 4中央处理单元 CPU 2 运算部件 1 算术逻辑单元 ALU 功能 C54X使用40bit的ALU和2个40bit累加器 A B 完成二进制补码的算术运算 ALU可完成布尔运算 同时完成两个16bit运算 具有两个16位的ALU 算术逻辑运算单元结构 2 4中央处理单元 CPU 2 运算部件 1 算术逻辑单元 ALU 功能 C54X使用40bit的ALU和2个40bit累加器 A B 完成二进制补码的算术运算 ALU可完成布尔运算 同时完成两个16bit运算 具有两个16位的ALU 2 Accumulator功能 存放参加运算的数据或存放运算的结果 ALU或MAC 组成 三个部分 保护位作用 数据位余量 防止溢出 迭代运算 2 4中央处理单元 CPU 2 运算部件 3 BarrelShifter功能 能把输入的数据进行0 31bit左移和0 16bit右移 移位数定义 用一个立即数 16 15 表示 用状态寄存器ST1的累加器移位方式 ASM 位表示 共5位 移位数为 16 15 用T寄存器中最低6位的数值 移位数为 16 31 表示用途 位提取 数据定标 扩展算术和溢出保护等 如 桶形移位器和指数译码器 可把A B中的值在一个周期内进行归一化 桶形移位寄存器结构 2 4中央处理单元 CPU 2 运算部件 4 乘 加单元组成 17 17bit乘法器 40bit加法器 符号控制 小数控制 零检测器 舍入器 溢出 饱和逻辑 暂存器 功能 一个单指令周期内完成17 17bit的二进制补码运算 用途 卷积 相关 滤波 LMS 欧氏距离等运算 乘 累加单元 2 4中央处理单元 CPU 2 运算部件 5 Compare SelectandStoreUnit CSSU 功能 从累加器 32bit 选择出较大的字 16bit 并存储在数据M 用途 在数据通信 模式识别等领域 经常要用到Viterbi 维特比 算法 C54xDSP的CPU的比较 选择和存储单元 CSSU 专为Viterbi算法设计的进行加法 比较 选择 ACS 运算的硬件单元 2 4中央处理单元 CPU 2 运算部件 6 ExponentEncoder组成 完成EXP单周期指令的专用硬件 功能 将累加器中的指数值能以二进制补码的形式存储在T中 用途 累加器内容归一化 Forinstance NormalizeaccumulatorAEXPA thenumberofleadingbits 8 T STT EXPONENT Storetheexponent T intodatamemoryNORMA NormalizeaccumulatorA A T 2 3中央处理单元 CPU 3 SpecialFunctionalRegisters功能 主要用于程序的运算处理和寻址方式的选择及设定辅助寄存器AR0 AR7 产生16bit数据空间 通用R 暂存器TREG 乘 加 法指令存放一乘数 EXP指令结果 过渡寄存器TRN 状态转移寄存器 用来得到新的度量值存放中间结果 Viterbi 用于在Viterbi算法中记录转移路径 堆栈指针SP 栈顶在数据M位置 向下生长 2 3中央处理单元 CPU 3 SpecialFunctionalRegisters缓冲区大小寄存器BK 在循环寻址中确定缓冲区中数据的大小 块循环寄存器BRC 确定一代码循环的次数 块循环起始地址RSA 循环的开始地址 块循环结束地址REA 循环的结束地址 中断标志寄存器IFR 指明各中断源的状态 中断屏蔽寄存器IMR 独立的屏蔽特定的中断 其它 累加器A B 方式控制R PMST 状态R ST0 ST1等 2 5片内外设 HardwareTimer 4位预分频的16位减法计数器至0产生定时中断相关寄存器 存储器映像寄存器 TIM 定时寄存器 PRD 定时周期寄存器 TCR TDDR PSC TRB TSS 定时控制寄存器 定时周期 CLKOUT TDDR 1 PRD 1 C54x器件除了提供哈佛结构的总线 功能强大的CPU以及大容量的存储空间外 还提供了必要的片内外部设备 不同型号的 C54x芯片 所配置的片内外设有所不同 这些片内外设主要包括 通用I O引脚 定时器 时钟发生器 主机接口HPI 串行通信接口 软件可编程等待状态发生器 可编程分区转换逻辑 2 5片内外设 1 通用I O引脚 C54x芯片为用户提供了两个通用的I O引脚 XF 用于程序向外设传输标志信息 通过此引脚的置位或复位 可以控制外设的工作 2 5片内外设 2 定时器 C54x的定时器是一个带有4位预分频器的16位可软件编程减法计数器 这个减法计数器每来1个时钟周期自动减1 当计数器减到0时产生定时中断 通过编程设置特定的状态可使定时器停止 恢复运行 复位或禁止 2 5片内外设 2 定时器 C54x的定时器主要包括3个存储器映像寄存器 定时设定寄存器TIM定时周期寄存器PRD定时控制寄存器TCR 定时设定寄存器TIM它是一个16位减法计数器 映射到数据存储空间的0024H单元 复位或定时器中断 TINT 时 TIM内装入PRD寄存器的值 定时时间 并进行自动减1操作 定时周期寄存器PRD16位的存储器映像寄存器 位于数据存储空间的0025H单元 用来存放定时时间常数 每次复位或TINT中断时 将定时时间装入TIM寄存器 2 5片内外设 2 定时器 定时控制寄存器TCR16位的存储器映像寄存器 位于数据存储空间的0026H单元 用来存储定时器的控制位和状态位 包括定时器分频系数TDDR 预标定计数器PSC 控制位TRB和TSS等 定时中断的周期 CLKOUT TDDR 1 PRD 1 时钟周期 分频系数 时钟周期 2 5片内外设 3 时钟发生器 主要用来为CPU提供时钟信号 由内部振荡器和锁相环 PLL 电路两部分组成 可通过内部的晶振或外部的时钟源驱动 锁相环电路具有频率放大和信号提纯的功能 利用PLL的特性 可以锁定时钟发生器的振荡频率 为系统提供高稳定的时钟频率 锁相环能使时钟源乘上一个特定的系数 得到一个比内部CPU时钟频率低的时钟源 2 5片内外设 4 主机接口HPI 主机接口HPI是 C54x芯片具有的一种8位或16位的并行接口部件 主要用于DSP与其他总线或主处理机进行通信 HPI接口通过HPI控制寄存器 HPIC 地址寄存器 HPIA 数据锁存器 HPID 和HPI内存块实现与主机通信 2 5片内外设 4 主机接口HPI 接口所需要的外部硬件少 HPI单元允许芯片直接利用一个或两个数据选通信号 有一个独立或复用的地址总线 一个独立或复用的数据总线与微控制单元MCU连接 主机和DSP可独立地对HPI接口操作 主机和DSP握手可通过中断方式来完成 主机可以通过HPI直接访问CPU的存储空间 包括存储器映像寄存器 主机还可以通过HPI接口装载DSP的应用程序 接收DSP运行结果或诊断DSP运行状态 主要特点 2 5片内外设 5 串行通信接口 C54x内部具有功能很强的高速 全双工串行通信接口 可以和其他串行器件直接接口 四种串行口 标准同步串行口SP缓冲同步串行口BSP时分多路串行口TDM多路缓冲串行口McBSP 2 5片内外设 C54x串行口的配置 2 5片内外设 5 串行通信接口 1 标准同步串行口SPSP是一个高速 全双工 双缓冲的串行口 提供了与编码器 A D转换器等串行设备之间的通信 可实现数据的同步发送和接收 能完成8位字节或16位字的串行通信 每个串行口都含有发送数据寄存器DXR 发送移位寄存器XSR 接收数据寄存器DRR和接收移位寄存器RSR 并能以1 4机器周期频率工作 在进行数据的接收和发送时 串行口能产生可屏蔽的收 发中断 RINT和XINT 通过软件来管理数据的接收和发送 整个过程由串行口控制寄存器SPC控制 2 5片内外设 5 串行通信接口 2 缓冲同步串行口BSPBSP是一种增强型同步串行口 它是在同步串行口的基础上增加了一个自动缓冲单元ABU ABU的功能 利用专用总线 控制串行口直接与 C54x的内部存储器进行数据交换 工作方式 非缓冲模式和自动缓冲模式 非缓冲模式 即标准模式 与SP相同 自动缓冲模式 在ABU的控制下 串行口直接与C54x的内部存储器进行16位数据块传输 当传输的数据长度是数据块长度的一半或整个长度时 产生中断 这两种工作模式都提供了包括可编程控制的串口时钟 帧同步信号 可选择时钟和帧同步信号的正负极性等增强功能 能以每帧8位 10位 12位和16位传输数据 最大操作频率为CLKOUT 2 5片内外设 第2章TMS320C54x的硬件结构 5 串行通信接口 3 时分多路串行口TDMTDM是一个允许数据时分多路的同步串行接口 既能工作在同步方式 也能工作在TDM方式 TDM可以与外部多个应用接口实现方便灵活的数据交换 最多可与8个外部器件接口通信 这种接口在多处理器应用中得到了广泛的使用 工作方式 非TDM模式和TDM模式 非TDM模式 称为标准方式 与SP相同 TDM模式 是将与多个不同器件的通讯按时间依次划分成若干个时间段 信道 TDM周期地按时间顺序与不同的信道设备进行串行通信 第2章TMS320C54x的硬件结构 5 串行通信接口 4 多路缓冲串行口McBSPMcBSP是一个高速 全双工 多通道缓冲串行接口 可直接与其他 C54x 编码器以及系统中的其他串口器件通信 McBSP提供了全双工通信 连续数据流的双缓冲数据寄存器 接收和发送独立的帧和时钟信号 可以直接与T1 E1帧接口 McBSP在外部通道选择电路的控制下 采用分时的方式实现多通道串行通信 与以前的串行口相比 具有很大的灵活性 第2章TMS320C54x的硬件结构 5 串行通信接口 McBSP的主要特点 串行口的接收 发送时钟既可由外部设备提供 又可由内部时钟提供 帧同步信号和时钟信号的极性可编程 信号的发送和接收既可单独运行 也可结合在一起配合工作 McBSP的串行口可由CPU控制运行 也可以脱离CPU通过直接内存的读取操作来单独运行 具有多通道通信能力 可达128个通道 数据的宽度可在8 12 16 20 24和32位中选择 并可对数据进行A律和 律压缩和扩展 第2章TMS320C54x的硬件结构 6 软件可编程等待状态发生器 2 6 C54x的片内外设电路 功能 通过软件设置 完成外部总线周期的扩展 从而方便地实现 C54x芯片与慢速的外部存储器和I O设备的接口 在访问外部存储器时 软件等待状态寄存器 SWWSR 可为每32K字的程序 数据存储单元块和64K字的I O空间确定0 14个等待状态 第2章TMS320C54x的硬件结构 7 可编程分区转换逻辑 2 6 C54x的片内外设电路 可编程分区转换逻辑也称为可编程存储器转换逻辑 当访问过程跨越程序或数据存储器边界时 可编程分区转换逻辑会自动插入一个周期 当存储过程由程序存储器转向数据存储器时 也会插入一个周期 附加周期可以使存储器在其他器件驱动总线之前允许存储器释放总线 以避免总线竞争 转换的存储块的大小由存储器转换寄存器 BSCR 确定 第2章TMS320C54x的硬件结构 7 可编程分区转换逻辑 分区转换逻辑自动插入等待周期的几种情况 一次程序存储器读操作之后 紧跟着不同存储器分区的另一次程序存储器读或数据存储器读操作 当PS DS位置1时 一次程序存储器读操作之后 紧跟着一次数据存储器读操作 对于 C548或 C549 一次程序存储器读操作之后 紧跟着对不同页进行另一次程序存储器读操作 一次数据存储器读操作之后 紧跟着对一个不同的存储器分区进行另一次程序存储器或数据存储器读操作 当PS DS位置1时 一次数据存储器读操作之后 紧跟着一次程序存储器读操作 2 6 C54x系统控制 系统控制由程序计数器 PC 堆栈 stack 中断 INT 状态寄存器 STREG 和循环计数器 RC 等组成 1 程序地址生成 程序地址生成器 2 6 C54x系统控制 程序计数器PC为一个16位计数器 保存某个内部或外部程序存储器的地址 指令 16位立即数或系数表等 2 6 C54x系统控制 2 流水线操作DSP区别于其他类型MCU的最主要的特征之一 以机器周期为单位 前后指令相差一个周期而连续并行执行 原理 将指令执行分成若干个 6个 子操作 每个子操作在不同的操作阶段完成 每个阶段长度为一个机器周期 流水线冲突 未保护性 以下硬件会发生流水线冲突辅助寄存器 ARx 重复块长度寄存器 BK 堆栈指针 SP 暂存器 T 处理器工作方式状态寄存器 PMST 状态寄存器 ST0和ST1 块重复计数器 BRC 存储器映像累加器 AG AH AL BG BH BL 流水线冲突情况 Forexample More 双字指令 等待周期表 给出了对映像寄存器以及控制字段进行写操作的各种指令所需插入的等待周期数 为了避免流水冲突 可以根据等待周期表来选择插入的NOP指令的数量 Forexample 系统复位 C54x设有复位输入引脚RS 通过RS可对芯片进行复位 使程序从FF80H单元开始执行 复位期间 处理器将进行如下操作 将PMST中的IPTR位置为1FFH MP MC位与MP MC引脚状态相同 状态寄存器ST0 1800H 将ST1中的INTM位置1 关闭所有可屏蔽中断 使程序计数器PC FF80H 使扩展程序计数器XPC 0000H 使中断标志寄存器IFR 0000H 使数据总线处于高阻状态 系统复位 C54x设有复位输入引脚RS 通过RS可对芯片进行复位 使程序从FF80H单元开始执行 复位期间 处理器将进行如下操作 控制线均处于无效状态 将地址总线置为FF80H 使IACK引脚产生中断响应信号 产生同步复位信号 对外