60进制秒计时器.doc

6姓 名： 张晓平 专 业： 电气工程及其自动化 学号： 310808010105 班级： 电气08 1班 指导老师： 艾永乐 摘要计时器是我们日常生活常见的装置，是利用特定的原理来测量时间的装置。我这次所制的计时器是60进制秒计时器，其原理是利用我们所学过的74LVC160集成计数器构成任意计数器的反馈置零法，以及用555定时器组成多谐振荡器。60进制秒计数器的原理基本都是从课本出发，但却高于课本，是对课本知识的一个提升。关键词：计时器、74LVC160、555定时器ABSTRACTThe timer is our daily life of common devices that are using a specific mechanism to measure time.This time i had a timer is 60 seconds in the system timer, its principle is to use what we learned 74lvc160 integration of the feedback counters constitute any counter to zero, and with 555 timer of tuner oscillator.More than 60 seconds in the principle of the basic counter is from the start, but above the books and books of a promotion. The keywords ： the timer, 74lvc160,555 timer 11目录第一章 绪论1第二章 设计流程22.1设计任务及要求22.2 设计目的22.3 设计思路22.4 方案选择2第三章 各单元电路设计33.1 555定时器构成多谐振荡器33.2计数器电路的设计43.21元件简介43.22利用两片74160组成60进制递增计数器83.23电路的连接93.3主要仪器与设备9第四章 设计体会与建议104.1设计会体104.2对设计的建议10参考文献11第一章 绪论所谓电子技术,是指“含有电子的、数据的、磁性的、光学的、电磁的、或者类似性能的相关技术”。电子技术可以分为模拟电子技术、数字电子技术两大部分。模拟电子技术说是整个电子技术的基础，在信号放大、功率放大、整流稳压、模拟量反馈、混频、调制解调电路领域具有无法替代的作用。例如高保真(Hi-Fi)的音箱系统、移动通讯领域的高频发射机等。与模拟电路相比，数字电路具有精度高、稳定性好、抗干扰能力强、程序软件控制等一系列优点。随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出。为了充分发挥数字电路在信号处理上的强大功能，我们可以先将模拟信号按比例转换成数字信号，然后送到数字电路进行处理，最后再将处理结果根据需要转换为相应的模拟信号输出。自20世纪70年代开始，这种用数字电路处理模拟信号的所谓“数字化”浪潮已经席卷了电子技术几乎所有的应用领域，如数字滤波器等。我们这学期学习了电子技术这门学科，并且是我们这个学期的重点课程。模拟电子技术最主要的部分是放大，放大信号，放大功率，理论与实际相结合，通过实验，我们对模拟电子技术有了进一步的了解。数字电子技术最主要的是数据处理，我们学习了555定时器的工作原理，以及由555定时器组成的多谐、单稳、施密特触发器的电路、工作原理及外接参数及电路指标的计算。根据我已有的知识和查阅的资料，我决定做一个60进制秒计数器，使自己所学的知识转化为实物。第二章 设计流程2.1设计任务及要求设计一个秒计时电路，由74160同步二进制计数器和一个单位脉冲信号构成，单位脉冲信号由555定时器构成的多谐振荡器产生。2.2 设计目的（1）熟悉集成电路的引脚安排；（2）熟悉集成电路的使用方法和各种芯片的功能；（3）了解面包板结构及其接线方法；（4）了解秒计时电路的组成及工作原理；（5）熟悉秒计时电路的设计与制作，初步了解设计的要求和步骤。（6）加强对555及74160电路的综合能力和设计能力。2.3 设计思路（1）设计555构成的多谐震荡电路（f =1 Hz）。（2）设计由两片74160构成的60进制电路。2.4 方案选择数字时钟总体方框图如图。秒计时电路555构成的多谐振荡器多谐振荡器由74160构成的60进制计数器 秒计时电路总体方框图第三章 各单元电路设计3.1 555定时器构成多谐振荡器555定时器构成多谐振荡器如右图所示，该电路能够输出稳定的调频脉冲，作为时间基准。如下图，接通电源后，1uF的电容被充电，当Vc上升到2Vcc/3时，使Vo为低电平，同时放电三极管T导通，此时1uF的电容通过电阻和T放电，Vc下降。当Vc下降到Vcc/3时，Vo翻转为高电平。当放电时间结束时， T截止，Vcc将通过两个电阻向1uF的电容C充电，当Vc上升到2Vcc/3时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。其频率为f=1.43/(R1+2R2)C=1Hz。其次用555定时器还组成占空比可的调多谐振荡器用到的公式：tpH = RAC1n20.7RAC tPL=RBC1n20.7RBC 3.2计数器电路的设计3.21元件简介74160是4位二进制的计数器，它具有异步清除端与同步清除端，是可预置BCD异步清除计数器，它的外部引线排列如右图所示。不的是，它不受时钟脉冲控制，只要来有效电平，就立即清零，无需再等下一个计数脉冲的有效沿到来。具体功能如下：1.异步清零功能 只要（CR的非）有效电平到来，无论有无CP脉冲，输出为“0”。在图形符号中，CR的非的信号为CT=0，若接成七进制计数器，这里要特别注意，控制清零端的信号不是N-1（6），而是N（7）状态。其实，很容易解释，由于异步清零端信号一旦出现就立即生效，如刚出现0111，就立即送到（CR的非）端，使状态变为0000。所以，清零信号是非常短暂的，仅是过度状态，不能成为计数的一个状态。清零端是低电平有效。2.同步置数功能 当（LD的非）为有效电平时，计数功能被禁止，在CP脉冲上升沿作用下D0D3的数据被置入计数器并呈现在Q0Q3端。若接成七进制计数器，控制置数端的信号是N（7）状态，如在D0D3置入0000，则在Q0Q3端呈现的数据就是0110.74LS160 芯片同步十进制计数器（直接清零）用于快速计数的内部超前进位用于n 位级联的进位输出同步可编程序有置数控制线二极管箝位输入直接清零同步计数 本电路是由4 个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度（十进制），可将B输入同QA 输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。LS90可以获得对称的十分频计数，办法是将QD 输出接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波。交流波形图：时钟到输出延迟计数主复位输出延迟，主复位 状态图Recommended Operating Conditions建议操作条件： 符号 参数-最小值典型最大值UNIT 单位VCCSupply Voltage 电源电压54LS 4.5 5.0 5.5 V74LS4.755.05.25TA操作环境温度范围54LS 5525 125 74LS02570IOH输出电流-高电平54,74-0.4mAIOL 输出电流-低电平54LS -4.0 mA74LS-8.0LS160A and LS161A直流特性工作温度范围（除非另有说明）DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified) 符号Parameter 参数Limits限制范围单位最小典型最大VIH输入高电平电压2.0-VVIL输入低电平电压54-0.7V74-0.8VIK钳位二极管输入电压-0.651.5VVOH 输出高电平电压542.53.5-V742.73.5-VOL输出低电平电压 54, 74-0.250.4V74-0.350.5IIH输入高电平电流MR,Data,CEP,ClOCk -20 APE, CET40MR,Data,CEP,ClOCk- 1 mAPE, CET0.2IIL输入低电平电流MR,Data,CEP,ClOCk -0.4 mAPE, CET0.8IOS短路电流(Note1)20-100mA总输出高电平电流-31mA总输出低电平电流32LS162A LS163A直流特性工作温度范围（除非另有说明）DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified) Symbol 符号Parameter 参数Limits限制范围单位最小典型最大VIH输入高电平电压2.0-VVIL 输入低电平电压 54-0.7V74-0.8VIK钳位二极管输入电压-0.651.5VVOHe输出高电平电压 542.53.5-V742.73.5-VOL输出低电平电压54, 74-0.250.4V74-0.350.5IIH输入高电平电流AData, CEP, ClOCk-20 PE, CET, SR-40Data, CEP, ClOCk -0.1 mAPE, CET, SR-0.2IILInput LOW Current Data输入低电平电流 CEP, ClOCk, PE, SR -0.4mACET-0.8IOS短路电流20-100mAICCPower Supply Current电源电流 mATotal,Output HIGH 总输出高电平电流-31Total,Output LOW 总输出低电平电流-32AC CHARACTERISTICS (TA = 25)交流特性 sybol 符号Parameter 参数Limits限制范围 单位最小典型最大fMaxMaximum Clock Frequency最大时钟频率2532-MHztPLH Propagation Delay传播延迟 ClOCk 到 TC-20 35 ns1835tPHLPropagation Delay传播延迟 ClOCk 到 Q-13 24 ns1827tPLH Propagation Delay传播延迟 CET 到 TC-9.0 14 ns9.014tPHLMR or SR to Q MR 或 SR 到 Q-2028nsAC SETUP REQUIREMENTS 交流安装要求(TA = 25) Symbol 符号Parameter 参数Limits限制范围UNIT 单位最小典型最大tWCPClOCk Pulse Width Low低电平时钟脉冲宽度25-nstWMR 或 SR 脉冲宽度20-nstsSetup Time, other*设置时间20-nstsSetup Time 设置时间PE 或 SR25-nsthHold Time, data保持时间，数据3-nsthHold Time, other保持时间，其他0-nstrecRecovery Time 恢复时间MR 到 CP15-ns3.22利用两片74160组成60进制递增计数器74LVC160是一种典型的高性能、低功耗CMOS4位同步二进制加法计数器，除了具有这个功能外还有并行数据的同步预置功能，时钟脉冲CLK是计数器脉冲的输入端，也是芯片内4个触发器的公共时钟输入端，CLR为异步清零端，当它为低电平时，无论其输入端为何种状态，都能使片内所有触发器状态置零，LOAD为并行置数使能端，当它为低电平时，数据输入端D3D0的逻辑值置入计数器。60进制递增计数器（图4）由两片74160组成,个位计数器接成十进制计数形式；十位计数器接成六进制计数形式，采用异步清零，当计数器输出为0110时，立即译码反馈清零，及选择QC与QB做反馈端，经与非门（NAND）输出控制清零端（CLR），接成六进制计数形式。然后将其组成同步电路，十位用个位的输出信号控制计数使能端，使个位满十才能使十位计数一次，从而实现60进制递增计数。60进制递增计数器3.23电路的连接 将由555定时器构成的多谐振荡器输出信号接入60进制递增计数器的CLK端，从而组成60进制秒计时器，如下图60秒计时器电路图3.3主要仪器与设备数字电路实验箱 或EWB软件集成电路 741602片，555定时器，与门3个，译码管2个, 电容2个。电 阻 500K2只。电 容 0.1uF1只，1uF1只。其 它 七段发光二极管 (共阴级显示器) 2个。第四章 设计体会与建议4.1设计会体首先方案选择必须注意下面两个问题：(1)要有全局观点，抓住主要矛盾。 (2)在方案选择时要充分开动脑筋，不仅要考虑方案是否可行，还要考虑怎样保证性能可靠，考虑如何降低成本，降低功