阻抗基础知识1.ppt

制作 許丹日期 2005 10 25 昆穎電子 昆山 有限公司 阻抗基礎知識 目錄一 前言二 阻抗的類型三 影響阻抗的因素四 阻抗的試算五 工程cam阻抗的制作六 阻抗與制程關系 一 前言隨著科技之發展 尤其在積體電路 IC 材料之進步 使運算速度有顯著之提昇 促使積體電路走向小體積 高密度 單一零件 這些導致今日及未來印刷電路板走向必須配合高頻嚮應 Highclockfrequency 及高速率數位電路 也就是必須控制阻抗 讓電路低失真 低干擾 低噪音亦清除電磁干擾EMI 產生良好品質之印刷電路板 二 常見阻抗類別A 一般阻抗或特性阻抗 50 70歐姆B 差動阻抗 90 100歐姆C Rambus阻抗 28歐姆 用得較少 1 何謂特性阻抗 CharacteristicImpedance 一般導線中所傳導者為直流電流 OC 時 所受到的阻力稱為電阻 單位為歐姆 ohm 隨著高頻 高速率數位交流電路傳輸之增加 就非單純考慮一般電阻 必需考慮電阻抗 電容抗 電感抗 綜合稱之為特性阻抗 Z 單位亦為歐姆 ohm 對印刷電路板而言 是指在某一高頻之下 某一線路層對一相關層 通常相關是指最接近之接地層 總合之阻抗 2 阻抗間的差別 特性阻抗 CharacteristicImpedance 差動阻抗 DifferentialImpedance 當一導體與其大地絕緣後 對大地之間的阻抗 二導線間的量測阻抗 共模阻抗 CommonModeImpedance 將兩導線連接在一起時 導線對大地之間的阻抗關係 奇模阻抗 OddModeImpedance 當兩導線做差動使用時 任一導線對大地之間的阻抗 偶模阻抗 EvenModeImpedance 當兩導線用來傳輸兩完全相同且極性一致的信號時 其任一導線對大地之間的阻抗 1 介电质常数 DielectricConstant 与阻抗值成反比 Er值愈高 Z0值愈低 由原物料決定 介電常數的值的大小反映的是儲存靜電的能力 如空氣的Er值為1 2 线路层与接地层间或線路層間的介电层厚度 与阻抗值成正比 参考基板及PP之压合厚度 介電层愈厚 Z0值愈高 3 线宽 与阻抗成反比 线宽愈细 Z0值愈高 4 铜厚 線厚 与阻抗值成反比 铜愈厚 Z0值愈低 内层为基板铜厚或銅箔厚度 外层为铜箔厚度 镀铜厚度 5 差动阻抗相邻线路与线路之间的间距 与阻抗值成正比 間距愈小 Z0值愈低 6 防焊漆厚度 与阻抗值成反比 绿漆愈厚 Z0值愈低 三 影响阻抗值的因素 四 阻抗的試算1 介电质常数 目前我們廠里統一為4 22 銅厚 與阻抗值成反比 內層 為基板銅厚或銅箔銅厚 注 廠內試算阻抗時1OZ 1 2mil外層 為銅箔厚度 電鍍銅厚 如 依据孔铜规格而定 孔銅為0 8mil時面銅厚度一般取1 6mil 孔銅1 0mil時一般取1 8mil外層 銅箔厚度成品銅厚2OZ3 6mil1OZ2 4milHOZ1 8mil內層 銅箔厚度成品銅厚2OZ2 4mil1OZ1 2milHOZ0 6mil 3 線寬 與阻抗面反比 工單上蝕刻后需管控的線寬是專指線路下幅線寬 3 1 內層阻抗線路設計 制前首先用Polar軟件模擬 根據不同的內層基板銅箔厚度進行補償 一般補償規則如下 銅箔厚度線寬 線距補償1 3OZ 0 7milH HOZ 1 0mil1 1OZ 1 0mil2 2OZ 1 2mil 3 2 外層阻抗線路設計制前首先用Polar軟件模擬 需同時考慮到 防焊后阻抗一般下降3 5ohm 根據不同的內層基板銅箔厚度進行補償 PATTEN流程補償規格如下 TENTING時流程需與研發確認 銅箔外層阻抗補償H HOZ 1 25mil1 1OZ 2mil 很少接觸到 2 2OZ 3mil當客戶要求外層銅箔用1OZ 先與客戶確認是否可用0 5OZ 4 防焊漆厚度 與阻抗成反比 制前模擬時防焊厚度一般采用0 4mil計算 特性阻抗的試算 外層 試算表應填入之數據 Height H 4 8 PP厚度 Height1 H1 0 4 防焊油墨厚度 Width W 4 5 成品線路寬度 蝕刻後較細處 理論值 0 5mil Width1 W1 5 成品線路寬度 蝕刻後較寬處 理論值 Thickness T 1 8 成品銅箔厚度 原始銅箔厚度 電度厚度 DielectricConstant Er 4 2 PP介電常數 Impedance Zo 58 00 試算理論阻抗值 註 成品實際阻抗值會比試算理論值高約2歐姆 銅箔0 5oz 0 6mil PP2116HR 4 8mil FR41 11 2mm 47mil PP2116HR 4 8mil 銅箔0 5oz 0 6mil 特性阻抗的試算 內層 L1GNDINT1INT2VCCL6 H H1 L1 L2GNDL3INT1 L4INT2L5VCC L6 銅箔0 5oz 0 7mil PP2116HR 4 8mil FR41 10 15mm 6 0mil PP2116 4 1mil FR40 00 3mm 11 8mil PP2116 4 1mil FR41 10 15mm 6 0mil PP2116HR 4 8mil 銅箔0 5oz 0 7mil 使用之壓合疊構 層別疊構順序 試算表應填入之數據 L3線路量測層之理論歐姆值 Height H 34 4 基材厚度 指量測層往上 往下最接近之地層間之總厚度Height1 H1 6 基材厚度 指量測層至往下最接近之地層間之總厚度 Width W 4 5 成品線路寬度 蝕刻後較細處 理論值 0 5mil Width1 W1 5 成品線路寬度 蝕刻後較寬處 理論值 Thickness T 1 2 成品銅箔厚度 DielectricConstant Er 4 2 使用基材之介電常數 Impedance Zo 58 57 試算理論阻抗值 註 成品實際阻抗值會比試算理論值高約2歐姆 L1GNDINT1INT2VCCL6 H H1 L1 L2GNDL3INT1 L4INT2L5VCC L6 銅箔0 5oz 0 7mil PP211650 4 1mil FR41 10 11mm 4 33mil PP762843 7 1mil PP762843 7 1mil PP762843 7 1mil FR41 10 11mm 4 33mil PP211650 4 1mil 銅箔0 5oz 0 7mil 使用之壓合疊構 層別疊構順序 差動阻抗的試算 E012E6055B0的阻抗 外層 試算表應填入之數據 Height H 4 1 PP厚度 Height1 H1 0 4 防焊油墨厚度 Width W 4 5 成品線路寬度 蝕刻後較細處 理論值 0 5mil Width1 W1 5 成品線路寬度 蝕刻後較寬處 理論值 Separation s 5 成品線距 蝕刻后線距 Thickness T 1 8 成品銅箔厚度 原始銅箔厚度 電度厚度 DielectricConstant Er 4 2 PP介電常數 Impedance Zo 84 93 試算理論阻抗值 註 成品實際阻抗值會比試算理論值高約2歐姆 內層 試算表應填入之數據 L3 Height H 32 36 基材厚度 指量測層往上 往下最接近之地層間之總厚度 Height1 H1 4 33 基材厚度 指量測層至往下最接近之地層間之總厚度 Width W 3 5 成品線路寬度 蝕刻後較細處 理論值 0 5mil Width1 W1 4 成品線路寬度 蝕刻後較寬處 理論值 Separation s 5 成品線距 蝕刻后線距 Thickness T 1 2 成品銅箔厚度 原始銅箔厚度 DielectricConstant Er 4 2 PP介電常數 Impedance Zo 88 57 試算理論阻抗值 註 成品實際阻抗值會比試算理論值高約2歐姆 五 工程cam阻抗的制作 a 孔徑制作 1 0 1 2mm 通常取板內相同之鑽徑 孔中心間距100mil b 外層PAD的制作 接線孔PAD以圓形制作 接地孔PAD以方形制用作 c 阻抗線長最佳6inch 最小不得僭低於4inch d 防焊PAD以外層PAD 6mil制作 e 護衛線寬度45mil 護衛線與阻抗線邊到邊的距離為22mil 但不得小於6mil 護衛線護衛線 1 不讓蝕刻藥水更新 起緩沖作用 2 起分擔電流作用f L1層標示接地接線層別 廠內料號 阻抗值 原稿阻抗線寬 以方便各制程識別用 g 接地層對應接線孔以隔離PAD方式制作 對應接地孔以導通ThermalPad方式制作 h 六層以上阻抗板 相鄰兩個走線層之阻抗線不能重疊 但護衛線与護衛線可以重疊 i 外層方形PAD對應接地層為ThermalPad或直接與銅面導通 二層板阻抗設計 接線孔對應處以與銅面隔 接地孔與銅面導通 100MIL 說明 上圖六層板模塊為最常見的走線方式 即L1L3L4L6為走線層 L2L5為接地層 L3与L4兩層阻抗線不允許重疊 接線孔對應處以隔离PAD方式制作 接地孔制作成Thermalpad 差動阻抗的設計 1 底片製作管理與檢查 底片環境須良好之無塵室 且應控制溫度在相應的范圍 並進行陰陽片的重合檢查 2 生產線所用板面之再設計 在大面積Panel上妥善排版 增加分散電流用的假陰極 Robbers 設置TDR 時域反射器 TimeDomainReflectometry簡稱TDR 測試所需的板邊測樣 Coupon 3 內層板蝕刻 提高其酸性蝕銅的製程能力 改善蝕刻因子 EtchFactor 減少側蝕與殘足 4 內層板AOI檢查 小心找出線路中的缺口與突出 對2GHz高速的訊號而言 即使2mil的缺口就必須報廢 不可姑息以免帶來後患 六 阻