《微机原理与汇编语言》课堂讲义(编号：002).doc

2011年09月14日 星期三微机原理与汇编语言课堂讲义（编号：002）表2-4 8086的复位部分引脚内容状态 基于上表内容的解释：1、 对于指令队列和状态寄存器而言，复位后全部清零，因为如果不清零，那么之前的数据信息会对复位后需进行的操作产生影响，使复位丧失意义；2、 对于CS：IP而言，需进行以下分析：1） CS：IP在某些程度上和程序计数器PC不完全等价，因为在指令操作的过程中，先是由BIU中的CS：IP确定内存中的相应单元（地址），取出该单元的信息（指令）送入指令队列，最后EU从指令队列中取出指令执行，过程简图如下： 所以，严格来讲，PC指示下一条将要执行的指令，而CS：IP指示BIU下面取址的单元，因为在这个过程中有指令队列的存在，故下一条将要执行的指令位于指令队列中。 2） 复位后，CS：IP内容为FFFFH：0000H，即物理地址为FFFF0H，其实这个地址存放了BIOS的第一条指令，它位于BIOS所保存的区域，复位后CPU执行时会到这个单元取出指令执行。 3、 其它的引脚基本处于无效或高阻状态。最大模式下的有关引脚： （1） QS1、QS0：指令队列状态信号，用作输出。这两个信号组合起来提供了总线周期的前一个状态中指令队列的状态，以便于外部对8086/8088内部指令队列的动作跟踪。（2） S2、S1、S0：总线周期状态信号，三态输出。在最大模式系统中，用来提供给总线控制器8288，8288利用这些状态信号产生对存储器和I/O设备的读写信号。（3） RQ/GT0、RQ/GT1：总线请求信号（输入）/总线请求允许信号（输出），双向，低电平有效。这两个信号端可供CPU以外的两个处理器用来发出使用总线的请求信号和接收CPU对总线请求信号的回答信号。RQ/GT0 的优先级比 RQ/GT1 的高。 （4） LOCK：总线封锁信号，三态输出，低电平有效。有效时，表示CPU不允许其它总线主控制器占用总线。信号由指令LOCK使其有效，并维持到下一条指令执行完毕为止。2.2.3 两种组态下的总线形成1. 最小组态下的总线形成8088最小组态下总线的形成如图2-6所示，说明如下：（1） 总线周期：CPU完成一次总线操作需要的时间（1、输出地址；2、输出/输入数据）。（2） 在分时复用时，地址信号不一定在任何时段都有效，但是，我们希望地址信号始终有效，为了解决这一矛盾，引入了“锁存”的概念，即使用锁存器（Latch）解决这一问题。锁存的前提条件：无论地址有效与否，输出Q=地址A。在8088最小组态下，由锁存器形成地址总线，8088中锁存器的选通信号由ALE给出，ALE为高电平触发。最开始时，分时复用总线用作地址，然后再用作数据，请见下图： （3） 对于数据总线的形成，需要引入“总线缓冲器”这一元件。总线缓冲器在总线传输中起数据暂存缓冲的作用，一般来说它有两端，其中一端用于控制是否输出，另一端用于控制流向（“收”或“发”）。【1】BIOS简介：BIOS（Basic Input/Output System）是内存中ROM的核心，当计算机启动时，首先是执行BIOS， 然后再将CPU控制权交给操作系统。具体过程是：BIOS从每个硬盘的引导区中取出相关数据到内存中，操作系统在安装时已经把自己的引导程序写入BIOS引导的硬盘引导区中。BIOS主要由以下四个部分组成：1、POST（Power On Self Test）上电自检；2、CMOS Configuration（CMOS配置）：它主要包括RTC（Real-Time Clock）实时时钟和COMS RAM（用于数据的长久保存，主要存放一些配置信息）两部分，由于计算机主板上有专门的锂电池供电，所以这两个部件在计算机断电后仍在工作；3、Driver（驱动）：包含基本设备的基本驱动程序；4、OS Loader（操作系统加载程序）：主要功能是准备好数据、程序环境（软件环境）和将控制权交给操作系统等。【2】锁存器概述：锁存器（Latch）用于锁存信息，其中有三个端口：输入端、输出端和触发端。当触发端有效时，输出Q=输入D，当触发端无效时，Q=Q。对于触发端T而言，分为电平触发（又分为高