计算机组成原理复习概要.doc

第一章 1. 硬件技术对计算机更新换代的影响第一代1946-1957年，电子管计算机第二代 1958-1964年， 晶体管计算机第三代1965-1971年， 中小规模集成电路计算机第四代 1972-1990年， 大规模和超大规模集成电路计算机第五代 1991年开始的巨大规模集成电路2. 计算机硬件有运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。3. .计算机软件分类：系统程序和应用程序两大类系统程序：各种服务性程序、语言程序、操作系统、数据库管理系统。4. 诺依曼计算机的工作原理可概述为：“存储程序” + “程序控制”5. 指令：计算机要完成的每一个基本操作就叫一条指令。 程序：为解决某一问题按一定顺序排列的一串指令序列叫做程序。6. 微程序设计级：由硬件直接执行微指令。 一般机器级：也称机器语言级。它由微程序解释机器指令系统。也是硬件级。 操作系统级：由操作系统程序实现，由机器指令和广义指令组成操作系统。也称混合级。 汇编语言级：由汇编程序支持和执行。不采用汇编语言编程的可不要这一级。 高级语言级：是面向用户由各种高级语言编译程序支持和执行。 第二章1、补码加、减规则： x补+y补=x+y补 （可以证明） x-y补=x补-y补=x补+-y补（可以证明） 其中x、y为任意有符号数。 -y补可以通过对y补包括符号位在内“变反、最低位加1”。2、浮点格式IEEE754采用较多的IEEE754标准： 其中：阶码采用移码形式，尾数为1.M，即上式的实际值为： x=（1）s（1.M）2EK注意： MS：数符，占1为。 MS：为0表示“”， MS：为1表示“”。E：阶码e的移码形式，占据8位，包括1位阶符和7位数值。将阶码e的真值平移127便转换成移码E，即E=127e。移码E的取值范围为1，254，0和255用于表示特殊含义的数值。M：尾数，占23位。由于尾数的规格化要求，IEEE754标准约定小数点左边隐含一位“1”，从而使尾数的实际有效位为24位，即尾数的有效值为1.M。根据上述规定，32位单精度浮点数所表示的数值x为： x = （1）S 2E127 1.M 1、例：将5/32和69625表示成IEEE754单精度浮点数的格式。解：5/32=000101B=1.01B23，按IEEE754单精度浮点数的要求，x0，S=0，尾数的有效值1.MM=01000000000000000000000BE=127e，E=127（3）=124=01111100B5/32表示成IEEE754单精度浮点数的格式为：0 0111110001000000000000000000000B69.625= 1000101.101B= 1.000101101B26 S=1，M=00010110100000000000000B，E=1276=133=10000101B，其浮点数格式如下：110000101000101101000000000000002、例：将IEEE754单精度浮点数42E48000H转换成真值十进制数。解：单精度浮点数42E48000H可表示为：01000010111001001000000000000000S=1，E=10000101B=133，M=11001001000000000000000B=0.78515625，其浮点数对应的真值为：（1）S 2E127 1M=（1）0 2133127 1.78515625=1.7851562526=114.25例 假设一个32位二进制所表示的非零规格化浮点数x的真值为： x= (1)S(1.M) 2E128问：它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？ 解：注意理解规格化：尾数采用原码表示，阶码采用移码表示。最大正数： x=(1+(1223) 2127最小正数： x=1.0 2128最小负数： x= (1+(1223) 2127最大负数： x= 1.0 2128乘法器要实现n*n位时，需要n(n-1)个全加器和nn个与门。 第三章1、 目前在计算机系统中，通常采用高速缓存、主存和辅存三级存储结构。2、 目前存储器的特点是：速度快的存储器价格贵，容量小；而价格低的存储器速度慢，容量大。所以，在计算机存储器体系结构设计时，应当在存储器容量，速度和价格方面的因素作折中考虑，建立了分层次的存储器体系结构。3、 存储系统的分级结构 主存辅存层次:主要解决容量问题。 cache-主存层次:主要解决速度问题。4、 主存的主要技术指标 存储容量：指存储器可以容纳的二进制信息量。 存取时间：又称存储器访问时间，指启动一次存储器操作到完成该操作所经历的的时间。 存储周期：指连续启动两次读操作所需的最小间隔。通常存储周期略大于存取时间。存储器带宽：单位时间里存储器所存取的信息量，单位为位/秒或字节/秒。带宽是衡量数据传输速率的重要技术指标。5、 DRAM的刷新方式： 集中刷新 分散刷新6、 字扩展和位扩展7、EPROM叫做光擦除可编程可读存储器 EEPROM 叫做电擦除可编程只读存储器8、cache的命中率 CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 解：h=Nc/（Nc+Nm）=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)0.95)=83.3% ta=tc/e=50ns/0.833=60ns 9、cache与主存间的地址映射：全相联方式、直接方式和组相联方式。 全相联方式：映射方法（多对多） 优点：冲突概率小，Cache的利用高。 缺点：比较器难实现，需要一个访问速度很快代价高的相联存储器 应用场合：适用于小容量的Cache 直接方式：硬件实现简单，成本低。但每个主存块只有一个固定的行可以存放。当cache 的行数较少时发生冲突的可能性很大，频繁的置换会使cache的效率下降。 组相联方式：组内有一定的灵活性，而且因组内行数的减少，比较的硬件电路比全相联方式简单些。 第四章 1、 精简指令系统计算机，简称RISC 复杂指令系统的计算机，简称CISC2、 一条指令应包含下列信息：执行什么操作，操作数的来源和结果的去向。 操作码（OPCODE） 地址码（ACODE） 3、 一个包含n位操作码的指令格式最多能够表示2n条指令。4、 地址码的四种格式 地址码的长度与操作数的个数、位数及存储单元的地址、寻址方式等因素有关。 按操作数地址码的个数分： l 三地址指令：A3- (A1）OP （A2 操作码A1A2A3l 二地址指令：A2 -(A1）OP（A2）操作码A1A2l 一地址指令：A1 - OP（A1）或 AC-（AC）OP（A1）操作码A1l 零地址指令：操作码5、根据操作数的位置二地址指令又分为三种： 存储器存储器（SS）型、存储器寄存器（SR）型、寄存器寄存器（RR）型 。6、寻址方式 114 115页机器中常采用的寻址方式：立即寻址、寄存器寻址、直接寻址、间接寻址、寄存器间接寻址、相对寻址、基址寻址、变址寻址、隐含寻址、块寻址、段寻址等例3一种二地址RS型指令的结构如下所示：6位 4位 1位 2位16OP-IX偏移变量D其中I为间接寻址标志位，X为寻址模式字段，D位偏移量字段。通过I，X，D的组合，可构成下表所示的寻址方式。 请写出六种寻址方式的名称。解：直接寻址 相对寻址 变址寻址 寄存器间接寻址 间接寻址 基址寻址 第五章1、 CPU的基本功能： 指令控制、操作控制、时间控制、数据加工。2、 CPU组成：运算器、Cache和控制器3、 CPU中最基本寄存器：数据缓冲寄存器（DR）、指令寄存器（IR）、程序计数器（PC）、 数据地址寄存器（AR）、通用寄存器（R0R3）、状态条件寄存器（PSW)。4、 指令周期：取出并执行一条指令的时间。 各种指令的操作功能不同，其指令周期不尽相同。 5、 机器周期：也称CPU周期。 指令周期由若干个CPU周期组成。 通常：用内存中读取一个指令字的最短时间来规定CPU周期。 6、 时钟周期：常称为节拍。一个CPU周期又包含若干个时钟周期，它是处理操作的最基本单位。7、 根据数据通路的结构关系，微操作的相容性和相斥性： 相容性的微操作：在同时或同一个CPU周期内可以并行执行的微操作； 相斥性的微操作：不能同时或同一个CPU周期内并行执行的微操作。8、 微命令：控制部件通过控制线向执行部件发出各种控制命令；微操作：执行部件接受微命令后所进行的操作9、微程序控制器原理框图如所示。 它主要由控制存储器、微指令寄存器、地址转移逻辑三大部分组成，其中微指令寄存器分为微地址寄存器和微命令寄存器两部分。 10、在串行方式的微程序控制器中， 微指令周期 = 读出微指令的时间 + 执行该条微指令的时间 为了保证整个机器控制信号的同步,一般将一个微指令周期时间设计得恰好和CPU周期时间相等。 11、微命令编码:直接表示法、编码表示法、混合表示法。12、微指令格式：水平微指令、垂直微指令 第六章1、总线的特性：物理特性、功能特性、电气特性、时间特性。2、 总线的仲裁：集中式仲裁 分布式仲裁3、集中式仲裁三种实现方式 ：链式查询方式 优点：只用很少几根线就能按一定优先次序实现总线控制，结构简单易 扩充设备。缺点：是对询问链的电路故障很敏感，优先级固定4、计数器定时查询方式 ：计数方式与优先次序直接相关。对电路故障不如链式查询方式敏感，但增加了主控制线（设备地址），控制也较复杂。5、独立请求方式：优点：响应时间快，即确定优先响应的设备所花费的时间少。对优先次序的控制也是相当灵活的。6、在 集中式总线仲裁中，独立请求方式响应时间最快，菊花式对电路故障最敏感。 第七章1、除了CPU和主存之外，计算机系统中的每一个部分都可作为一个外围设备看待。2、外围设备基本组成：存储介质 驱动装置 控制电路3、磁盘存储器的技术指标：存储密度、存储容量、平均存取时间、数据传输率。第八章1、CPU外围信息交换的方式程序查询方式、程序中断方式、直接内存访问（DMA）方式，通道方式。 程序查询方式：软件实现 CPU与外设之间的数据交换完全靠程序控制，且是应答式的定时方式。 优点：可以实现数据的可靠传输；硬件结构比较简单。 缺点：CPU的利用效率比较低。 一般用于单片机应用系统中。程序中断方式：软件实现 外围设备主动通知CPU要求进行数据交换或数据处理。当CPU处理完毕后，可以返回到原来的任务继续。 优点：提高CPU的利用率。特别适合于一些随机事件的处理。 缺点：硬件结构相对与查询方式要复杂些。直接内存访问（DMA）方式（DMA：Direct Memory Access）：硬件实现 对于一些高速外设，以及成组交换数据时，中断方式仍显得速度太慢。 DMA方式是一种完全由硬件执行I/O交换的方式，3、 DMA传送方式：停止CPU访问内存、周期挪用、DMA和CPU交替访问4、通道的基本功能：执行通道指令，组织外设和内存进行数据传输，按I/O指令要求启动外设，向CPU报告中断等。5、根据通道的工作方式，通道分为选择通道、数组多路通道、字节多路通道三种类型。【例4】磁盘组有6片磁盘，每片有两个记录面，最上最下两个面不用。存储区域内径22cm ，外径33cm，道密度为40道/cm，内层位密度400位/cm，转速2400转/分。问： (1)共有多少柱面? (2)盘组总存储容量是多少? (3)数据传输率多少? (4)采用定长数据块记录格式，直接寻址的最小单位是什么?寻址命令中如何表示磁盘地址? (5)如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上? (1)有效存储区域=16.5-11=5.5(cm) 因为道密度=40道/cm，所以405.5=220道，即220个圆柱面(2)内层磁道周长为2R=23.1411=69.08(cm) 每道信息量=400位/cm69.08cm=27632位=3454B 每面信息量=3454B220=759880B 盘组总容量=759880B10=75